JP2021100096A - 回路基板とそれから分離されるボード - Google Patents
回路基板とそれから分離されるボード Download PDFInfo
- Publication number
- JP2021100096A JP2021100096A JP2020104770A JP2020104770A JP2021100096A JP 2021100096 A JP2021100096 A JP 2021100096A JP 2020104770 A JP2020104770 A JP 2020104770A JP 2020104770 A JP2020104770 A JP 2020104770A JP 2021100096 A JP2021100096 A JP 2021100096A
- Authority
- JP
- Japan
- Prior art keywords
- edge
- measurement
- distance
- circuit board
- punched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims abstract description 196
- 238000004080 punching Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000009510 drug design Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09072—Hole or recess under component or special relationship between hole and component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
回路基板は、載置板と、第一測定マークと、第二測定マークと、を備える。
前記載置板は前記ビア予定領域を有し、前記ビア予定領域は第一打ち抜きエッジ及び第二打ち抜きエッジを有する。打ち抜きプロセスにより前記回路基板に電子素子露出用のビアが形成され、打ち抜かれて分離された前記ビア予定領域がボードとなる。
前記第一測定マークは前記ビア予定領域に設けられ、また前記第一打ち抜きエッジの内側に配置される少なくとも1つの第一測定位置を有する。第一虚軸は第一軸方向に沿って前記第一測定位置及び前記第一打ち抜きエッジを通過する。前記第一虚軸及び前記第一打ち抜きエッジと交差することにより第一交点が形成される。前記第一測定位置と前記第一交点との間には第一所定の距離が設けられる。前記第一所定の距離は前記第一測定位置から前記第一打ち抜きエッジまでの最短距離である。
前記第二測定マークは前記ビア予定領域に設けられ、また前記第二打ち抜きエッジの内側に配置される少なくとも1つの第二測定位置を有する。第二虚軸は前記第一軸方向と交差する第二軸方向に沿って前記第二測定位置及び前記第二打ち抜きエッジを通過する。また、前記第一虚軸と前記第二虚軸とが交差し、前記第二虚軸及び前記第二打ち抜きエッジが交差することにより第二交点が形成される。前記第二測定位置と前記第二交点との間には第二所定の距離が設けられる。前記第二所定の距離は前記第二測定位置から前記第二打ち抜きエッジまでの最短距離である。
前記ボードは本体部と、前記第一測定マークと、前記第二測定マークと、第一エッジと、第二エッジとを備える。
前記第一測定マーク及び前記第二測定マークは本体部に配置される。前記第一測定位置は前記第一エッジの内側に配置され、前記第二測定位置は前記第二エッジの内側に配置される。
前記第一虚軸は前記第一軸方向に沿って前記第一測定位置及び前記第一エッジを通過する。また、前記第一虚軸と前記第一エッジとが交差することにより第一測定点が形成される。前記第一測定位置と前記第一測定点との間には第一の距離が設けられる。前記第一の距離は前記第一測定位置から前記第一エッジまでの最短距離である。
前記第二虚軸は前記第二軸方向に沿って前記第二測定位置及び前記第二エッジを通過する。また、前記第二虚軸と前記第二エッジとが交差することにより第二測定点が形成される。前記第二測定位置と前記第二測定点との間には第二の距離が設けられる。前記第二の距離は前記第二測定位置から前記第二エッジまでの最短距離である。
本発明の第1実施形態の回路基板100の構成を図1から図3に示す。
前記回路基板100は、載置板110と、第一測定マーク120と、第二測定マーク130と、回路層140と、を備える。好ましくは、前記回路基板100は絶縁保護層150を更に備え、前記載置板110の材質としてポリイミド(polyimide、PI)から選択されるが、但しこれに限定されない。
前記載置板110は、ビア予定領域111及び回路層設定エリア112を有し、前記回路層140は前記回路層設定エリア112に設置され、前記回路層140は複数の回路を有し、前記第一測定マーク120及び前記第二測定マーク130は前記ビア予定領域111に設置される。
本実施例では、前記第一測定マーク120及び前記第二測定マーク130は前記載置板110の同じ表面に設置される。他の実施例では、前記第一測定マーク120及び前記第二測定マーク130は前記載置板110の異なる表面にそれぞれ設置され、且つ前記回路層140は少なくとも前記第一測定マーク120または前記第二測定マーク130のうちの1つと共に前記載置板110の同じ表面に形成される。
前記第一打ち抜きエッジ111aは前記第二打ち抜きエッジ111bに連結されるように隣接し、前記第二打ち抜きエッジ111bは前記第三打ち抜きエッジ111cに連結されるように隣接し、前記第三打ち抜きエッジ111cは前記第四打ち抜きエッジ111dに連結されるように隣接し、前記第四打ち抜きエッジ111dは前記第一打ち抜きエッジ111aに連結されるように隣接する。
本実施例では、前記第一測定マーク120は第三測定エッジ120bを更に有し、前記第三測定エッジ120bと前記第一測定エッジ120aとが交差することにより前記第一測定位置121が形成され、第一虚軸Y1は第一軸方向Yに沿って前記第一測定位置121及び前記第一打ち抜きエッジ111aを通過する。また、前記第一虚軸Y1及び前記第一打ち抜きエッジ111aが交差することにより第一交点O1が形成される。
前記第一測定位置121と前記第一交点O1との間には第一所定の距離W1が設けられ、前記第一所定の距離W1は前記第一測定位置121から前記第一打ち抜きエッジ111aまでの最短距離である。
前記第二測定位置131と前記第二交点O2との間には第二所定の距離W2が設けられ、前記第二所定の距離W2は前記第二測定位置131から前記第二打ち抜きエッジ111bまでの最短距離である。
本実施例では、前記第一方向識別エリア111eには少なくとも1つの第一識別素子111gが設置されるか識別素子が設置されず、前記第二方向識別エリア111fには少なくとも1つの第二識別素子111hが選択的に設置されるか識別素子が設置されない。前記第一方向識別エリア111eに前記第一識別素子111gが設置され、且つ前記第二方向識別エリア111fに前記第二識別素子111hが設置される場合、前記第一識別素子111gの外観が前記第二方位識別素子111hの外観とは異なる。或いは、前記第一方向識別エリア111eに識別素子が設置されない場合、前記第二方向識別エリア111fに前記第二識別素子111hが設置される必要がある。
反対に、前記第二方向識別エリア111fに識別素子が設置されない場合、前記第一方向識別エリア111eに前記第一識別素子111gが設置される必要がある。
本実施例では、前記回路層140は少なくとも前記第一測定マーク120、前記第二測定マーク130、前記第一識別素子111g、または前記第二識別素子111hのうちの少なくとも1つと同じ材質であり、前記第一測定マーク120、前記第二測定マーク130、前記第一識別素子111g、前記第二識別素子111h、及び前記回路層140は塗布(Casting)、ラミネート加工(Lamination)、スパッタリング(Sputtering)、または電気めっき(Plating)等の方法により前記ビア予定領域111及び前記回路層設定エリア112にそれぞれ設けられる。
或いは、他の実施例では、前記第一測定マーク120、前記第二測定マーク130、前記第一識別素子111g、または前記第二識別素子111hのうちの1つが絶縁材料で形成され、好ましくは、前記絶縁保護層150が前記絶縁材料で形成され、且つ前記絶縁保護層150により前記回路層140が被覆される。
図3に示されるように、前記ボード200は本体部200aと、前記第一測定マーク120と、前記第二測定マーク130と、を備える。前記第一測定マーク120及び前記第二測定マーク130は本体部200aに配置され、前記ボード200は第一エッジ210及び第二エッジ220を有する。
本実施例では、前記ボード200は第三エッジ230及び第四エッジ240を更に有し、前記第三エッジ230は前記第一エッジ210に対向するエッジであり、前記第四エッジ240は前記第二エッジ220に対向するエッジである。前記第一エッジ210は前記第二エッジ220に連結されるように隣接し、前記第二エッジ220は前記第三エッジ230に連結されるように隣接し、前記第三エッジ230は前記第四エッジ240に連結されるように隣接し、前記第四エッジ240は前記第一エッジ210に連結されるように隣接する。
前記第一測定位置121と前記第一測定点O3との間には第一の距離S1が設けられ、前記第一の距離S1は前記第一測定位置121から前記第一エッジ210までの最短距離である。前記第二虚軸X1は前記第二軸方向Xに沿って前記第二測定位置131及び前記第二エッジ220を通過する。また、前記第二虚軸X1と前記第二エッジ220とが交差することにより第二測定点O4が形成される。前記第二測定位置131と前記第二測定点O4との間には第二の距離S2が設けられ、前記第二の距離S2は前記第二測定位置131から前記第二エッジ220までの最短距離である。
│W1−S1│≦0.3(mm)
│W2−S2│≦0.3(mm)
ここでは、W1は前記第一所定の距離の数値であり、W2は前記第二所定の距離の数値であり、S1は前記第一の距離の数値であり、S2は前記第二の距離の数値である。
図4から図6は、本発明の第2実施例に係る回路基板を示す概略図である。図7から図9は、本発明の第3実施例に係る回路基板を示す概略図である。
図4及び図7を参照すれば、前記ビア160の形成前の第2実施例及び3実施例と、前記回路基板100の第1実施例の前記回路基板100との差異は、前記第一打ち抜きエッジ111aが弧状エッジであり、且つ前記第一測定エッジ120aが前記ビア予定領域111の前記第一打ち抜きエッジ111aに平行ではなく、前記第一虚軸Y1が前記第三測定エッジ120bに沿って延伸され、前記第一虚軸Y1が前記第一交点O1を通過し、前記第一交点O1が前記第一打ち抜きエッジ111aの中心部である点である。
図10〜図12は、本発明の第4実施例に係る回路基板を示す概略図である。
図10に示されるように、前記ビア160の形成前の第4実施例の前記回路基板100と、第2実施例または第3実施例の前記回路基板100との差異は、前記ビア予定領域111が円形領域であり、前記第二測定マーク130が第四測定エッジ130bを更に有し、前記第四測定エッジ130bと前記第二測定エッジ130aとが交差することにより前記第二測定位置131が形成され、前記第二虚軸X1が前記第四測定エッジ130bに沿って延伸され、前記第二虚軸X1が前記第二測定位置131及び前記第二測定点O2を通過する点である。
図12に示されるように、前記ビア160の形成後に、前記第二虚軸X1は前記第四測定エッジ130bに沿って延伸され、且つ前記第二虚軸X1は前記第二測定位置131及び前記第二測定点O4を通過する。
110 載置板
111 ビア予定領域
111a 第一打ち抜きエッジ
111b 第二打ち抜きエッジ
111c 第三打ち抜きエッジ
111d 第四打ち抜きエッジ
111e 第一方向識別エリア
111f 第二方向識別エリア
111g 第一識別素子
111h 第二識別素子
112 回路層設定エリア
120 第一測定マーク
120a 第一測定エッジ
120b 第三測定エッジ
121 第一測定位置
130 第二測定マーク
130a 第二測定エッジ
130b 第四測定エッジ
131 第二測定位置
140 回路層
150 絶縁保護層
160 ビア
200 ボード
200a 本体部
210 第一エッジ
220 第二エッジ
230 第三エッジ
240 第四エッジ
Y 第一軸方向
Y1 第一虚軸
X 第二軸方向
X1 第二虚軸
O1 第一交点
O2 第二交点
O3 第一測定点
O4 第二測定点
W1 第一所定の距離
W2 第二所定の距離
S1 第一の距離
S2 第二の距離
Claims (20)
- 第一打ち抜きエッジ及び第二打ち抜きエッジを有するビア予定領域を有し、前記ビア予定領域が打ち抜きプロセスによって打ち抜かれた後、元々前記ビア予定領域があったところに電子素子露出用のビアが形成され、打ち抜かれて分離された元の前記ビア予定領域がボードとなる載置板と、
前記ビア予定領域に設けられ、前記第一打ち抜きエッジの内側に配置される第一測定位置を有し、第一虚軸は第一軸方向に沿って前記第一測定位置及び前記第一打ち抜きエッジを通過し、前記第一虚軸及び前記第一打ち抜きエッジが交差することにより第一交点が形成され、前記第一測定位置と前記第一交点との間には第一所定の距離が設けられ、前記第一所定の距離は前記第一測定位置から前記第一打ち抜きエッジまでの最短距離である第一測定マークと、
前記ビア予定領域に設けられ、前記第二打ち抜きエッジの内側に配置される第二測定位置を有し、第二虚軸は前記第一軸方向と交差する第二軸方向に沿って前記第二測定位置及び前記第二打ち抜きエッジを通過し、前記第一虚軸は前記第二虚軸と交差し、前記第二虚軸及び前記第二打ち抜きエッジが交差することにより第二交点が形成され、前記第二測定位置と前記第二交点との間には第二所定の距離が設けられ、前記第二所定の距離は前記第二測定位置から前記第二打ち抜きエッジまでの最短距離である第二測定マークと、を備えることを特徴とする回路基板。 - 前記ビア予定領域は第一方向識別エリア及び第二方向識別エリアを有し、
前記第一方向識別エリアまたは前記第二方向識別エリアは、打ち抜かれて分離される前記ボードの方向を識別するために用いられ、方向識別後、前記第一測定位置から前記ボードの第一エッジまでの距離である第一の距離及び前記第二測定位置から前記ボードの第二エッジまでの距離である第二の距離が測定されることを特徴とする請求項1に記載の回路基板。 - 前記第一方向識別エリアには第一識別素子が設けられ、
前記第二方向識別エリアには第二識別素子が任意選択的に設置され、
前記第二方向識別エリアに前記第二識別素子が設置される場合、前記第一識別素子の外観は前記第二識別素子の外観とは異なることを特徴とする請求項2に記載の回路基板。 - 少なくとも前記第一測定マーク、前記第二測定マーク、前記第一識別素子、及び前記第二識別素子のうちの1つと同じ材質からなる回路層を更に備えることを特徴とする請求項3に記載の回路基板。
- 前記第一識別素子と前記第二識別素子とは、前記載置板の同じ表面に設置されることを特徴とする請求項3に記載の回路基板。
- 前記第一識別素子と前記第二識別素子とは、前記載置板の異なる表面に設置され、
前記回路層と、前記第一識別素子または前記第二識別素子とは、前記載置板の同じ表面に形成されることを特徴とする請求項4に記載の回路基板。 - 前記第一測定マークは第一測定エッジを有し、前記第一測定位置は前記第一測定エッジに配置されることを特徴とする請求項1に記載の回路基板。
- 前記第一測定エッジは前記ビア予定領域の前記第一打ち抜きエッジに平行することを特徴とする請求項7に記載の回路基板。
- 前記第一測定マークは第三測定エッジを有し、前記第三測定エッジと前記第一測定エッジとが交差することにより前記第一測定位置が形成されることを特徴とする請求項7に記載の回路基板。
- 前記第一打ち抜きエッジは弧状エッジであり、
前記第一虚軸は前記第三測定エッジに沿って延伸され、また前記第一交点を通過し、
前記第一交点は前記第一打ち抜きエッジの中心部であることを特徴とする請求項9に記載の回路基板。 - 前記第一測定マークと前記第二測定マークとは、前記載置板の同じ表面に設けられることを特徴とする請求項1に記載の回路基板。
- 前記第一測定マーク及び前記第二測定マークは、前記載置板の異なる表面にそれぞれ設けられ、
前記回路層と、前記第一測定マークまたは前記第二測定マークとは、前記載置板の同じ表面に形成されることを特徴とする請求項4に記載の回路基板。 - 請求項1に記載の回路基板から分離される前記ボードであって、
本体部と、前記第一測定マークと、前記第二測定マークと、第一エッジと、第二エッジとを備え、
前記第一測定マーク及び前記第二測定マークは前記本体部に配置され、
前記第一測定位置は前記第一エッジの内側に配置され、
前記第二測定位置は前記第二エッジの内側に配置され、
前記第一虚軸は前記第一軸方向に沿って前記第一測定位置及び前記第一エッジを通過し、前記第一エッジと交差することにより第一測定点を形成し、
前記第一測定位置と前記第一測定点との間には第一の距離が設けられ、前記第一の距離は前記第一測定位置から前記第一エッジまでの最短距離であり、
前記第二虚軸は前記第二軸方向に沿って前記第二測定位置及び前記第二エッジを通過し、前記第二エッジと交差することにより第二測定点を形成し、
前記第二測定位置と前記第二測定点との間には第二の距離が設けられ、前記第二の距離は前記第二測定位置から前記第二エッジまでの最短距離であることを特徴とするボード。 - 第一方向識別エリアと第二方向識別エリアとをさらに備え、
前記第一方向識別エリアまたは前記第二方向識別エリアは、前記載置板から分離される前記ボードの方向を識別するために用いられ、方向識別後、前記第一の距離及び前記第二の距離が測定されることを特徴とする請求項13に記載のボード。 - 前記第一方向識別エリアには第一識別素子が設置され、
前記第二方向識別エリアには第二識別素子が任意選択的に設置され、
前記第二方向識別エリアに前記第二識別素子が設置される場合、前記第一識別素子の外観は前記第二識別素子の外観とは異なることを特徴とする請求項14に記載のボード。 - 前記第一測定マークは第一測定エッジを有し、
前記第一測定位置は前記第一測定エッジに配置されることを特徴とする請求項13に記載のボード。 - 前記第一測定エッジは前記第一エッジに平行であることを特徴とする請求項16に記載のボード。
- 前記第一測定マークは第三測定エッジを有し、
前記第三測定エッジと前記第一測定エッジとが交差することにより前記第一測定位置が形成されることを特徴とする請求項16に記載のボード。 - 前記第一エッジは弧状エッジであり、
前記第一虚軸は前記第三測定エッジに沿って延伸され、また前記第一測定点を通過し、
前記第一測定点は前記第一エッジの中心部であることを特徴とする請求項18に記載のボード。 - 前記第一の距離の数値と、前記第一所定の距離の数値との差値、及び前記第二の距離の数値と、前記第二所定の距離の数値との差値は、
W1を前記第一所定の距離の数値、W2を前記第二所定の距離の数値、S1を前記第一の距離の数値、S2を前記第二の距離の数値とするとき、
│W1−S1│≦0.3(mm)、│W2−S2│≦0.3(mm)との関係式を満たすことを特徴とする請求項13に記載のボード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108146800A TWI710287B (zh) | 2019-12-19 | 2019-12-19 | 具有待移除的穿孔預定區的電路板及其被移除的板體 |
TW108146800 | 2019-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021100096A true JP2021100096A (ja) | 2021-07-01 |
JP6952162B2 JP6952162B2 (ja) | 2021-10-20 |
Family
ID=74039789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020104770A Active JP6952162B2 (ja) | 2019-12-19 | 2020-06-17 | 回路基板とそれから分離されるボード |
Country Status (4)
Country | Link |
---|---|
US (1) | US10880993B1 (ja) |
JP (1) | JP6952162B2 (ja) |
KR (1) | KR102331380B1 (ja) |
TW (1) | TWI710287B (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002185102A (ja) * | 2000-12-13 | 2002-06-28 | Nec Saitama Ltd | 両面認識可能なフレキシブルプリント配線板 |
JP2003304041A (ja) * | 2002-04-12 | 2003-10-24 | Shindo Denshi Kogyo Kk | 回路基板および回路基板の製造方法 |
US20060233994A1 (en) * | 2005-04-18 | 2006-10-19 | Avery Dennison Corporation | Mobile device label with negative image feature |
JP2007287799A (ja) * | 2006-04-13 | 2007-11-01 | Nitto Denko Corp | 配線回路基板集合体シート |
JP2009170490A (ja) * | 2008-01-11 | 2009-07-30 | Seiko Epson Corp | フレキシブル基板の製造方法及びフレキシブル基板打抜装置 |
JP2009200311A (ja) * | 2008-02-22 | 2009-09-03 | Hitachi High-Technologies Corp | フィルム部材の打ち抜き供給装置 |
KR20100077636A (ko) * | 2008-12-29 | 2010-07-08 | 삼성테크윈 주식회사 | 광 펀칭 유니트 및 이를 사용한 광 펀칭 방법 |
CN110113885A (zh) * | 2019-06-05 | 2019-08-09 | 景旺电子科技(龙川)有限公司 | 一种fpc线路板制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102053825B1 (ko) * | 2012-12-14 | 2019-12-09 | 엘지이노텍 주식회사 | 인쇄회로기판 |
-
2019
- 2019-12-19 TW TW108146800A patent/TWI710287B/zh active
-
2020
- 2020-06-17 JP JP2020104770A patent/JP6952162B2/ja active Active
- 2020-06-17 KR KR1020200073610A patent/KR102331380B1/ko active IP Right Grant
- 2020-06-24 US US16/910,346 patent/US10880993B1/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002185102A (ja) * | 2000-12-13 | 2002-06-28 | Nec Saitama Ltd | 両面認識可能なフレキシブルプリント配線板 |
JP2003304041A (ja) * | 2002-04-12 | 2003-10-24 | Shindo Denshi Kogyo Kk | 回路基板および回路基板の製造方法 |
US20060233994A1 (en) * | 2005-04-18 | 2006-10-19 | Avery Dennison Corporation | Mobile device label with negative image feature |
JP2007287799A (ja) * | 2006-04-13 | 2007-11-01 | Nitto Denko Corp | 配線回路基板集合体シート |
JP2009170490A (ja) * | 2008-01-11 | 2009-07-30 | Seiko Epson Corp | フレキシブル基板の製造方法及びフレキシブル基板打抜装置 |
JP2009200311A (ja) * | 2008-02-22 | 2009-09-03 | Hitachi High-Technologies Corp | フィルム部材の打ち抜き供給装置 |
KR20100077636A (ko) * | 2008-12-29 | 2010-07-08 | 삼성테크윈 주식회사 | 광 펀칭 유니트 및 이를 사용한 광 펀칭 방법 |
CN110113885A (zh) * | 2019-06-05 | 2019-08-09 | 景旺电子科技(龙川)有限公司 | 一种fpc线路板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6952162B2 (ja) | 2021-10-20 |
KR20210080153A (ko) | 2021-06-30 |
TW202126126A (zh) | 2021-07-01 |
KR102331380B1 (ko) | 2021-11-24 |
US10880993B1 (en) | 2020-12-29 |
TWI710287B (zh) | 2020-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4757083B2 (ja) | 配線回路基板集合体シート | |
US7649143B2 (en) | Wired-circuit-board assembly sheet | |
US7358619B2 (en) | Tape carrier for TAB | |
KR20070082038A (ko) | 배선 회로 기판 및 그 제조 방법 | |
JP6952162B2 (ja) | 回路基板とそれから分離されるボード | |
US20140001471A1 (en) | Conformal shielding module | |
CN112996221B (zh) | 具有待移除的穿孔预定区的电路板及其被移除的板体 | |
KR100755353B1 (ko) | 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법 | |
JPH07221414A (ja) | 半導体回路基板 | |
JP6948433B2 (ja) | 回路基板 | |
JP2638555B2 (ja) | 多層プリント配線板 | |
US20080186045A1 (en) | Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate | |
TWM586030U (zh) | 具有孔位檢查記號之軟性電路板 | |
CN101969738B (zh) | 附连板以及印制板制造方法 | |
US20070248800A1 (en) | Multilayer board having layer configuration indicator portion | |
JP2013008910A (ja) | 配線基板及び配線基板の製造方法 | |
JP5971516B2 (ja) | 配線基板の検査方法 | |
US20230380053A1 (en) | Flip-chip bonding structure and circuit board thereof | |
JPH03151615A (ja) | 積層電子部品の製造方法 | |
TWM589950U (zh) | 具有沖孔對位記號之印刷電路板 | |
JP2002043742A (ja) | 回路基板の製造方法 | |
JP5028692B2 (ja) | フレキシブルプリント配線板用ベース基板及びこのベース基板の検査方法 | |
KR20060026191A (ko) | 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판 | |
JP2612858B2 (ja) | 層間ずれの検査構造を有する多層回路基板 | |
JPH0691124B2 (ja) | Icパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6952162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |