JPH0691124B2 - Icパッケージ - Google Patents

Icパッケージ

Info

Publication number
JPH0691124B2
JPH0691124B2 JP23310787A JP23310787A JPH0691124B2 JP H0691124 B2 JPH0691124 B2 JP H0691124B2 JP 23310787 A JP23310787 A JP 23310787A JP 23310787 A JP23310787 A JP 23310787A JP H0691124 B2 JPH0691124 B2 JP H0691124B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
package
position detection
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23310787A
Other languages
English (en)
Other versions
JPS6473733A (en
Inventor
敬三 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23310787A priority Critical patent/JPH0691124B2/ja
Publication of JPS6473733A publication Critical patent/JPS6473733A/ja
Publication of JPH0691124B2 publication Critical patent/JPH0691124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は積層型ICパッケージに関し、特にボンディング
装置においてICパッケージ電極の位置検出の際に利用す
るICパッケージ上に設けられた位置検出用パターンに関
するものである。
〔従来の技術〕
ICチップの集積度が高くなるにつれICチップを搭載する
パッケージの入力端子数は増大する傾向にある。従来、
高集積化するICチップの電極と金属細線で接続されるパ
ッケージ側の電極はボンディング工程上及びパッケージ
の特性上ある一定の寸法以下及びピッチ以下にする事は
出来ない為、パッケージの構造を積層型とし各層毎に第
4図(a),(b)の如く電極を配列させることができ
る。第4図(a)は平面図、第4図(b)は第4図
(a)のB−B部の断面図である。各層はセラミックで
構成され、各電極や位置検出パターンはメタライズ膜で
形成することができる。第4図で平面板の第4層11上に
リング状の第3層10,第2層9,第1層を順次積層してい
る。第3層10には複数の電極41が形成され、その上の第
2層9にも複数の電極4が形成されている。又、上層の
第2層および下層の第3層10にはたがいに同一もしくは
類似形状の位置検出パターン3,3が形成される。ICチッ
プ5は最下層の第4層11上に搭載され、又、下方向に複
数の入出力端子が突出している。
〔発明が解決しようとする問題点〕
子のようなパッケージは製造上まず各層別々に電極パタ
ーンを作成し、電極が配列された各層を重ね合わせ貼り
合わせるという工程を用いている。このとき各層の積層
される際、層間において積層ずれが発生する為各層毎に
位置検出用パターンを2ケ所以上設けておき、ボンディ
ング工程において、このパターンを画像認識装置により
自動的に検出し前もって入力しておいたその層のパター
ンと各電極間の相対的位置データを用いてその層のパッ
ケージの電極の位置を算出し、各層の積層ずれによるボ
ンディングずれを防ぐ様にICチップの電極とパッケージ
電極間のワイヤボンディングを行なう必要があった。と
ころがこの各層毎に用いられる位置検出用パターン3は
同一パターンを用い、しかも各層9,10の位置検出パター
ンがパッケージの同一対角線方向に位置するので、ボン
ディング工程において、各層の位置検出の際パターン検
出範囲の画像(第4図(c))の中で2つ以上の同一パ
ターンが写されてしまう。したがって位置検出を行なう
目的の層以外の他の層のパターンを誤検出してしまいパ
ッケージの電極が実際の位置以外の位置にあたかもある
ものとして算出してしまいボンディングズレ不良が発生
する問題点があった。
上述した従来のパッケージの各層位置検出用パターンに
対し本発明は複数のパターン及びそのパターンの配置が
異なるという相違点を有する。
〔問題点を解決するための手段〕
本発明の第1の発明によるICパッケージは、第1の絶縁
層と第2の絶縁層とを積層した積層型のICパッケージに
おいて、前記第1の積層層の所定の位置に形成された第
1の位置検出パターンと、前記第1の絶縁層の前記所定
の位置に対応する前記第2の絶縁層の位置に形成された
第2の位置検出パターンとを有し、前記第1の位置検出
パターンと前記第2の位置検出パターンとが異なる形状
に形成されていることを特徴とし、第2の発明によるIC
パッケージは第1の絶縁層と第2の絶縁層とを積層した
積層型のICパッケージにおいて、前記第1の絶縁層の位
置を検出するための第1の位置検出パターンが前記第1
の絶縁層の第1の位置に形成され、前記第2の絶縁層の
位置を検出するための第2の位置検出パターンが前記第
2の絶縁層の第2の位置であって前記第1の絶縁層の第
1の位置とは対応しない第2の位置に形成され、前記第
2の絶縁層の前記第2の位置に対応する前記第1の絶縁
層の位置には位置検出パターンが存在せず、前記第1の
絶縁層の前記第1の位置に対応する前記第2の絶縁層の
位置には位置検出パターンが存在しないことを特徴とす
る。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明における第1の発明の一実施例である。
第4図と同一の機能のところは同一の符号で示してあ
る。パッケージ1の各層毎に12の様に位置検出パターン
Iと形状の異なる13の様な位置検出パターンIIをパッケ
ージの同一対角線方向に互い違いに配置させる。すると
ボンディングのときに第1図(b)の如く位置検出の際
のパターン検出範囲の画像6の上では同一パターンが写
し出されないようにすることができる。このことにより
各層毎のパターン検出時には間違って、他の層のパター
ンを誤検出することが防げる。すなわち各層のたがいに
平面形状で近傍している位置検出パターンは異なる形状
(平面形状パターン)となっている。
第2図において、本発明における第2の発明の一実施例
を示す。第4図,第1図と同一の機能のところは同じ符
号に示す。各層毎の位置検出に用いるパターン形状は位
置検出パターンII23の1種類しかないが各層毎のパター
ンの配置が異なるパッケージの対角線方向上にある為、
各層の位置検出の際パターン検出範囲の画像6の中では
同一パターンが存在することがなく他の層のパターンを
誤検出することはない。
第3図において本発明における第1の発明の他の実施例
を示す。他の図面と同一の機能のところは同一の符号で
示す。34で示す位置検出パターンIIIと33で示す位置検
出パターンIIは同一形状であるが、第3図(b)の2値
化されたパターン検出範囲画像7上では白黒レベルが反
転した形状として写される為実施例1と同様に異なる検
出パターンとして画像処理装置が認識する為他の層の位
置検出パターンを誤認識することはない。
〔発明の効果〕
以上説明したように本発明は形状の異なる複数のパター
ンを積層パッケージの各層毎に取り付けしたり、又は同
一のパターンであっても配置する際に異なるパッケージ
対角線上に位置させる。これにより、位置検出を行なう
層以外の層の位置検出パターンを誤検出することを防ぐ
ことができる為ボンディングずれの発生を防ぐことがで
き歩留りを向上させることができる効果があり従来この
種の不良率が0.5%であったものが0%となった。
【図面の簡単な説明】
第1図(a),(b)は本発明における第1の発明の第
1の実施例のパッケージを示す図、第1図(b)は本発
明における第1の発明の一実施例のパッケージをボンデ
ィングするときに各層の位置検出の際に用いるパターン
検出範囲画像を示す図である。 第2図および第3図はそれぞれ本発明における第2の発
明の一実施例および第1の発明の他の実施例を示す図で
ある。 第4図(a)は従来のパッケージを示す平面図、第4図
(b)はその断面図を第4図(c)は従来のパッケージ
において各層の位置検出の際に位置検出を行なう層以外
の層のパターンを誤検出する可能性がある2つの同一パ
ターンが存在する画像を示す図である。 1……パッケージ、3,12,13,23,33,34……位置検出パタ
ーン、4,41……電極、5……ICチップ、6……パターン
検出範囲画像、7……2値化されたパターン検出範囲画
像、8……層I、9……層II、10……層III、11……層I
V、12……入出力端子。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】第1の絶縁層と第2の絶縁層とを積層した
    積層型のICパッケージにおいて、前記第1の積層層の所
    定の位置に形成された第1の位置検出パターンと、前記
    第1の絶縁層の前記所定の位置に対応する前記第2の絶
    縁層の位置に形成された第2の位置検出パターンとを有
    し、前記第1の位置検出パターンと前記第2の位置検出
    パターンとが異なる形状に形成されていることを特徴と
    するICパッケージ。
  2. 【請求項2】第1の絶縁層と第2の絶縁層とを積層した
    積層型のICパッケージにおいて、前記第1の絶縁層の位
    置を検出するための第1の位置検出パターンが前記第1
    の絶縁層の第1の位置に形成され、前記第2の絶縁層の
    位置を検出するための第2の位置検出パターンが前記第
    2の絶縁層の第2の位置であって前記第1の絶縁層の第
    1の位置とは対応しない第2の位置に形成され、前記第
    2の絶縁層の前記第2の位置に対応する前記第1の絶縁
    層の位置には位置検出パターンが存在せず、前記第1の
    絶縁層の前記第1の位置に対応する前記第2の絶縁層の
    位置には位置検出パターンが存在しないことを特徴とす
    るICパッケージ。
JP23310787A 1987-09-16 1987-09-16 Icパッケージ Expired - Fee Related JPH0691124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23310787A JPH0691124B2 (ja) 1987-09-16 1987-09-16 Icパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23310787A JPH0691124B2 (ja) 1987-09-16 1987-09-16 Icパッケージ

Publications (2)

Publication Number Publication Date
JPS6473733A JPS6473733A (en) 1989-03-20
JPH0691124B2 true JPH0691124B2 (ja) 1994-11-14

Family

ID=16949884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23310787A Expired - Fee Related JPH0691124B2 (ja) 1987-09-16 1987-09-16 Icパッケージ

Country Status (1)

Country Link
JP (1) JPH0691124B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
US6316735B1 (en) 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPS6473733A (en) 1989-03-20

Similar Documents

Publication Publication Date Title
KR100683027B1 (ko) 반도체장치 및 그 제조방법
US20050067694A1 (en) Spacerless die stacking
US6617194B2 (en) Electronic component, communication device, and manufacturing method for electronic component
JPS6038868B2 (ja) 半導体パツケ−ジ
JP3138539B2 (ja) 半導体装置及びcob基板
JPH0691124B2 (ja) Icパッケージ
JP3990679B2 (ja) 半導体実装用回路基板を備えた半導体装置
CN101765910A (zh) 半导体元件的选取方法、半导体器件及其制造方法
JP3555828B2 (ja) 半導体実装用回路基板を備えた半導体装置
JP2871696B2 (ja) 集積回路装置
JPH0219976B2 (ja)
US20230380053A1 (en) Flip-chip bonding structure and circuit board thereof
JPH06302716A (ja) 多層基板および多層基板の積層ずれ検出方法
CN113113322B (zh) Cup通孔重叠修正方法
JP3528366B2 (ja) 集積回路装置
JPH0661297A (ja) 半導体装置
KR200302460Y1 (ko) 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩
JP2011187633A (ja) 半導体装置の製造方法
JP2773762B2 (ja) 半導体装置の製造方法
KR20190070621A (ko) 패턴의 비중첩영역을 구비한 2층 패턴형 cof 패키지용 필름
JPH05235259A (ja) 半導体装置及び半導体装置ユニット
JPH0770856B2 (ja) 混成集積回路基板の位置検出方法
JPH085826Y2 (ja) Icカード用モジュール基板
JPS6230495B2 (ja)
JPH0569948U (ja) Tab実装構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees