JPH06302716A - 多層基板および多層基板の積層ずれ検出方法 - Google Patents

Abstract

(57)【要約】 【目的】 より良好な製品を製造することができる多層
基板およびその多層基板の積層ずれ検出方法を提供する
ことを目的とするものである。 【構成】 第１の層４および、それぞれ異なる大きさの
矩形状の開口５ａ、６ａを有しその周辺部にインナーリ
ード８…、９…が突出されてなる第２、第３の層５、６
からなる多層セラミック基板であって、上記第２、第３
の層５、６には、上記矩形状の開口５ａ、６ａの４隅部
のうち少なくとも対角に位置する２隅部に、それぞれこ
の開口５ａ、６ａの対角線に沿う帯状の検出マーク２
０、２１が同幅で形成されていることを特徴とするもの
である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、セラミック
パッケージに用いられる多層基板およびその多層基板の
積層ずれ検出方法に関するものである。

【０００２】

【従来の技術】半導体パッケージには、セラミックパッ
ケージと称される種類のものがある。このセラミックパ
ッケージは、各層に配線（インナーリード配線）が施さ
れてなるセラミック製の多層基板（以下「多層セラミッ
ク基板」という）を用い、この多層セラミック基板に半
導体素子を搭載して製造されるパッケージである。

【０００３】セラミックパッケージは、プラスチックパ
ッケージと比較して気密封止が可能でかつ比較的容易に
低熱抵抗化が図れるといった利点を有するため、ＵＬＳ
Ｉの分野でその必要性が高まっている。

【０００４】図５（ａ）および（ｂ）に、このセラミッ
クパッケージに用いられる多層セラミック基板１の上面
図および縦断面図を示す。この多層セラミック基板１の
上面中央部には、上方向に開口するキャビティ部２が凹
設されている。また、同図（ｂ）に示すように、この多
層セラミック基板１の下面の外縁部には、多数本のピン
状の外部端子３…が突設されている。

【０００５】また、この多層セラミック基板１は、上記
キャビティ部２の底面（ダイアタッチ部）２ａを構成す
る第１の層４と、上記ダイアタッチ部２ａを区画する矩
形状の開口５ａを有する第２の層５と、この第２の層５
に設けられた開口５ａよりも大なる開口６ａを有する第
３の層６と、この第３の層６に設けられた開口６ａより
も大なる開口７ａを有する第４の層７とが順次積層され
てなる。

【０００６】したがって、上記キャビティ部２は、上記
第２〜第４の層５〜６に設けられた開口５ａ〜７ａによ
って区画され、かつ上記第２の層５および第３の層６に
よって、第１、第２の段差面２ａ、２ｂが形成されてい
る。

【０００７】また、同図（ａ）に示すように、上記第２
の層５上には下段インナーリード８…が所定間隔で設け
られ、その先端部は上記第１の段差面２ａに導出されて
いる。一方、上記第３の層６上には上段インナーリード
９…が所定間隔で設けられ、その先端部は上記第２の段
差面２ｂに導出されている。これら下段インナーリード
８と上段インナーリード９は、互いに軸線をずらして千
鳥状に配置されている。

【０００８】図６に示すように、このキャビティ部２内
には半導体素子１０が搭載される。この半導体素子１０
は、このキャビティ部２のダイアタッチ部２ａ上に塗布
された銀ペースト（接着剤）によってこのキャビティ部
２内に固定される。

【０００９】そして、この半導体素子１０は、この半導
体素子１０の上面に形成された図示しない電極パッドと
上記上段および下段インナーリード８、９とを図に１１
で示すワイヤを用いて接続することでこの多層セラミッ
ク基板に実装（インナーリードボンディング）される。

【００１０】ところで、上記多層セラミック基板１を構
成する各第１〜第４の層４〜７は、シート状の基板で、
同方向に積層した後、焼結炉内で焼結することによって
互いに接合される。

【００１１】しかし、積層工程あるいは焼結工程におい
て、上記各第１〜第４の層４〜７を構成するシート状の
基板が何等かの原因で相対的なずれを生ずることがあ
る。上記各第１〜第４の層４〜７のうち、特に上記下段
インナーリード８を有する第２の層５を構成する基板と
上記上段インナーリード９を有する第３の層６を構成す
る基板どうしのずれは、半導体素子１０と上記上段およ
び下段インナーリード８、９間の接続不良を生じさせる
原因となる。

【００１２】このため、従来、図５（ａ）に示すよう
に、上記第１、第２の段差面２ｂ、２ｃ上に、上記第２
の層５（下段インナーリード８）と第３の層６（上段イ
ンナーリード９）間のずれを検出するための第１、第２
の検出マーク１３、１４を設けている。

【００１３】この第１、第２の検出マーク１３、１４は
図７に示すようなもので、上記第１の検出マーク１３
は、上記第２の検出マーク１４よりも細く形成されてい
る。そして、上記下段インナーリード８と上記上段イン
ナーリード９とが適性に位置決めされた状態で、上記第
２の検出マーク１４の上記第１の検出マーク１３の両側
からはみだした部分の幅ｈはそれぞれ５０μｍ（許容ず
れ量）になるように設定されている。

【００１４】このように設定すれば、上記第２の層５が
上記第３の層６に対して図に矢印（イ）で示す方向に５
０μｍ以上ずれた場合には、上記第２の検出マーク１４
から第１の検出マーク１３がはみだすので、そのことを
検出することができる。

【００１５】なお、上記第１の検出マーク１３が第２の
検出マーク１４からはみだした場合には、その多層セラ
ミック基板１は不良とされ、パッケージ製造工程から排
除される。一方、上記第１の検出マーク１３と上記第２
の検出マーク１４とが重なっている場合には、その後、
上記半導体素子１０の実装に用いられることとなる。

【００１６】

【発明が解決しようとする課題】ところで、上記検出方
法では、上記第２の層５を構成する基板が、第３の層６
を構成する基板に対して上記インナーリード８、９と直
交する方向（矢印（イ）方向）にずれている場合には一
見して上記上段および下段インナーリード８、９間のず
れ量を認識することができるが、回転方向（θ方向）に
ずれている場合には、図８に示すように一応上記第１の
検出マーク１３が上記第２の検出マーク１４の幅範囲内
に入っていたとしても、そのずれ量を認識することは困
難である。

【００１７】このため、上記多層セラミック基板１の良
不良の判断ミスにより、上記半導体素子１０の接続に不
良が生じるというおそれがあった。特に、近年の半導体
素子の高集積化に伴い、上記インナーリード８、９はま
すます多端子狭ピッチ化しており、上述した回転方向の
ずれも接続不良の大きな要因となるということがあ
る。。

【００１８】この発明は、このような事情に鑑みて成さ
れたもので、より良好な製品を製造することができる多
層基板およびその多層基板の積層ずれ検出方法を提供す
ることを目的とするものである。

【００１９】

【課題を解決するための手段】この発明の第１の手段
は、それぞれ異なる大きさの矩形状の開口を有しその周
辺部にインナーリードが突出されてなる２枚以上の基板
を積層することで成形される多層基板において、上記各
基板には、それぞれ上記矩形状の開口の４隅部のうち少
なくとも対角に位置する２隅部に、この開口の対角線に
沿う検出マークが所定の幅で形成されていることを特徴
とするものである。

【００２０】第２の手段は、上記第１の手段において、
上記各検出マークは、略同じ幅で形成されていることを
特徴とするものである。第３の手段は、上記第１の手段
において、上記検出マークは、基板毎にそれぞれ異なる
幅で形成されていることを特徴とするものである。

【００２１】第４の手段は、多層基板を構成する各基板
に設けられた矩形状の開口の、４隅部のうち少なくとも
対角に位置する２隅部に配設された検出マークを認識
し、それに基づいて積層方向に隣り合う基板どうしのず
れを検出することを特徴とする多層基板のずれ検出方法
である。

【００２２】

【作用】このような構成によれば、多層基板の各層を構
成する基板どうしの回転方向の積層ずれを容易に検出す
ることができる。

【００２３】

【実施例】以下、この発明の一実施例を図１〜図４を参
照して説明する。なお、従来例と同一の構成要素には同
一符号を付してその説明は省略する。図１に示すよう
に、この発明の多層セラミック基板１´（多層基板）
は、従来例と同様に、第１〜第４の層４〜７を構成する
シート状の基板を積層し、これを焼結することで成形し
たものである。

【００２４】そして、この多層セラミック基板１´の中
央部には、上記第２〜第４の層５〜７に設けられた開口
５ａ〜７ａによって区画されたキャビティ部２が形成さ
れている。このキャビティ部２は上記第１の層４により
構成されたダイアタッチ部２ａと、上記第２の層５によ
って形成された第１の段差面２ｂと、第３の層６によっ
て形成された第２の段差面２ｃとを有する。

【００２５】上記第１の段差面２ｂ上には上記下段イン
ナーリード８が延出され、上記第２の段差面２ｃ上には
上段インナーリード９が延出されている。図６を引用し
て示すように、上記キャビティ部２内には、半導体素子
１０が搭載される。この半導体素子１０は、図示しない
電極パッドを上記下段インナーリード８および上段イン
ナーリード９にを接続することで、この多層セラミック
基板１に搭載される。

【００２６】一方、図１に示すように、上記第１、第２
の段差面２ｂ、２ｃ（第２、第３の層５、６）の、上記
キャビティ部２（開口５ａ、６ａ）の対角線方向に対向
する２隅部（図に１隅部のみ図示）には、この対角線方
向に沿って長尺なる帯状の第１、第２の検出マーク２
０、２１がそれぞれ設けられている。

【００２７】この第１、第２の検出マーク２０、２１は
略同じ幅で形成され、図１に示すように上記第２の層５
（下段インナーリード８）と第３の層６（上段インナー
リード９）とが適正に位置決めされた状態で、一本の帯
線状に連続するようになっている。

【００２８】次に、この第１、第２の検出マーク２０、
２１を用いた上記多層セラミック基板１´の上記第２の
層５と第３の層６の積層ずれの検出方法について説明す
る。

【００２９】なお、ここで、上記第２、第３の層５、６
の回転方向の許容ずれ量が５０μｍであれば、上記第
１、第２の検出マーク２０、２１を共に幅５０μｍで成
形する。

【００３０】この方法は、完成した多層セラミック基板
１´のキャビティ部２の２隅部にそれぞれ設けられた上
記第１、第２の検出マーク２０、２１を観察することで
行う。

【００３１】図２に示すように、上記第２、第３の層
５、６を構成する基板が回転方向（θ方向）にずれてい
る場合は、上記第１、第２の検出マーク２０、２１どう
しがずれるので、そのことを検出することができ、かつ
同時に回転方向のずれ量もずれ幅に基づいて容易に認識
することができる。

【００３２】作業者は、このような検出結果に基づい
て、上記多層セラミック基板１の良不良を判断し、不良
である場合には、このセラミックパッケージの製造工程
から排除するようにする。

【００３３】このような構成によれば、以下のような効
果がある。第１に、上記第１、第２の検出マーク２０、
２１により回転方向のずれ量を一見して認識することが
できる。このことにより、不良品発見の作業性が向上す
ると共に、上記半導体素子１０と下段、上段インナーリ
ード８、９の接続不良を低減することができるので、よ
り精密な接続の要求に対しても信頼性の高い良質なセラ
ミックパッケージを提供することができる。

【００３４】第２に、このような第１、第２の検出マー
ク２０、２１によれば、回転方向のずれだけでなく、従
来例と同様に横方向のずれも検出することができるの
で、簡単な構成でより高精度なずれ検出を行うことがで
きる効果がある。

【００３５】なお、この発明は、上記一実施例に限定さ
れるものではなく、発明の要旨を変更しない範囲で種々
変形可能である。上記一実施例では、上記第１、第２の
検出マーク２０、２１の幅を略同じ（５０μｍ）とした
が、これに限定されるものではない。例えば、図３に示
すように、上記第２の検出マーク２１を上記第１の検出
マーク２０よりも大きな幅で成形し、上記第１のインナ
ーリード８と上記第２のインナーリード９とが適正に位
置決めされた状態で、上記第２の検出マーク９の上記第
１の検出マーク８の両側にはみだした部分の幅が約５０
μｍになるようにしても良い。

【００３６】このような構成によっても回転方向のずれ
を検出することができ、上記第１の検出マーク２０が上
記第２の検出マーク２１の幅範囲からはみだすか否かに
よって、この多層セラミック基板１´の良不良を判断す
ることが可能になる。

【００３７】さらに、同図に示すように、上記第１、第
２の段差部２ｂ、２ｃ上にそれぞれ設けられ、上段およ
び下段インナーリード８、９と平行な第３、第４の検出
マーク２２、２３を併用するようにしても良い。このよ
うにすれば、回転方向および横方向のずれをより容易に
検出することができる効果がある。

【００３８】また、図４に示すように、上記第１の検出
マーク２０を第２の検出マーク２１よりも大きな幅で成
形し、上記第１のインナーリード８と上記第２のインナ
ーリード９とが適正に位置決めされた状態で、上記第１
の検出マーク８の上記第２の検出マーク９の両側にはみ
だした部分の幅が約５０μｍになるようにしても良い。
このような構成によっても、上記回転方向のずれを検出
することができる。

【００３９】一方、上記一実施例では、インナーリード
が形成された層は第２、第３の層の２層のみであった
が、これに限定されるものではない。例えば、上記イン
ナーリードの設けられた層が３層に亘る場合には、それ
ぞれの層に上述したキャビティ２の対角線に沿う検出マ
ークを設けるようにすれば良い。

【００４０】さらに、上記一実施例では、上記キャビテ
ィ２（開口５ａ、６ａ）の４隅部のうちの２隅部にのみ
上記第１、第２の検出マーク２０、２１を設けていた
が、これに限定されるものではなく、他の２隅部にも同
様に第１、第２の検出マーク２０、２１を設けるように
しても良い。

【００４１】

【発明の効果】このような構成によれば、多層基板の各
層を構成する基板どうしの回転方向の積層ずれを容易に
検出することができるから、この多層基板の不良を有効
に発見することができる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例の要部を示す平面図。

【図２】同じく、全体平面図。

【図３】他の実施例の要部を示す平面図。

【図４】他の実施例の要部を示す平面図。

【図５】（ａ）は、従来例を示す平面図、（ｂ）は同じ
く縦断面図。

【図６】同じく縦断面図。

【図７】同じく、拡大して示す平面図。

【図８】同じく全体平面図。

【符号の説明】

１´…多層セラミック基板（多層基板）、５…第２の層
（基板）、５…開口、６…第３の層（基板）、６ａ…開
口、８…下段インナーリード、９…上段インナーリー
ド、２０…第１の検出マーク（検出マーク）、２１…第
２の検出マーク。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 それぞれ異なる大きさの矩形状の開口を
   有しその周辺部にインナーリードが突出されてなる２枚
   以上の基板を積層してなる多層基板において、 上記各基板には、それぞれ上記矩形状の開口の４隅部の
   うち少なくとも対角に位置する２隅部に、この開口の対
   角線に沿う検出マークが所定の幅で形成されていること
   を特徴とするものである。
2. 【請求項２】 上記各検出マークは、略同じ幅で形成さ
   れていることを特徴とする請求項１記載の多層基板。
3. 【請求項３】 上記検出マークは、基板毎にそれぞれ異
   なる幅で形成されていることを特徴とする請求項１記載
   の多層基板。
4. 【請求項４】 多層基板を構成する各基板に設けられた
   矩形状の開口の、４隅部のうち少なくとも対角に位置す
   る２隅部に配設された検出マークを認識し、それに基づ
   いて積層方向に隣り合う基板どうしのずれを検出する多
   層基板の積層ずれ検出方法。