JP2002374008A - 熱電モジュール - Google Patents

熱電モジュール

Info

Publication number
JP2002374008A
JP2002374008A JP2002107074A JP2002107074A JP2002374008A JP 2002374008 A JP2002374008 A JP 2002374008A JP 2002107074 A JP2002107074 A JP 2002107074A JP 2002107074 A JP2002107074 A JP 2002107074A JP 2002374008 A JP2002374008 A JP 2002374008A
Authority
JP
Japan
Prior art keywords
electrode
post
electrodes
substrate
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002107074A
Other languages
English (en)
Other versions
JP3627719B2 (ja
Inventor
Katsuhiko Onoe
勝彦 尾上
Toshiharu Hoshi
星  俊治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2002107074A priority Critical patent/JP3627719B2/ja
Publication of JP2002374008A publication Critical patent/JP2002374008A/ja
Application granted granted Critical
Publication of JP3627719B2 publication Critical patent/JP3627719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

(57)【要約】 【課題】 パッケージ側の電極パッドの位置に応じて、
ポスト電極の位置を調整し、両者を円滑にワイヤボンデ
ィングすることができる熱電モジュールを提供する。 【解決手段】 熱電モジュールは、Al等の絶縁
性の下基板10と上基板12との間に複数個のペルチェ
素子からなる熱電素子11が配置されており、下基板1
0及び上基板12の対向面には、夫々複数個の下部電極
及び上部電極(いずれも図示せず)が形成されている。
そして、各下部電極上に2個の熱電素子が接合され、隣
接する下部電極上の隣接する熱電素子11が1個の上部
電極により接続されていて、これにより、複数個の熱電
素子11が下部電極及び上部電極により直列に接続され
ている。この直列接続の端部に配置された2個の熱電素
子の下部電極には、非対称のリード層16a、16bが
接続されており、このリード層16a、16bの端部上
にポスト電極15a、15bが接合されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ペルチェ素子の熱
電変換機能を利用した熱電モジュールに関し、特に、パ
ッケージの電極とワイヤボンディングにより接続するた
めのポスト電極を有する熱電モジュールに関する。
【0002】
【従来の技術】熱電モジュールは、下基板及び上基板上
に夫々下部電極及び上部電極を形成し、下部電極と上部
電極が対向するように前記下基板及び上基板を平行に配
置し、両者間に複数個の熱電素子を配置して構成されて
いる。各下部電極及び上部電極には、夫々2個の熱電素
子が接合され、隣接する2個の下部電極上に設けられた
隣接する2個の熱電素子が、その上端部で1個の上部電
極により接続されており、これにより、複数個の熱電素
子が下部電極及び上部電極により直列に接続されてい
る。
【0003】而して、図12(a)は従来の一般的な熱
電モジュールを示す平面図、図12(b)はその側面図
である。下基板1と上基板2との間に前述の態様で熱電
素子3が配置されており、下基板1及び上基板2に設け
た下部電極及び上部電極(いずれも図示せず)により熱
電素子3が直列に接続されている。そして、この直列に
接続された熱電素子の両端の熱電素子は、下基板1上に
形成された電極パッド4に夫々接続されている。また、
この電極パッド4には例えば直径0.3mmのSnメッ
キCu線等のリード線5がハンダ付けにより接合されて
おり、電極パッド4はこのリード線5を介して熱電モジ
ュールが搭載されるパッケージの電極パッドと接続され
ている。
【0004】しかし、このリード線4を使用して熱電モ
ジュールの端子を外部に導出する方法は、リード線4を
手作業によりハンダ付けする必要があり、この接続工程
が煩雑であった。
【0005】そこで、近時、図13に示すように、熱電
モジュールの電極パッド4の代わりに、ポスト電極6を
設け、図14に示すように、このポスト電極6とパッケ
ージの電極パッド7とをAu線等のボンディングワイヤ
8を使用してワイヤボンディングする方法が提案されて
いる(特許第3082170号)。このワイヤボンディ
ングによる接続は、ハンダ付け作業が不要であり、自動
化が容易である。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
ポスト電極を備えた熱電モジュールは、以下に示すよう
な欠点を有する。図15(a)、(b)は電極パッド4
と、パッケージの電極パッド7a、7bとをリード線5
により接続する場合を示す平面図である。この図15
(a)に示すように、熱電モジュールの電極パッド4を
その両側に配置された電極パッド7a、7bに接続する
場合には、等寸のリード線5を熱電モジュールの中心軸
となるAA’を軸に左右対称に延ばしてハンダ付けすれ
ばよく、また、図15(b)に示すように、パッケージ
の電極パッド7c、7dが熱電モジュールに対して一方
の側に配置されている場合においても、電極パッド4と
電極パッド7c、7dとを接続するリード線5c、5d
の長さが異なるだけで、リード線5c、5dは自由に曲
がり、また長さも自由に設定できるため、このリード線
の取り付け方法は自由度が高い。
【0007】しかし、ポスト電極の場合は、図16
(a)に示すように、ポスト電極6とその両側の電極パ
ッド7とをAuワイヤ8により接続するときは問題がな
いが、図16(b)に示すように、パッケージの電極パ
ッド7c、7dが熱電モジュールの一方の側に位置する
場合は、Auワイヤ8c、8dのうち、電極パッド7
c、7dから遠い方のポスト電極6に接続されたAuワ
イヤ8cが長くなりすぎ、ボンディングが困難になる。
このため、パッケージ側の電極パッド7c、7dの位置
は大きな制約を受ける。
【0008】更に、図16(c)に示すように、熱電モ
ジュールのポスト電極6とパッケージの電極パッド7
c、7dとを接続する際に、ワイヤ8cとワイヤ8dと
が交差するような場合は、電気的ショートが発生する虞
がある。なお、リード線の場合は、比較的太いため、剛
性があるので、このように配線が交差する場合も、2本
のリード線が接触しないように成形しておけば、このシ
ョートを回避できる。しかし、ボンディングワイヤは細
くて剛性が足りず成形しておくことが困難であると共
に、ワイヤボンディングにより自動化をはかる場合に、
予め成形しておくような作業自体が困難である。
【0009】本発明はかかる問題点に鑑みてなされたも
のであって、パッケージ側の電極パッドの位置に応じ
て、ポスト電極の位置を調整し、両者を円滑にワイヤボ
ンディングすることができる熱電モジュールを提供する
ことを目的とする。
【0010】
【課題を解決するための手段】本願第1発明に係る熱電
モジュールは、下基板と、前記下基板に対向する上基板
と、前記下基板及び上基板の各対向面に形成された複数
個の下部電極及び上部電極と、前記下部電極と上部電極
との間に設けられ前記下部電極及び上部電極により直列
及び/又は並列に接続された複数個の熱電素子と、前記
下基板上に配置された1対のポスト電極と、前記直列及
び/又は並列に接続された熱電素子群の両端部の熱電素
子に接続されると共に前記ポスト電極に接続される非対
称の1対のリード層とを有することを特徴とする。
【0011】本願第2発明に係る熱電モジュールは、下
基板と、前記下基板に対向する上基板と、前記下基板及
び上基板の各対向面に形成された複数個の下部電極及び
上部電極と、前記下部電極と上部電極との間に設けられ
前記下部電極及び上部電極により直列及び/又は並列に
接続された複数個の熱電素子と、前記下基板上に相互に
分離して形成され前記直列及び/又は並列に接続された
熱電素子群の両端部の熱電素子に接続された1対の下部
電極に接続された1対のリード層と、前記各リード層上
における前記下基板の辺縁に平行の中心軸に対して非対
称の位置に配置された1対のポスト電極とを有すること
を特徴とする。
【0012】本発明においては、前記リード層及び前記
下部電極は、前記下基板上に導電膜を形成した後、この
導電膜をパターニングすることにより、同時に形成する
ことができる。また、前記リード層上に予備のポスト電
極を配置することもできる。
【0013】本発明においては、ポスト電極がリード層
により端部の下部電極に接続されているので、ポスト電
極を下基板上の任意の位置に配置することができる。こ
のため、熱電モジュールが搭載されるパッケージの電極
パッドの位置にあわせてポスト電極の位置を任意に決め
ることができるので、パッケージの電極パッドの位置に
拘わらず、容易にワイヤボンディングによりパッケージ
の電極パッドとポスト電極とを接続することができる。
リード層は、下基板の長手方向中心軸に対して非対称で
も対象でもよい。
【0014】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施例について具体的に説明する。図1は、本発明
の第1実施例を示し、(a)は平面図、(b)は側面
図、(c)は一部斜視図である。Al等の絶縁性
の下基板10と上基板12との間に複数個のペルチェ素
子からなる熱電素子11が配置されており、下基板10
及び上基板12の対向面には、夫々複数個の下部電極及
び上部電極(いずれも図示せず)が形成されている。そ
して、各下部電極上に2個の熱電素子が接合され、隣接
する下部電極上の隣接する熱電素子11が1個の上部電
極により接続されていて、これにより、複数個の熱電素
子11が下部電極及び上部電極により直列に接続されて
いる。
【0015】この直列接続の端部に配置された2個の熱
電素子の下部電極には、リード層16a、16bが接続
されており、このリード層16a、16bの端部上にポ
スト電極15a、15bが接合されている。上基板12
上の上部電極及び下基板10上の下部電極は、上基板1
2及び下基板10上に例えばCu層をメッキにより形成
し、このCu層をパターニングすることにより形成され
ている。又は、基板表面に薄膜メタライズ層を形成し、
このメタライズ層を所定形状にパターニングした後、そ
の上に、電解メッキにより、所定のパターンのCu層を
形成し、その後、パターン間の薄膜メタライズ層を除去
することにより、Cu層をパターン形成することもでき
る。
【0016】この下部電極の形成のためのパターニング
の際に、前記直列接続の端部の下部電極から延出するよ
うにCu層をパターニングすることにより、リード層1
6a、16bを形成することができる。ポスト電極15
a、15bは、例えば、厚さが2.5mmのCu板の表
裏両面に、厚さが3μmのNi層をメッキし、更に、厚
さが1μmのAu層をメッキにより形成したものを、ダ
イシングにより1辺長が0.7mmの正方形になるよう
に切断したものである。この断面正方形の直方体のポス
ト電極15a、15bをCuリード層16a、16b上
に配置し、ポスト電極15a、15bのAu層とCuリ
ード層16a、16bとをハンダ付けすることによりポ
スト電極15a、15bをCuリード層16a、16b
に固定する。なお、この下部電極、上部電極及びCuリ
ード層のCuの表面には、Niメッキ層(例えば、厚さ
が3μm)が形成されている場合が多く、また前記Ni
メッキ層の上に更にAuメッキ層(例えば、厚さが1μ
m)が形成されていても良い。
【0017】ポスト電極はCu製ではなく、Al製でも
良い。厚さが2.5mmの純Al板の片面のみに、厚さ
が3μmのNi層をメッキにより形成し、更に厚さが
0.5μmのAu層をメッキにより形成したものを、ダ
イシングにより1辺長が0.7mmの正方形になるよう
に切断する。このポスト電極のNi及びAuメッキが施
されている面と、Cuリード層とをはんだ付けにより接
合する。ポスト電極の上面は滑らかなAl表面のままで
良い。
【0018】このAlポスト電極の場合には、Alポス
ト電極に対して最もボンディング性が優れたAlワイヤ
ーを使用して接続することが好ましい。Alワイヤー
は、Auワイヤに比して、太線化が可能であり、Auワ
イヤでは困難な直径が100μm又は200μm、更に
は500μmのワイヤを使用することができる。このた
め、ワイヤに大電流を流すことが容易であり、この点
で、AlワイヤはAuワイヤよりも有利である。但し、
Alワイヤは接続せんとする接合面の高さが相違する場
合、又は接続距離が長い場合に接続の信頼性が低下す
る。このため、本実施例においては、広いCuリード層
の中でも、パッケージの電極になるべく近い位に、高さ
が揃うようにAl製ポスト電極を設置する必要がある。
逆にいえば、Al製ポスト電極は、本実施例のように、
広いCuリード層を有している場合に効果的である。な
お、Alワイヤを使用する際は、ポスト電極を全てAl
により形成しなくても、少なくともポスト電極の上面が
Alにより形成されていれば、良好なボンディング性が
維持される。また、パッケージ側のボンディングされる
電極表面もAlにより形成することが好ましい。なお、
本発明において、Cu又はAlという場合は、Cu合金
又はAl合金も含むものである。
【0019】熱電モジュールの下基板10の外側の面
(下面)には、熱電モジュールをパッケージ等にハンダ
付けするためのメタライズ層13が形成されている。ま
た、熱電モジュールの上基板12の外側の面(上面)に
は、LD(半導体レーザダイオード)及びサーミスタ等
の素子をハンダ付けするためのメタライズ層14が形成
されている。これらのメタライズ層13、14は、夫々
下基板10、上基板12上に、例えば、Cu層、Ni層
及びAu層をメッキにより形成した3層構造のメッキ層
である。なお、本実施例においては、例えば、ポスト電
極の高さは前述の如く2.5mm、上基板12の長さは
10mm、下基板10の長さは12mm、上基板12及
び下基板10の幅は6mmであり、従って、下基板10
は上基板12より2mm長く延長しており、この幅が6
mm、長さが2mmの延長領域(以下、パターニング領
域という)にて、リード層16a、16bがパターニン
グされている。リード層16bは上基板12を基準に上
面から見るとその長手方向、即ち、下基板10が延長さ
れた方向(以下、この方向を熱電モジュールの長手方向
という)に若干はみ出して延出し、リード層16aはリ
ード層16b以外の前記パターニング領域を占めるよう
にしてリード層16bの近傍まで延出している。
【0020】而して、本実施例の熱電モジュールにおい
ては、1対のポスト電極15a、15bが熱電モジュー
ルの一方の側縁の近傍に配置されている。従って、図1
(b)に示すように、ポスト電極15a、15bに接続
すべきパッケージ側の電極パッドが熱電モジュールに対
して一方の側に配置されている場合においても、このポ
スト電極15a、15bはこのパッケージ側の電極パッ
ドに対向してその近傍に配置されているので、ワイヤボ
ンダーを使用して容易にポスト電極15a、15bとパ
ッケージ側の電極パッドとをボンディングワイヤにより
接続することができる。
【0021】このため、本実施例においては、ポスト電
極と接続すべきボンディングワイヤがボンディング不可
能な程に長くなりすぎることがなく、確実にワイヤボン
ディングすることができる。このようにして、熱電モジ
ュールのポスト電極の位置をリード層16a、16bに
より任意に変更することができ、パッケージの電極パッ
ドの位置に容易にあわせることができる。
【0022】なお、リード層16aは、図1(a)に破
線にて示すように、帯状のL字形をなすパターンに形成
することもできる。
【0023】また、図2に示すように、このL字形をな
す帯状のリード層17aの根幹の部分、即ち、下部電極
の近傍にポスト電極18aを配置すれば、このポスト電
極18aと、リード層17b上に配置されたポスト電極
18bとは、熱電モジュールの両側方に配置されること
になり、パッケージ側の電極パッドが熱電モジュールの
両側方に位置する場合に対応することができる。
【0024】図3(a)乃至(c)は本発明の他の実施
例を示す平面図である。これらの実施例は、リード層1
9a、19bがL字形をなして延びており、熱電モジュ
ールの長手方向に一旦延びた後、垂直に屈曲して相互に
平行になって延びている。
【0025】図3(a)においては、ポスト電極20a
及び20bが夫々リード層19a、19bの先端に配置
されている。また、図3(b)においては、ポスト電極
21aはリード層19aの屈曲部に配置され、ポスト電
極21bはリード層19aの先端部に配置されており、
図3(c)においては、ポスト電極22bがリード層1
9bの屈曲部に配置され、ポスト電極22aがリード層
19aの先端部に配置されている。
【0026】図4(a)乃至(c)は本発明の更に他の
実施例を示す図である。図4(a)、(b)において
は、下基板20が上基板22よりも延出するパターニン
グ領域として、下基板20の長手方向の一端部だけでな
く、一方の側部も確保されている。リード層23aは熱
電モジュールの長手方向に一旦延出した後、垂直に屈曲
し下基板20の端縁にそって横方向に進み、更に、コー
ナー部で垂直に屈曲して下基板20の側縁にそって進
む。またリード層23bは上基板22の端縁と上基板2
2の側縁にそってL字形に延びている。
【0027】そして、図4(a)においては、ポスト電
極24a、24bは、リード層23a、23bにおける
熱電モジュールの側縁に沿って延びる部分に配置されて
いる。この場合は、ポスト電極24a、24bを熱電モ
ジュールの長手方向の任意の位置に配置することがで
き、パッケージの電極パッドが熱電モジュールの側縁に
そっていずれの位置に配置されても、これに対応するこ
とができる。
【0028】図4(b)においては、ポスト電極25a
はリード層23aにおける熱電モジュールの側縁に沿っ
て延びる部分の先端部に配置され、ポスト電極25bは
リード層23bにおける上基板22の端縁に沿って延び
る部分の先端部に配置されている。このように、リード
層23a、23bが熱電モジュールの長手方向に延びる
部分を有するから、ポスト電極をパッケージの電極パッ
ドにあわせて任意に配置することができる。
【0029】図4(c)においては、下基板10上に、
その周縁部に上基板22よりも延出するパターニング領
域に1対のリード層26a、26bが形成されている。
リード層26aは下基板20の4辺の縁辺に沿って延び
ており、リード層26bはリード層26aの内側にて下
基板20の4辺の縁辺に沿って延びている。
【0030】このように、図4(c)においては、熱電
モジュールの4辺に沿ってリード層26a、26bが形
成されており、ポスト電極27a、27bを任意の位置
に配置することができる。よって、パッケージ側の電極
パッドがいずれの位置に配置されることになっても、そ
の電極パッドとポスト電極とを常に最短距離でボンディ
ングワイヤにより接続することができる。以上のよう
に、ポスト電極27a、27bは複数の方向に対して、
少なくとも1方向で非対称の位置をとっていればよい。
【0031】図5(a)、(b)は本発明の他の実施例
を示す図である。リード層31a、31bは、Cu層に
より、交差するようにパターン形成されているが、図5
(b)に示すように、リード層31bはリード層31a
と交差する部分でとぎれている。そして、このとぎれた
部分において、リード層31bはリード層31aを非接
触でまたぐ橋部品33により接続されている。この橋部
品33はCu板により成形することができる。橋部品3
3はボンディングの際、接触しないように、ポスト電極
32a、32bより高さを低くするのが望ましい。
【0032】図6(a)、(b)は、本発明の他の実施
例を示す図である。図6(a)においては、図2に示す
熱電モジュールにおいて、ポスト電極40a、40b、
40cを設けたものである。リード層17bには1個の
ポスト電極40cが設けられているが、リード層17a
には2個のポスト電極40a、40bが設けられてい
る。従って、搭載されるパッケージの電極パッドの位置
に応じて、ポスト電極40a又はポスト電極40bのい
ずれかを選択することができる。
【0033】図6(b)においては、各リード層19
a、19bに夫々2個のポスト電極41a、41bとポ
スト電極41c、41dとを設けたものである。本実施
例において、搭載されるパッケージの電極パッドの位置
に応じて、ポスト電極41a、41bのいずれかと、ポ
スト電極41c、41dのいずれかを選択することがで
きる。
【0034】図7(a)、(b)は本発明の他の実施例
を示す図である。図7(a)、(b)においては、リー
ド層50a、50bが帯状ではなく、広い面状に形成さ
れている。従って、ポスト電極51a、51b及びポス
ト電極52a、52bはこの広大なリード層50a、5
0bの任意の位置に接合することができる。ポスト電極
52a、52bの配置が2次元的に自由度が増すので、
パッケージの電極パッドの位置に拘らず、そこから最短
距離となるようにポスト電極52a、52bを配置した
り、位置を微調整することができる。ワイヤ交差防止の
観点から、ポスト電極52a、52bの幅に対してリー
ドの幅が2倍以上とするのが好ましい。
【0035】図8(a)、(b)は、本発明の他の実施
例を示す図である。図8(a)、(b)は、一方のリー
ド層53aが他方のリード層53bよりも広大に形成さ
れており、このリード層53aが、上基板12に覆われ
ていない下基板10のパターニング領域の殆どの領域を
占めている。この場合は、ポスト電極55bはその位置
が制約を受けるが、ポスト電極55aは広大なリード層
53aの任意の位置に設けることができる。例えば、1
対のリード層53a、53bのうち、一方のリード層5
3bの幅はポスト電極54bとほぼ同じ幅とするのに対
し、他方のリード層53aはそれよりも広い幅とするこ
とができる。しかし、他方のリード層53aの幅は下基
板(パターニング領域)の幅一杯に形成することができ
る。この場合は、パッケージの電極パッドがいかなる場
所であっても、一方のポスト電極54bまでの距離を最
短としつつ、他方のポスト電極54aを自在に配置する
ことができる。
【0036】上述の各実施例のように、リード層の任意
の位置にポスト電極を配置するときには、位置決めを容
易とするために、リード層にマーキングを設けておくの
が好ましい。これらのマーキングはリード層のパターン
の周辺又はパターン内部に、スリット、凹部又は切り込
み等の形状としてパターン形成時に設けることができ
る。図9(a)及び(b)乃至図11(a)及び(b)
はマーキングが形成されたリード層を示す模式図であ
る。図9(a)及び(b)は、リード層60、61、6
2、63に正方形の位置合せ用マーキング70、71、
72、73を設けたものである。
【0037】また、図10(a)及び(b)に示すよう
に、マーキング74、75、76、77を、ポスト電極
の位置ずれを防止するために、例えば長方形状にするこ
ともできる。特に、面状のリード層63の場合は、マー
キング77の配置はグリッド状にするのが好ましい。こ
れにより、設計通りの位置にポスト電極を配置すること
ができると共に、ポスト電極の位置ずれを防止すること
ができる。
【0038】また、図11(a)及び(b)に示すよう
に、位置合わせの精度向上のために、リード層60、6
1、62、63とは独立に、位置合わせの画像認識用の
マーキング78、79、80、81を設けてもよい。こ
の場合、マーキング78、79、80、81は、リード
層形成時に別のパターンを同時に形成することで作製で
きる。なお、この位置合わせの画像認識用のマーキング
80、81は、リード層62、63が形成される基板の
余白に形成される。
【0039】
【発明の効果】以上詳述したように、本発明によれば、
下基板上に非対象又は対象のリード層を設けたので、ポ
スト電極を、熱電モジュールが配置されるパッケージの
電極パッドにあわせて任意の位置に配置することがで
き、このため、パッケージの電極パッドの位置に拘わら
ず、容易にワイヤボンディングによりポスト電極と電極
パッドとを接続することができる。よって、接続作業の
自動化も可能となり、製造コストを低減することができ
る。
【図面の簡単な説明】
【図1】 本発明の第1実施例を示し、(a)は平面
図、(b)は側面図、(c)は一部斜視図である。
【図2】 本実施例の変形例を示す平面図である。
【図3】 (a)乃至(c)は本発明の他の実施例を示
す平面図である。
【図4】 (a)乃至(c)は本発明の更に他の実施例
を示す図である。
【図5】 (a)及び(b)は本発明の他の実施例を示
す図である。
【図6】 (a)及び(b)は本発明の他の実施例を示
す図である。
【図7】 (a)及び(b)は本発明の他の実施例を示
す図である。
【図8】 (a)及び(b)は本発明の他の実施例を示
す図である。
【図9】 (a)及び(b)はマーキングが形成された
リード層を示す模式図である。
【図10】 (a)及び(b)はマーキングが形成され
たリード層を示す模式図である。
【図11】 (a)及び(b)はマーキングが形成され
たリード層を示す模式図である。
【図12】 (a)は従来の一般的な熱電モジュールを
示す平面図、図12(b)はその側面図である。
【図13】 (a)はポスト電極を有する従来の熱電モ
ジュールを示す平面図、図13(b)はその側面図であ
る。
【図14】 ポスト電極を有する従来の熱電モジュール
を示す平面図である。
【図15】 (a)及び(b)は電極パッド4と、パッ
ケージの電極パッド7a、7bとをリード線5により接
続する場合を示す平面図である。
【図16】 ポスト電極を有する従来の熱電モジュール
の欠点を説明する図である。
【符号の説明】
10;下基板、 11;熱電素子、 12;上基板、
13、14;メタライズ層、 15a、15b、18
a、18b、20a、20b;ポスト電極、 16a、
16b、17a、17b、19a、19b;リード層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 下基板と、前記下基板に対向する上基板
    と、前記下基板及び上基板の各対向面に形成された複数
    個の下部電極及び上部電極と、前記下部電極と上部電極
    との間に設けられ前記下部電極及び上部電極により直列
    及び/又は並列に接続された複数個の熱電素子と、前記
    下基板上に配置された1対のポスト電極と、前記直列及
    び/又は並列に接続された熱電素子群の両端部の熱電素
    子に接続されると共に前記ポスト電極に接続される非対
    称の1対のリード層とを有することを特徴とする熱電モ
    ジュール。
  2. 【請求項2】 下基板と、前記下基板に対向する上基板
    と、前記下基板及び上基板の各対向面に形成された複数
    個の下部電極及び上部電極と、前記下部電極と上部電極
    との間に設けられ前記下部電極及び上部電極により直列
    及び/又は並列に接続された複数個の熱電素子と、前記
    下基板上に相互に分離して形成され前記直列及び/又は
    並列に接続された熱電素子群の両端部の熱電素子に接続
    された1対の下部電極に接続された1対のリード層と、
    前記各リード層上における前記下基板の辺縁に平行の中
    心軸に対して非対称の位置に配置された1対のポスト電
    極とを有することを特徴とする熱電モジュール。
  3. 【請求項3】 前記リード層及び前記下部電極は、前記
    下基板上に導電膜を形成した後、この導電膜をパターニ
    ングすることにより、同時に形成されていることを特徴
    とする請求項1又は2に記載の熱電モジュール。
  4. 【請求項4】 前記リード層上に予備のポスト電極が配
    置されていることを特徴とする請求項1乃至3のいずれ
    か1項に記載の熱電モジュール。
JP2002107074A 2001-04-10 2002-04-09 熱電モジュール Expired - Fee Related JP3627719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002107074A JP3627719B2 (ja) 2001-04-10 2002-04-09 熱電モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001111859 2001-04-10
JP2001-111859 2001-04-10
JP2002107074A JP3627719B2 (ja) 2001-04-10 2002-04-09 熱電モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004190553A Division JP4086016B2 (ja) 2001-04-10 2004-06-28 熱電モジュール搭載パッケージ

Publications (2)

Publication Number Publication Date
JP2002374008A true JP2002374008A (ja) 2002-12-26
JP3627719B2 JP3627719B2 (ja) 2005-03-09

Family

ID=26613387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002107074A Expired - Fee Related JP3627719B2 (ja) 2001-04-10 2002-04-09 熱電モジュール

Country Status (1)

Country Link
JP (1) JP3627719B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351942A (ja) * 2005-06-17 2006-12-28 Aisin Seiki Co Ltd 熱電変換モジュール及び熱電変換モジュールの製造方法
JP7373353B2 (ja) 2019-10-16 2023-11-02 株式会社Kelk 熱電モジュール、及び熱電モジュール用ポストの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067231A (ja) * 2005-08-31 2007-03-15 Aisin Seiki Co Ltd 熱電モジュール
JP2007317865A (ja) 2006-05-25 2007-12-06 Aisin Seiki Co Ltd 熱電モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351942A (ja) * 2005-06-17 2006-12-28 Aisin Seiki Co Ltd 熱電変換モジュール及び熱電変換モジュールの製造方法
JP7373353B2 (ja) 2019-10-16 2023-11-02 株式会社Kelk 熱電モジュール、及び熱電モジュール用ポストの製造方法

Also Published As

Publication number Publication date
JP3627719B2 (ja) 2005-03-09

Similar Documents

Publication Publication Date Title
JP4068635B2 (ja) 配線基板
JPH11145323A (ja) 半導体装置およびその製造方法
US7977578B2 (en) Tab tape for tape carrier package
TW200938034A (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JP3471270B2 (ja) 半導体装置
KR100461718B1 (ko) 칩 패키지 및 그 제조방법
KR100452818B1 (ko) 칩 패키지 및 그 제조방법
JP3627719B2 (ja) 熱電モジュール
US7009296B1 (en) Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
JP2003197840A (ja) チップパッケージ及びその製造方法
KR100426608B1 (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
JP4086016B2 (ja) 熱電モジュール搭載パッケージ
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
JP3909560B2 (ja) 熱電モジュール
JP4435074B2 (ja) 半導体装置およびその製造方法
WO2020090411A1 (ja) 半導体装置
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
JP2004343146A (ja) 熱電モジュール
JP2004363224A (ja) 半導体チップの接続構造
JPH0547836A (ja) 半導体装置の実装構造
WO2022196123A1 (ja) 半導体装置
KR100608331B1 (ko) 멀티 칩 패키지
JP2024058208A (ja) 半導体装置、センサ及び半導体装置の製造方法
KR100413475B1 (ko) 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지
JP3161203B2 (ja) テープキャリアパッケージ式の半導体実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3627719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees