KR100608331B1 - 멀티 칩 패키지 - Google Patents
멀티 칩 패키지 Download PDFInfo
- Publication number
- KR100608331B1 KR100608331B1 KR1020040030248A KR20040030248A KR100608331B1 KR 100608331 B1 KR100608331 B1 KR 100608331B1 KR 1020040030248 A KR1020040030248 A KR 1020040030248A KR 20040030248 A KR20040030248 A KR 20040030248A KR 100608331 B1 KR100608331 B1 KR 100608331B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- adhesive tape
- copper pattern
- attached
- chip package
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052802 copper Inorganic materials 0.000 claims abstract description 43
- 239000010949 copper Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000002390 adhesive tape Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000853 adhesive Substances 0.000 claims abstract description 12
- 230000001070 adhesive effect Effects 0.000 claims abstract description 12
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 239000010931 gold Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47D—FURNITURE SPECIALLY ADAPTED FOR CHILDREN
- A47D15/00—Accessories for children's furniture, e.g. safety belts or baby-bottle holders
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47D—FURNITURE SPECIALLY ADAPTED FOR CHILDREN
- A47D9/00—Cradles ; Bassinets
- A47D9/02—Cradles ; Bassinets with rocking mechanisms
Landscapes
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Pediatric Medicine (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 전기적으로 안정성이 우수하고 패키지 면적의 증가를 방지할 수 있는 멀티 칩 패키지를 개시한다. 개시된 본 발명의 방법은 본딩패드가 구비되고, 상기 본딩패드 상에 범프가 형성된 다수개의 반도체 칩이 구리패턴을 구비한 접착 테이프의 상부와 하부면에 부착되어 있으며, 상기 칩들이 지그재그 형태로 접혀 스택형의 칩 번들(Chip Bundle)을 구성하며, 상기 칩 번들이 접착제에 의해 금속배선을 구비한 회로기판 상에 부착되고, 상기 접착 테이프의 가장자리 부분에 형성된 구리패턴과 상기 기판의 금속배선이 솔더에 의해 연결되며, 상기 칩 번들을 포함한 회로기판의 상부면이 봉지제에 의해 밀봉되고, 상기 기판의 하부면에 솔더 볼이 부착된 구조로 이루어진 것을 특징으로 한다.
Description
도 1은 종래 적층구조로 이루어진 리드프레임형 멀티 칩 패키지를 나타낸 단면도.
도 2는 종래 적층구조로 이루어진 PCB형 멀티 칩 패키지를 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 스택형 멀티 칩 패키지를 설명하기 위한 단면도.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 반도체 칩을 나타낸 도면.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 접착 테이프를 설명하기 위한 단면도.
도 6은 본 발명의 일실시예에 따른 싱글 칩 본딩을 설명하기 위한 단면도.
도 7은 본 발명의 일실시예에 따른 더블 칩 본딩을 설명하기 위한 단면도.
도 8a 내지 도 8b는 본 발명의 일실시예에 따른 스택형의 칩 번들을 형성하는 과정을 보여주는 도면.
도 9는 본 발명의 일실시예에 따른 칩 번들을 기판에 부착한 상태를 나타내는 도면.
도 10은 본 발명의 다른 실시예에 따른 칩 번들을 기판에 부착한 상태를 나타내는 도면.
도 11은 본 발명의 일실시예에 따라 완성된 멀티 칩 패키지를 보여주는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
42 : 반도체 칩 44 : 접착 테이프
46 : 칩 번들 48 : 접착제
50 : 회로기판 51 : 금속배선
52 : 솔더 54: 봉지제
56 : 솔더 볼
본 발명은 멀티 칩 패키지에 관한 것으로, 보다 상세하게는, 전기적으로 안정성이 우수하고 패키지 면적의 증가를 방지할 수 있는 멀티 칩 패키지에 관한 것이다.
주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔다. 칩 스케일 패키지(Chip Scale Package)는 이러한 예이다.
그러나, 상기한 칩 스케일 패키지는 크기 감소를 통해 살장 가능한 패키지의 수를 증대시킬 수 있지만, 전형적인 반도체 패키지와 마찬가지로, 하나의 반도체 칩이 탑재되기 때문에 그 용량 증대에는 한계가 있고, 그래서, 대용량 시스템의 구 현에 어려움이 있다.
따라서, 패키지의 용량 증대 측면을 고려해서, 하나의 패키지의 2∼3개의 반도체 칩들을 탑재시키는 적층 패키지(Stack Package) 및 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근들어 활발하게 진행되고 있다.
여기서, 상기 멀티 칩 패키지는 서로 다른 기능을 갖는 두 개 이상의 반도체 칩들을 하나의 패키지로 제작한 형태로서, 통상, 여러개의 반도체 칩들을 기판 상에 단순 나열하여 패키징하는 방법, 또는, 두 개 이상의 반도체 칩들을 적층 구조로 쌓아 올려 패키징하는 방법으로 제작된다. 특히, 후자의 방법은 실장 면적을 감소시킬 수 있다는 부가적인 잇점을 갖는다.
도 1은 종래 적층구조로 이루어진 리드프레임형 멀티 칩 패키지를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 상이한 기능을 행상하는 반도체 칩들(10, 20)은 리드프레임(13)의 패들(13a) 상에 접착제(15a, 15b)에 의해 부착되어 있으며, 상기 리드프레임(13)은 패들(13a)과 이 패들(13a)의 양측에 배열되는 다수 개의 인너리드(13b)와 상기 인너리드(13b)에 연장되어 형성된 아웃터리드(13c)로 구성되어 있다. 상기 반도체 칩들((10, 20)과 금속 와이어(17a, 17b) 및 리드프레임의 인너리드(13b)를 외부 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 등과 같은 봉지제(19)로 밀봉한다.
도 2는 종래 적층구조로 이루어진 PCB형 멀티 칩 패키지를 나타낸 단면도이다.
도 2에 도시된 바와 같이, 상이한 기능을 행하는 반도체 칩들(30, 40)이 접착제(35)를 매개로해서 회로패턴(33b)이 구비된 기판(33) 상에 차례로 부착되어 있고, 상기 칩들(30, 40)의 본드패드들(32a, 32b)과 기판(33)의 전극패드들(33a)은 금속 와이어(34)에 의해 전기적으로 연결되어 있다. 그리고, 상기 칩들(30, 40) 및 금속 와이어(34)를 포함한 기판(33)의 상부면은 봉지제(37), 예를들어, 에폭시 몰딩 컴파운드로 봉지되어 있고, 기판(33)의 하부면에는 외부와의 전기적 접속 수단으로서 기능하는 솔더 볼(39)이 부착되어 있다.
그러나, 도 1 및 2에 도시된 바와 같이, 상기와 같은 구조를 갖는 종래 리드프레임형 멀티 칩 패키지 및 PCB형 멀티 칩 패키지는 2개이상의 반도체 칩을 적층할 수 없다. 또한, 리드프레임형 멀티 칩 패키지는 인너리드 피치(Pitch)의 한계로 파인 피치(Fine Pitch)에 대응할 수 없으며, 다이 본딩(Die Bonding)과 와이어 본딩(Wire Bonding)을 교대로 진행해야 하기 때문에 공정시간이 증가되는 단점을 가지고 있다. 그리고, 1차 와이어 본딩까지 진행되면, 미세한 진동 들 물리적 충격에 약하기 때문에 불량이 많이 발생하는 문제점을 가지고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 전기적으로 안정성이 우수하고 패키지 면적의 증가를 방지할 수 있는 멀티 칩 패키지를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 멀티 칩 패키지는, 본딩패드가 구비되고, 상기 본딩패드 상에 범프가 형성된 다수개의 반도체 칩이 구리패턴을 구비한 접착 테이프의 상부와 하부면에 부착되어 있으며, 상기 칩들이 지그재그 형태로 접혀 스택형의 칩 번들(Chip Bundle)을 구성하며, 상기 칩 번들이 접착제에 의해 금속배선을 구비한 회로기판 상에 부착되고, 상기 접착 테이프의 가장자리 부분에 형성된 구리패턴과 상기 기판의 금속배선이 솔더에 의해 연결되며, 상기 칩 번들을 포함한 회로기판의 상부면이 봉지제에 의해 밀봉되고, 상기 기판의 하부면에 솔더 볼이 부착된 구조로 이루어진 것을 특징으로 한다.
여기에서, 상기 접착 테이프는 홀이 형성된 제1절연필름과, 상기 제1절연필름 상에 형성된 구리 패턴과, 상기 홀이 형성되어 있으며, 상기 구리 패턴과 부착되는 제2절연필름으로 구성되는 것을 특징으로 한다.
상기 제 1 및 제2 절연필름은 폴리미드(Polymide) 계열의 물질인 것을 특징으로 한다.
상기 제1절연필름은 제1절연필름의 후면에 형성된 홀이 액상의 유기물로 막아진 것을 특징으로 한다.
상기 구리 패턴은 약 20㎛의 두께로 형성하는 것을 특징으로 한다.
상기 접착 테이프와 하나의 반도체 칩을 연결하는 경우에는 아이론(Iron)을 사용하여 상기 접착 테이프의 구리패턴과 상기 칩의 범프를 연결하는 것을 특징으로 한다.
상기 접착 테이프와 하나 이상의 반도체 칩을 연결하는 경우에는 상기 접착 테이프의 구리패턴을 중심으로 범프가 형성된 칩을 대칭으로 놓고 온도, 진동 및 힘을 사용하여 한번에 연결하는 것을 특징으로 한다.
상기 접착 테이프의 가장자리 부분에 형성된 구리 패턴과 상기 기판의 금속배선이 일치하지 않는 경우에는 금 와이어를 사용하여 상기 접착 테이프의 가장자리 부분에 형성된 구리 패턴과 상기 기판의 금속배선을 전기적으로 연결하는 것을 특징으로 한다.
상기 칩 번들은 상기 구리패턴이 구비한 접착 테이프의 상부면과 하부면에 이격해서 다수 개의 칩이 부착되어 있고, 상기 칩의 하부면에 교대로 접착제가 도포되어 있으며, 상기 접착제가 도포된 반도체 칩들을 지그재그 형태로 접은 스택형태로 구성한 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 스택형 멀티 칩 패키지를 설명하기 위한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 멀티 칩 패키지(40)는 상기 본딩패드가 구비되고, 상기 본딩패드 상에 범프가 형성된 다수개의 반도체 칩(42)이 구리패턴을 구비한 접착 테이프(44)의 상부와 하부면에 부착되어 있으며, 상기 칩(42)들이 지그재그 형태로 접혀 스택형의 칩 번들(Chip Bundle : 46)을 구성하며, 상기 칩 번들(46)이 접착제(48)에 의해 금속배선(51)을 구비한 회로기판(50) 상에 부착되어 있다. 또한, 상기 접착 테이프(44)의 가장자리 부분에 형성된 구리패턴과 상기 기 판의 금속배선(51)이 솔더(52)에 의해 연결되며, 상기 칩 번들(46)을 포함한 회로기판(50)의 상부면이 봉지제(54)에 의해 밀봉되고, 상기 기판(50)의 하부면에 솔더 볼(56)이 부착된 구조로 이루어진다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 반도체 칩을 나타낸 도면이다.
도 4a에 도시된 바와 같이, 상기 반도체 칩(42) 상에 본딩패드(110)가 형성되며, 상기 칩(42)의 본딩패드(110)는 그 기능에 따라 에지패드형(Edge Pad Type) 또는 센터패드형(Center Pad Type)으로 형성될 수 있다.
또한, 도 4b에 도시된 바와 같이, 상기 칩 상(42)에 범프를 형성하기 어려울 정도 파인 피치가 배열되어 있는 경우에는 웨이퍼 레벨 패키지에서와 같이 패드 재배열을 통해 범프가 형성되기 쉽도록 패드를 배열할 수 있다.
도 4c에 도시된 바와 같이, 상기 칩(42)의 본딩패드(110) 상에 스크린 프린트(Screen Print) 및 스퍼터링을 통해 범프(112)를 형성한다. 이때, 상기 범프(112)는 솔더(Solder) 또는 금(Au) 형성할 수 있으나, 금은 신뢰성 및 전기적 성질이 우수한 반면에, 솔더는 비용이 저렴하다. 또한, 금은 와이어 본딩 공정을 사용하여 금 볼(Ball)만 남기는 형태로도 범프(112) 생성이 가능하며, 공정이 단순하고 범프의 강도가 큰 장점을 가진다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 접착 테이프를 설명하기 위한 단면도이다.
도 5a에 도시된 바와 같이, 먼저, 폴리미드(Polymide) 계열의 열적 내구성이 우수한 제1절연필름(120)에 본딩패드 영역이 노출되도록 범프(112) 크기의 1.5배의 홀(122)을 형성한다.
도 5b에 도시된 바와 같이, 상기 제1절연필름(120) 상에 약 20㎛의 두께의 구리막(124)을 형성한다. 이어서, 상기 구리막(124) 표면의 산화막과 이물질 제거 및 표면 조도의 향상을 위해 화학물질을 사용하여 구리막 표면에 연마공정을 진행한다.
도 5c에 도시된 바와 같이, 상기 구리막(124)에서 필요한 영역만을 식각하기 위해 구리막(124) 상에 감광막 패턴(126)을 형성한 후에 노광 공정읕 통해 패턴부와 비패턴부로 분리하고, 계속해서 현상 공정을 통해 감광막 패턴(126)을 제거한다.
도 5d에 도시된 바와 같이, 상기 제1절연필름(120) 뒷면에 형성된 홀(122)에 액상의 유기물을 사용하여 후속의 식각 공정에서 염화철이 투입되지 못하도록 막아준다. 그 다음, 상기 구리막(124)을 패터닝 하기 위해 상기 구리막(124)에 염화철을 사용하여 필요없는 영역을 부식시켜 제거한 후에 잔류된 감광막 패턴(126)을 제거한다. 이어서, 상기 구리막의 산화 방지 및 외부 단자와의 접합성을 위해 구리막 상에 도금 공정을 진행한다. 이때, 구리막 상에 금, 니켈(Ni)/금 및 주석(Sn) 등을 형성할 수 있다.
도 5e에 도시된 바와 같이, 상기 홀이 형성된 제2절연필름(130)을 제1절연필름(120)과 대칭되도록 부착한다. 이때, 상기 칩과 접착 테이프간의 접합 강도를 높이기 위해 접착성의 막이 형성되어 있는 접착 테이프를 사용할 수 있다.
도 6은 본 발명의 일실시예에 따른 싱글 칩 본딩을 설명하기 위한 단면도이다.
도 6에 도시된 바와 같이, 상기 싱글 칩 본딩(Single Chip Bonding)인 경우에는 본딩 아이론(Iron)을 사용하여 상기 제1절연필름(120) 및 제2절연필름(130) 사이에 노출된 구리패턴(124)과 상기 칩(42)의 하면에 형성된 상기 범프(112)를 연결한다. 여기에서, 약 200℃의 온도에서 진동과 힘을 사용하여 상기 구리리드와 상기 범프의 접합 강도를 높인다.
도 7은 본 발명의 일실시예에 따른 더블 칩 본딩을 설명하기 위한 단면도이다.
도 7에 도시된 바와 같이, 두 개의 칩을 연결하는 더블 칩 본딩(Double Chip Bonding)인 경우에는 상부 반도체 칩(62)은 진공 히터 블록(Vaccum Heater Block)으로 칩을 잡고, 본딩 아이론(Iron)을 사용하여 상부 반도체 칩(62)의 하면에 형성된 범프(132)와 제2절연필름(130)간에 노출된 구리패턴(124) 및 하부 반도체 칩(42)의 하면에 형성된 범프(112)와 제1절연필름(120)간에 노출된 구리패턴(124)를 각각 연결한다. 여기에서, 상기 칩(42, 62)의 범프(112, 132)가 솔더(Solder)로 형성된 경우에는 약 200℃ 온도에서 녹은 상태로 본딩되기 때문에 진동과 힘을 가할 필요가 없으며, 솔더의 자동 정렬(Align) 특성을 이용하여 상기 제1 및 제2 절연필름(120, 130)의 구리패턴(124)과 칩의 범프(112, 132)를 용이하게 연결할 수 있다.
또한, 접착성의 막이 형성되어 있는 접착 테이프를 사용하여 더블 칩 본딩을 실시하는 경우에는 상기 제1절연필름(120) 및 제2절연필름(130)의 구리패턴(124)과 칩에 형성된 범프(112, 132)가 연결되면서 동시에 상기 상부 및 하부의 칩(62, 42)과 제1절연필름(120) 및 제2절연필름(130)이 부착되어 상기 상부 및 하부의 칩(62. 42)과 상기 제1절연필름(120) 및 제2절연필름(130)의 계면을 보다 안정적으로 만든다.
도 8a 내지 도 8b는 본 발명의 일실시예에 따른 스택형의 칩 번들을 형성하는 과정을 보여주는 도면이다.
도 8a에 도시된 바와 같이, 상기 다수 개의 반도체 칩(42, 62)이 접착 테이프(44)의 상부면과 하부면에 부착되어 있으며, 스택형 칩 번들(Chip Bundle)을 형성하기 위해 상기 접착 테이프(44)의 상부면과 하부면에 부착되어 있는 칩(42, 62) 후면에 본드 툴(Bond Tool)을 사용하여 에폭시 접착제(48)를 지그재그 형태로 도포한다.
도 8b에 도시된 바와 같이, 상기 접착 테이프(44)의 상부면과 하부면에 부착된 반도체 칩(42, 62)들이 지그재그 형태로 접혀 스택형의 칩 번들(Chip Bundle : 46)을 형성한다.
도 9는 본 발명의 일실시예에 따른 칩 번들을 기판에 부착한 상태를 나타내는 도면이다.
도 9에 도시된 바와 같이, 상기 칩 번들(46)을 기판(50)에 부착하기 위해서 기판(50)의 상부면에 접착제(48)를 도포한 후에 상기 칩 번들(46)의 하부면인 절연필름과 기판(50)을 부착한다. 그 다음, 상기 칩 번들(46)의 가장자리(Edge) 부분의 구리패턴(124)과 상기 기판(50)의 금속배선(51)을 솔더(Sholder)를 사용하여 연결한다.
도 10은 본 발명의 다른 실시예에 따른 칩 번들을 기판에 부착한 상태를 나타내는 도면이다.
도 10에 도시된 바와 같이, 상기 칩 번들(46)의 가장자리 부분의 구리 패턴(124)과 상기 기판(50)의 금속배선(51)이 일치하지 않는 경우에는 일반적인 와이어 본딩(Wire Bonding) 공정을 통해 상기 칩 번들(46)의 가장자리 부분의 구리패턴(124)과 기판(50)의 금속배선(51)을 금 와이어(53)로 연결할 수 있다.
도 11은 본 발명의 일실시예에 따라 완성된 멀티 칩 패키지를 보여주는 단면도이다.
도 11에 도시된 바와 같이, 상기 칩 번들(46)을 포함한 기판(50)의 상부면을 외부 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 등과 같은 봉지제(54)로 밀봉한다. 그 다음, 상기 기판(50)의 하부면에는 외부와의 전기적 접속 수단으로서 기능하는 솔더 볼(56)을 부착하여 본 발명의 멀티 칩 반도체 패키지(40)를 형성한다.
전술한 바와 같이, 본 발명의 멀티 칩 패키지는 복수 개의 반도체 칩이 스택형으로 형성된 칩 번들을 기판 상에 부착함으로써 동일실장 면적에 초대용량의 반도체 패키지를 구현할 수 있다. 예를 들면, 반도체 칩의 두께가 100㎛, 절연필름 및 구리리드를 포함한 접착 테이프의 두께가 100㎛, 봉지제의 두께가 10㎛ 정도이며, 10 ×10㎜인 패키지에 약 40개의 반도체 칩을 탑재할 수 있어 같은 실장 면적 에 약 40∼50배의 초대용량화가 가능하다.
또한, 본 발명의 멀티 칩 패키지는 상기 칩 번들을 구성하는 접착 테이프를 변형하여 다양한 형태의 칩 번들을 형성할 수 있다.
상기와 같이, 본 발명에서는 같은 크기를 갖는 반도체 칩을 사용하여 멀티 칩 패키지를 형성하였으나, 다른 크기의 반도체 칩들을 사용하여 멀티 칩 패키지를 형성할 수 있다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서 설명한 바와 같이, 본 발명은 전술한 바와 같이, 본 발명의 멀티 칩 패키지는 복수 개의 반도체 칩이 스택형으로 형성된 칩 번들을 기판 상에 부착함으로써 동일실장 면적에 초대용량의 반도체 패키지를 구현할 수 있다.
또한, 본 발명은 칩 번들을 구성하는 접착 테이프를 변형하여 다양한 형태의 칩 번들을 형성할 수 있다.
Claims (9)
- 본딩패드가 구비되고, 상기 본딩패드 상에 범프가 형성된 다수개의 반도체 칩이 구리패턴을 구비한 접착 테이프의 상부와 하부면에 부착되어 있으며, 상기 칩들이 지그재그 형태로 접혀 스택형의 칩 번들(Chip Bundle)을 구성하며, 상기 칩 번들이 접착제에 의해 금속배선을 구비한 회로기판 상에 부착되고, 상기 접착 테이프의 가장자리 부분에 형성된 구리패턴과 상기 기판의 금속배선이 솔더에 의해 연결되며, 상기 칩 번들을 포함한 회로기판의 상부면이 봉지제에 의해 밀봉되고, 상기 기판의 하부면에 솔더 볼이 부착된 구조로 이루어진 것을 특징으로 하는 멀티 칩 패키지.
- 제 1 항에 있어서, 상기 접착 테이프는 홀이 형성된 제1절연필름과, 상기 제1절연필름 상에 형성된 구리 패턴과, 상기 홀이 형성되어 있으며, 상기 구리 패턴과 부착되는 제2절연필름으로 구성되는 것을 특징으로 하는 멀티 칩 패키지.
- 제 2 항에 있어서, 상기 제 1 및 제2 절연필름은 폴리미드(Polymide) 계열의 물질인 것을 특징으로 하는 멀티 칩 패키지.
- 제 2 항에 있어서, 상기 제1절연필름은 제1절연필름의 후면에 형성된 홀이 액상의 유기물로 막아진 것을 특징으로 하는 멀티 칩 패키지.
- 제 2 항에 있어서, 상기 구리 패턴은 20㎛의 두께로 형성하는 것을 특징으로 하는 멀티 칩 패키지.
- 제 1 항에 있어서, 상기 접착 테이프와 하나의 반도체 칩을 연결하는 경우에는 아이론(Iron)을 사용하여 상기 접착 테이프의 구리패턴과 상기 칩의 범프를 연결하는 것을 특징으로 하는 멀티 칩 패키지.
- 제 1 항에 있어서, 상기 접착 테이프와 하나 이상의 반도체 칩을 연결하는 경우에는 상기 접착 테이프의 구리패턴을 중심으로 범프가 형성된 칩을 대칭으로 놓고 온도, 진동 및 힘을 사용하여 한번에 연결하는 것을 특징으로 하는 멀티 칩 패키지.
- 제 1 항에 있어서, 상기 접착 테이프의 가장자리 부분에 형성된 구리 패턴과 상기 기판의 금속배선이 일치하지 않는 경우에는 금 와이어를 사용하여 상기 접착 테이프의 가장자리 부분에 형성된 구리 패턴과 상기 기판의 금속배선을 전기적으로 연결하는 것을 특징으로 하는 멀티 칩 패키지.
- 제 1 항에 있어서, 상기 칩 번들은상기 구리패턴이 구비한 접착 테이프의 상부면과 하부면에 이격해서 다수 개 의 칩이 부착되어 있고, 상기 칩의 하부면에 교대로 접착제가 도포되어 있으며, 상기 접착제가 도포된 반도체 칩들을 지그재그 형태로 접은 스택형태로 구성한 것을 특징으로 하는 멀티 칩 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030248A KR100608331B1 (ko) | 2004-04-29 | 2004-04-29 | 멀티 칩 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030248A KR100608331B1 (ko) | 2004-04-29 | 2004-04-29 | 멀티 칩 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050104832A KR20050104832A (ko) | 2005-11-03 |
| KR100608331B1 true KR100608331B1 (ko) | 2006-08-08 |
Family
ID=37282296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040030248A KR100608331B1 (ko) | 2004-04-29 | 2004-04-29 | 멀티 칩 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100608331B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101538542B1 (ko) * | 2013-07-16 | 2015-07-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조방법 |
-
2004
- 2004-04-29 KR KR1020040030248A patent/KR100608331B1/ko active IP Right Grant
Non-Patent Citations (1)
| Title |
|---|
| 없음 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050104832A (ko) | 2005-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7245008B2 (en) | Ball grid array package, stacked semiconductor package and method for manufacturing the same | |
| US6876074B2 (en) | Stack package using flexible double wiring substrate | |
| KR100828956B1 (ko) | Ｕｓｂ 메모리 패키지 및 그 제조 방법 | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US7986032B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| US6392291B1 (en) | Semiconductor component having selected terminal contacts with multiple electrical paths | |
| US7226814B2 (en) | Semiconductor package device and method for fabricating the same | |
| JP2001250836A (ja) | 半導体装置およびその製造方法 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| US20020093093A1 (en) | Semiconductor package with stacked dies | |
| US20070166882A1 (en) | Methods for fabricating chip-scale packages having carrier bonds | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| KR100426608B1 (ko) | 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 | |
| KR100608331B1 (ko) | 멀티 칩 패키지 | |
| JP2005183868A (ja) | 半導体装置およびその実装構造 | |
| JP3417292B2 (ja) | 半導体装置 | |
| US20070197030A1 (en) | Center pad type ic chip with jumpers, method of processing the same and multi chip package | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP2005116566A (ja) | 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法 | |
| JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
| JP2000299399A (ja) | 半導体装置 | |
| JPH10340923A (ja) | 半導体装置の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 14 |