JPH0548359U

JPH0548359U - 半導体装置

Info

Publication number: JPH0548359U
Application number: JP098292U
Authority: JP
Inventors: 裕二北村
Original assignee: 三洋電機株式会社
Priority date: 1991-11-28
Filing date: 1991-11-28
Publication date: 1993-06-25

Abstract

(57)【要約】【目的】２つのチップを対面接着することにより、高
密度実装に適した半導体装置を提供すること。【構成】パッドの位置関係がミラー関係となっている
２つの半導体チップＡ（１），Ｂ（２）をバンプ電極
（６）を用いてリード（３）を挾みこむ様に対面接着す
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、半導体装置に関し、特に半導体メモリーカードに適用して有効な高密度実装の半導体装置に関するものである。

【０００２】

【従来の技術】

近年コンピュータ等の電子機器の小型化、ポータブル化が進み、電子部品の実装密度の更なる向上が要求されている。このような要求に答えるべく、半導体装置のパッケージ技術も年々改良され、現在ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）と呼ばれるパッケージ技術を採用したＰＴＰ（ＰａｐｅｒＴｈｉｎＰａｃｋａｇｅ）が出現してきた。ＰＴＰはパッケージ厚約０．５ｍｍという超薄形パッケージである。

【０００３】次にそのＰＴＰを図面に従って説明する。図８は前記ＰＴＰの断面図である。この図において、（１２）は半導体メモリチップ、（１３）はリード、（１４）は前記半導体メモリチップとリードを接続するバンプ電極、（１５）はそれらをモールドする樹脂を示す。ところで、最近のポータブル型のコンピュータは、プログラム等の記憶手段として多数の半導体メモリが搭載されたメモリカードを採用しているものが多くなり、このメモリカードの記憶容量の増大と共に小型化が考えられている。

【０００４】従来のメモリカードの構造は図９に示すように、両面に配線の形成された一枚のプリント基板（１７）上の両面に半導体メモリ（１６）のリードを半田付によって固着し、これらプリント基板（１７）及び半導体メモリ（１６）をメモリカード外装（１８）に収納したものであった。ここで使用される半導体メモリ（１６）はリードフレームとメモリチップをワイヤボンディングで接続し、樹脂モールドした従来のパッケージ技術を利用した半導体装置である。また、従来のリードフレームを利用したパッケージ技術も改良され、ＴＳＯＰ（ＴｈｉｎＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）と呼ばれる厚さ１．０ｍｍ程度の小型で薄型の半導体パッケージがあるが、それでもメモリカードの記憶容量増大の要求には十分応じられなかった。

【０００５】そこで図８で説明したＴＡＢ技術を利用して作られたＰＴＰの超薄形パッケージを採用することが考えられた。その構造は、図１０に示す様に両面に配線の形成された２枚のプリント基板（２０）上の両面に半導体メモリ（１９）のリードを図９と同様に半田付によって固着し、これら２枚のプリント基板（２０）及び半導体メモリ（１９）をメモリカード外装（２１）に収納したものである。前記のごとく、ＰＴＰの超薄形パッケージを使用している為、従来のＴＳＯＰに比べ半導体メモリのパッケージ厚が約半分となっている。又プリント基板（２０）の厚さも図９のプリント基板（１７）の半分になっており、従って、ＰＴＰをメモリカードに利用することにより従来のＴＳＯＰ搭載のメモリカード外装の厚さを変えることなく、２倍の記憶容量のメモリカードを構成することができる。

【０００６】

【考案が解決しようとする課題】

しかしながら図１０のプリント基板２枚分の半導体装置を搭載したメモリカードの場合、プリント基板（２０）の数が図９のＴＳＯＰ搭載のメモリカードの２倍となっている為、大容量化は、可能となるが必然的にプリント基板（２０）の厚みが薄くなり、基板強度も弱くなってしまう。又、プリント基板（２０）が薄くなると、基板の多層配線がしにくい等の問題点も生ずる。更にメモリカード内のプリント基板（２０）が複数になると、メモリカードと外部接点となるコネクタも上記プリント基板（２０）の数だけ必要となるという問題点も生ずることとなる。

【０００７】そこで、本考案は、上記問題点に起因して創作されたものであり、大容量のメモリカードに搭載されるのに適した記憶容量の大きいメモリ半導体装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】

本考案に係る半導体集積回路装置は、２つの半導体メモリチップをそのパッド形成面を互いに対向して配置し、該２つの半導体チップに挾まれ前記半導体チップの一方あるいは両方のパッドと固着されたリード部材とを１つの封止樹脂によりモールドしたものである。

【０００９】

【作用】

本考案によれば、リードを挾んで２つの半導体メモリチップを密着できるため、従来のＴＡＢ技術を利用して一つのパッケージ内に２つのチップが収納可能となり、更に、パッケージの外形も従来のものとほとんど変わりなく製造することが可能となる。従ってパッケージ当りのメモリ容量が増大するため、従来のメモリカードと同一構成に形成してもメモリカードの記憶容量を２倍にすることができ、メモリカードに最適な半導体装置が提供できる。

【００１０】

【実施例】

次に本考案の詳細を図面に従って具体的に説明する。図１は本考案の一実施例を示すもので、ＴＡＢ技術を利用し、フレキシブル絶縁フィルム上に形成したリード部材を２つの半導体メモリチップで挾む様に固着させた状態を示す。このとき２つの半導体メモリチップは、パッド形成面が互いに対向して配置されている。図２はその断面図を示す。図１および図２において、リード部材（３）はフィルム（５）に形成した孔、即ちインナーリードウィンドウ（４）に延在する様に形成され、２つの半導体メモリチップ（１）（２）は、インナーリードウィンドウ（４）内のリード部材（３）を挾む様に配置される。更に製造方法を具体的に説明すると、半導体メモリチップ（１）（２）のパッド部分にバンプ電極（６）なる半田の塊を形成し、一方の半導体メモリチップ（１）（２）とインナーリードウィンドウ（４）内のリード部材（３）を半導体メモリチップ（１）（２）上のバンプ電極（６）とリードの先端が一致するように位置合わせし、次に半導体メモリチップ（１）（２）どうしを位置合わせする。

【００１１】半導体メモリチップ（１）（２）どうしの位置合わせにおいて例えば半導体メモリチップＡ（１）表面のあるパッドとあるパッドの間に位置合わせ用の低抗を形成し、そして該チップ表面の対角線上のパッド２つにも同じ様に低抗を形成する。半導体メモリチップＢ（２）についても半導体メモリチップＡ（１）と同様に低抗を２つ形成する。但し半導体メモリチップＢ（２）については半導体メモリチップＡ（１）と表面を向かい合わせた時前記位置合わせ用の低抗も同じ位置に向かい合う様に形成しなければならない。前記半導体メモリチップ（１）（２）２つでリード部材を挾んだ状態にし、前記抵抗を挾んだパッドから延在しているリードより前記抵抗値を測定する。抵抗値が一番小さくなった時が位置合わせが完了した時である。

【００１２】以上が半導体メモリチップ（１）（２）の位置合わせ方法の一例であるが、別の方法として、半導体メモリチップ（１）（２）の４つ又は対角線の２つの角に小穴を開け、半導体メモリチップＡ（１）とリード（３）との位置合わせ終了後、半導体チップＢ（２）をリード部材（３）を挾む様に配置したとき半導体チップＡ（１）の上方から光を垂直に小穴にあてる。半導体チップＢ（２）の下には光センサを用意しておき４本、又は対角線の２本の光が半導体メモリチップＡ・Ｂ（１）（２）を両方共貫いた（光センサが反応した）場合、２つの半導体メモリチップＡ・Ｂ（１）（２）の位置合わせが完了する。これらの位置合わせ方法としては、上記２例に限られるものではなく、他にも様々な方法が考えられる。

【００１３】このように位置合わせを行った後、半導体メモリチップＡ・Ｂ（１）（２）とリード部材（３）を接続する。接続方法として例えば、インナーリードウィンドウ（４）外のリード部材（３）に円又は四角状の加熱器を装着し、該加熱器によりリードを加熱し半導体メモリチップＡ・Ｂ（１）（２）のパッド部分に予め設けてあったバンプ電極（６）を融解させ、リード部材（３）と接続させる。以上により半導体メモリチップ（１）（２）とリード部材との接続が終了する。その後、これら半導体メモリチップ（１）（２）とリード（３）とを樹脂モールドすることにより、図３に示される半導体メモリが得られる。

【００１４】図３の半導体メモリを利用することにより、従来例でとりあげた２枚のプリント基板を搭載したメモリカード図１０と同一の記憶容量のメモリカードをプリント基板１枚で製造することが可能となる。図４と図５は、図１及び図２に使用される半導体メモリチップ（１）（２）の平面図である。図４及び図５においてメモリチップ（１）（２）は各々アドレス入力用パッド（８）とチップのイネーブル信号ＣＥあるいはＯＥ等の制御パッド（１０）を有する。このメモリチップ（１）と（２）において、制御パッド（１０）を除く全てのパッドは互いに線対称に配置され該メモリチップ（１）（２）を図２のごとくリード部材（３）を挾み、重ねた場合互いに同一のリードに接続される様に形成されている。制御パッド（１０）はメモリチップ（１）（２）を個別に制御する信号の入力パッドであるため、同一のリードに接続することのない様、上記各パッドとは異なり、互いに非対称に配置され、異なったリードに各々接続されるようになっている。

【００１５】図４、図５において、制御パッド（１０）以外の全てのパッドについては上記のごとくリード部材（３）に接続する際、例えば、パッド（９）とパッド（９ａ）は同一のリードに接続される為、必然的に該リードはパッドのバンプ電極（６）に圧着接続される構成となっている。しかしながら、上記理由により制御用パッド（１０）については線対称となるパッドが存在しないので上記制御パッド（１０）以外の各パッドの様にリードを２つのバンプで圧着することができない。従ってリードを加熱してバンプとリードを接続する際の接続力は、他の各パッドの接続力に比べ弱くなり確実に接続できない場合が考えられ、それにより、不良の原因ともなり得る。

【００１６】そこで、図６、図７の様に半導体メモリチップ（１）あるいは（２）の制御パッド（１０）に線対称となる半導体メモリチップ（１）あるいは（２）上の位置に、ダミーパッド（１１）を形成する。これにより、リード（３）を半導体メモリチップ（１）（２）で挾んだ場合、制御パッド（１０）のバンプとダミーパッド（１１）のバンプはそれぞれ他のパッドと同様、リード部材（３）を両面から圧着することになる。従って加熱熔融によってリードとパッドを接続したときの接続が他のパッドと同様に確実になる。

【００１７】

【考案の効果】

以上説明した通り、本考案によれば、２つの半導体メモリチップを１つのパッケージに封止することができるので、半導体メモリ１個当りの記憶容量を２倍にすることができる。またパッケージの大きさも、従来とほとんど変わりなく、形成できるので図に示されたプリント基板１枚で構成するメモリカードに最適な半導体メモリが得られるものである。

【図面の簡単な説明】

【図１】本考案の実施例を示す平面図である。

【図２】本考案の実施例を示す断面図である。

【図３】本考案を取り入れた半導体装置の断面図であ
る。

【図４】本考案に使用される半導体メモリチップの平面
図である。

【図５】本考案に使用される半導体メモリチップの平面
図である。

【図６】本考案に使用される半導体メモリチップの平面
図である。

【図７】本考案に使用される半導体メモリチップの平面
図である。

【図８】従来例を示す半導体装置の断面図である。

【図９】従来のメモリカードを示す断面図である。

【図１０】従来のメモリカードを示す断面図である。

Claims

【実用新案登録請求の範囲】

【請求項１】パッドの形成面が互いに対向されて配置
された２つの半導体チップと該２つの半導体チップに挾
まれ、前記半導体チップの一方あるいは両方のパッドと
固着されたリード部材と、前記２つの半導体チップを封
止する封止樹脂とから構成される半導体装置。
【請求項２】前記リード部材は、フレキシブル絶縁フ
ィルム上に形成され、前記フィルムに形成された孔に延
在する導体から形成されることを特徴とする請求項１記
載の半導体装置。
【請求項３】前記２つの半導体チップの複数のパッド
は互いに線対称に配置されることを特徴とする請求項１
記載の半導体装置。
【請求項４】前記２つの半導体チップは、半導体メモ
リチップであり、アドレス入力パッド及びデータ入出力
パッドが互いに線対称に配置され、制御用信号入力パッ
ドは互いに非対称に配置されることを特徴とする請求項
３記載の半導体装置。