JP2002289748A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JP2002289748A
JP2002289748A JP2001088137A JP2001088137A JP2002289748A JP 2002289748 A JP2002289748 A JP 2002289748A JP 2001088137 A JP2001088137 A JP 2001088137A JP 2001088137 A JP2001088137 A JP 2001088137A JP 2002289748 A JP2002289748 A JP 2002289748A
Authority
JP
Japan
Prior art keywords
electronic component
frame
insulating substrate
wiring conductor
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001088137A
Other languages
English (en)
Other versions
JP4587587B2 (ja
Inventor
Shuichi Fukutome
修一 福留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001088137A priority Critical patent/JP4587587B2/ja
Publication of JP2002289748A publication Critical patent/JP2002289748A/ja
Application granted granted Critical
Publication of JP4587587B2 publication Critical patent/JP4587587B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 配線導体と枠体の内周縁との位置ずれの方向
と量を容易に確認できるようにすることで、絶縁基板上
面の外周部に設けられた枠体の位置ずれを防ぎ、配線導
体の所定の位置にボンディングワイヤを接続できるよう
にすること。 【解決手段】 枠体5の角部に枠体5上面から絶縁基板
1の途中までを切り欠いた切欠き部9が形成されてお
り、切欠き部9の底面に内層導体層6の一部が露出して
いることから、枠体5の外周縁の切欠き部9とその底面
に露出した内層導体層6の一部との位置ずれを目視で確
認することで、これらから得られた位置ずれの方向と量
を基に配線導体4と枠体5の内周縁とを高精度に位置合
わせすることを可能とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子や圧電
振動子等の電子部品を搭載するための電子部品搭載用基
板に関する。
【0002】
【従来の技術】従来、半導体素子や圧電振動子等の電子
部品を搭載するための電子部品搭載用基板は、例えばア
ルミナセラミックス等の電気絶縁材料から成る略四角形
の絶縁基板の上面の中央部に、電子部品が搭載される載
置部および電子部品の各電極が電気的に接続される複数
の配線導体を被着させるとともに、この絶縁基板の下面
に電子部品の電極を外部電気回路基板に電気的に接続す
るための電極パッドを被着形成して成る。なお、配線導
体と電極パッドとは、絶縁基板を貫通する貫通導体によ
り互いに電気的に接続されており、これらの配線導体、
電極パッドおよび貫通導体は、例えばタングステン
(W)やモリブデン(Mo)等の高融点金属のメタライ
ズ導体から形成されている。
【0003】そして、このような電子部品搭載用基板
は、絶縁基板上面の載置部に電子部品を搭載するととも
に電子部品の電極を配線導体にボンディングワイヤや導
体バンプ等を介して電気的に接続した後、電子部品およ
び複数の配線導体を取り囲むように絶縁基板の外周部に
設けられている枠体の上面に、金属やガラス等から成る
蓋体を樹脂製封止材等の封止材を介して接合させること
により、内部に電子部品を気密に封止した製品としての
電子部品装置となる。それから、この電子部品装置の電
極パッドを外部電気回路基板に半田を介して接続するこ
とによって、電子部品装置が外部電気回路基板に実装さ
れるとともに電子部品の電極が外部電気回路基板に電気
的に接続されることとなる。
【0004】なお、電子部品搭載用基板の枠体に蓋体を
接合する際には、枠体の内周縁および外周縁の位置を画
像認識装置で認識するとともに、そのデータを基に蓋体
を枠体上面の所定位置に位置合わせして載置し、その状
態で接合する方法が採用されている。
【0005】また、このような電子部品搭載用基板の絶
縁基板および枠体は、セラミックグリーンシートから製
作され、具体的には、セラミックグリーンシートに適当
な打ち抜き加工を施し、セラミックグリーンシートの上
下面および貫通孔内に配線導体、電極パッドおよび貫通
導体用のメタライズペーストを印刷塗布および充填し、
これらを高温で焼成することによって製作されている。
【0006】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子や圧電振動子等の電子部品を搭載する電子部
品搭載用基板においては、電子部品の高密度、高集積化
が急激に進み、電極数も大幅に増大している。それに伴
って、電子部品搭載用基板の薄型化、小型化の要求は益
々強くなっており、その結果電子部品、その電極と電気
的に接続する配線導体、および電気的接続手段であるボ
ンディングワイヤ等を気密に封止する内部空間も狭くな
ってきている。
【0007】そのため、絶縁基板上面のボンディングワ
イヤに接続される配線導体も絶縁基板上面の外周部に設
けられた枠体の内周縁に沿って形成されており、枠体の
位置がずれると配線導体上に枠体が覆い被さり、ボンデ
ィングワイヤの接続面積が狭くなっていた。その結果、
所定の位置にワイヤボンディングできなくなり、ボンデ
ィングワイヤの接続強度が弱くなってボンディングワイ
ヤが外れるといった問題が発生していた。従って、電子
部品の電極を外部電気回路基板へ正確に電気的に接続が
できないという問題点を有していた。
【0008】従って、本発明はかかる従来の問題点に鑑
み完成されたものであり、その目的は、配線導体と枠体
の内周縁との位置ずれの方向を容易に確認できるととも
に位置ずれの量を容易に確認できるようにすることで、
絶縁基板上面の外周部に設けられた枠体の位置ずれを防
ぎ、その結果配線導体の所定の位置にボンディングワイ
ヤを接続できるようにして電子部品の電極を外部電気回
路基板へ正確に電気的に接続ができるものとすることに
ある。
【0009】
【課題を解決するための手段】本発明の電子部品搭載用
基板は、複数の絶縁層が積層されて成る略四角形の絶縁
基板の上面に、電子部品の載置部および前記電子部品の
電極に接続される配線導体が形成されるとともに外周部
に前記載置部を取り囲むように枠体が設けられ、下面に
貫通導体を介して前記配線導体に電気的に接続された電
極パッドが設けられ、かつ前記絶縁基板の内部に該内部
の角部に一部が延びている内層導体層が形成された電子
部品搭載用基板であって、前記枠体の角部に前記枠体上
面から前記絶縁基板の途中までを切り欠いた切欠き部が
形成されており、該切欠き部の底面に前記内層導体層の
一部が露出していることを特徴とする。
【0010】本発明の電子部品搭載用基板によれば、枠
体の角部に枠体上面から絶縁基板の途中までを切り欠い
た切欠き部が形成されており、その切欠き部の底面に内
層導体層の一部が露出していることから、枠体外周縁の
切欠き部と切欠き部の底面に露出した内層導体層との位
置ずれを目視で確認することができる。これにより、得
られた位置ずれの方向と量を基に配線導体と枠体の内周
縁とを高精度に位置合わせすることが可能となる。従っ
て、配線導体の所定の位置にボンディングワイヤを接続
でき、電子部品の電極を外部電気回路基板へ正確に電気
的に接続ができることとなる。
【0011】
【発明の実施の形態】次に、本発明を添付の図面に基づ
き詳細に説明する。図1は、本発明の電子部品搭載用基
板について実施の形態の一例を示す断面図であり、図2
は図1の電子部品搭載用基板の平面図である。これらの
図において、1は絶縁基板、4は配線導体、5は枠体、
6は内層導体層であり、これらで電子部品2を搭載する
ための電子部品搭載用基板が主に構成される。
【0012】絶縁基板1は、例えば、アルミナセラミッ
クス等の電気絶縁材料からなる略四角形状で、その上面
に電子部品2を搭載するための載置部1aを有してお
り、この載置部1aに電子部品2が搭載される。
【0013】絶縁基板1は、例えばアルミナセラミック
スから成る場合、以下のように作製される。酸化アルミ
ニウム、酸化珪素、酸化カルシウム、酸化マグネシウム
等の原料粉末に適当な有機樹脂バインダ、溶剤を添加混
合して泥漿状となす。この泥漿状のペーストをドクター
ブレード法等によりシート状となすことにより複数枚の
セラミックグリーンシートを得る。しかる後、これらの
グリーンシートに適当な打ち抜き加工を施すとともに、
配線導体4、内層導体層6、貫通導体7および電極パッ
ド8となる金属ぺーストをスクリーン印刷法等の厚膜手
法により所定パターンに印刷塗布または充填する。その
後、これらのセラミックグリーンシートを上下に積層し
て絶縁基板1となる生セラミック成形体を得る。しかる
後、この成形体を還元雰囲気中で、約1600℃の温度
で焼成することによって製作される。
【0014】絶縁基板1の上面には、電子部品2の電極
が電気的に接続される配線導体4が設けられ、上面の外
周部には載置部1aおよび配線導体4を取り囲むように
封止用蓋体を接合するための枠体5が設けられる。ま
た、絶縁基板1の下面には図示しない外部電気回路基板
に電気的に接続するための電極パッド8が形成されてい
る。さらに、絶縁基板1の内層には上面の配線導体4と
下面の電極パッド8を電気的に接続するための貫通導体
7および内層導体層6が設けられる。そして、これらの
配線導体4、内層導体層6、貫通導体7および電極パッ
ド8は、絶縁基板1に搭載される電子部品2の各電極を
外部電気回路基板に電気的に接続するための導電路とし
て機能する。配線導体4には電子部品2の各電極が例え
ばボンディングワイヤ3を介して接続され、電極パッド
8は図示しない外部電気回路基板に例えば半田等の導電
性接着材を介して接続される。
【0015】これらの配線導体4、内層導体層6、貫通
導体7および電極パッド8は、WやMo等の高融点金属
粉末のメタライズ導体から成り、その露出表面には、1
〜10μm程度の厚みのニッケル(Ni)メッキ層およ
び0.1〜3μm程度の厚みの金(Au)メッキ層が順
次被着されている。このNiメッキ層およびAuメッキ
層により、配線導体4、内層導体層6および電極パッド
8の露出表面の酸化腐食が有効に防止されるとともに、
配線導体4とボンディングワイヤ3との接続や電極パッ
ド8と半田との接続が容易かつ強固になる。
【0016】このような配線導体4、内層導体層6、貫
通導体7および電極パッド8は、W等の高融点金属粉末
に適当な有機バインダ、溶剤を添加混合して得たメタラ
イズペーストを、絶縁基板1用のセラミックグリーンシ
ートにスクリーン印刷法により印刷塗布し、セラミック
グリーンシートとともに焼成することによって絶縁基板
1の上下面および内部に被着形成される。
【0017】また、配線導体4と切欠き部9に露出した
内層導体層6は、セラミックグリーンシートに同時にス
クリーン印刷法により形成されており、従って配線導体
4と露出した内層導体層6とは一定の位置関係となって
いる。
【0018】枠体5は絶縁基板1と同じセラミックグリ
ーンシートに、打ちぬき金型を使用して、電子部品2の
載置部1aや電子部品2の電極が電気的に接続される配
線導体4などの蓋体で気密封止される部分を打ち抜くこ
とで、枠体5となるセラミックグリーンシートの中央部
に開口部を形成する。この開口部の打ち抜きと同様に打
ち抜き金型を使用して、外周縁の少なくとも一隅に切欠
き部9を形成した後、これを絶縁基板1となるセラミッ
クグリーンシート上に積層し、絶縁基板1となるセラミ
ックグリーンシートと一緒に焼成することによって、枠
体5および絶縁基板1が形成される。
【0019】これにより、枠体5は絶縁基板1の上面の
外周部に載置部1aおよび配線導体4を取り囲むように
設けられるとともに、枠体5の中央は開口され外周縁に
は枠体5の上面の角部から内層導体層6直上の絶縁層ま
でを切り欠いた切欠き部9が形成されることとなる。ま
た枠体5の中央の開口と切欠き部9は同時に打ち抜かれ
て形成されているため、枠体5の内周縁と外周縁の切欠
き部9も一定の位置関係となっている。
【0020】従って、本発明では、上記したようにボン
ディングワイヤ3が接続される配線導体4と枠体5の切
欠き部9に露出した内層導体層6とが一定の位置関係と
なっていること、および枠体5の内周縁と切欠き部9も
一定の位置関係となっていることから、枠体5の切欠き
部9と切欠き部9の底面に露出した内層導体層6の一部
との位置ずれを目視で確認することで、これらから得ら
れた位置ずれの方向と量を基に、配線導体4と枠体5の
内周縁とを高精度に位置合わせすることが可能となる。
また、平面内における縦方向や横方向だけでなく斜め方
向の位置ずれも目視で容易に確認しやすくなっている。
これにより、光学式の寸法測定装置等を用いることなく
極めて簡便に製品の出来具合を知ることができる。
【0021】なお、切欠き部9および内層導体層6は、
図2の実施の形態では枠体5の角部に一箇所のみ形成さ
れているが、対向する角部の2箇所または全ての角部の
4箇所に設けても良い。また、切欠き部9の平面視にお
ける形状が図2に示すような略四角形の場合、切欠かれ
た部位の2辺の長さが同じであることが好ましい。この
場合、作製後の露出した内層導体層6の角部の2辺の長
さが同じであれば枠体5と絶縁基板1との位置ズレはな
いこととなり、容易に位置ズレを確認できる。なお、切
欠き部9は図2に示すような略四角形のものでなくても
よく、例えば三角形、切欠かかれた部位が円弧状,1/
4の円弧状等とされたもの等であっても構わない。
【0022】図3に、切欠き部9と内層導体層6につい
て実施の形態の他の例を拡大図で示す。図3の(a)
は、切欠き部9の平面視における形状が、枠体5の角部
を斜めに切断したような略三角形としたものである。こ
の場合、切欠き部9の平面視における形状が二等辺三角
形であるのがよく、作製後の露出した内層導体層6の角
部の2辺の長さが同じであれば枠体5と絶縁基板1との
位置ズレはないこととなり、容易に位置ズレを確認でき
る。
【0023】図3の(b)は、露出した内層導体層6の
角部に目視で位置ズレの量を簡易的な数値で確認できる
目盛をつけたものである。この場合、切欠き部9の平面
視における形状が四角形であって、切欠かれた部位の2
辺の長さが同じであることが好ましい。そして、作製後
の露出した内層導体層6の角部の2辺の長さ(目盛の
数)が同じであれば枠体5と絶縁基板1との位置ズレは
ないこととなり、容易に位置ズレを確認できる。
【0024】内層導体層6には前述したように露出表面
の酸化腐食を有効に防止するために、Niメッキ、Au
メッキによる金属層を被着しているが、これにより目視
による位置ずれの確認の際に内層導体層6の輪郭がはっ
きりして見やすくなり、好ましい。また、内層導体層6
は貫通導体7を介さずに同一層の配線導体4のいずれか
と導通させても良い。
【0025】そして、本発明によれば、配線導体4上の
電子部品2の搭載用認識マークを画像装置にて認識して
電子部品2を搭載する際にも、配線導体4と枠体5の内
周縁とは高精度に位置合わせされているため、配線導体
4と同層に同時に印刷された電子部品2の搭載用認識マ
ークと、枠体5とが、高精度に位置合わせされているこ
ととなる。従って、電子部品2は枠体5で囲まれた領域
の真中に正確に搭載されることとなる。さらには、枠体
5の内周縁を画像認識して枠体5の上面を蓋体で封止す
る際にも、蓋体を正確に位置合わせして封止できるとい
った効果もある。
【0026】かくして、本発明は、電子部品の電極を配
線導体に問題なくボンディングワイヤを介して電気的に
接続することができる。
【0027】本発明の電子部品搭載用基板は、枠体5の
上面に図示しない蓋体が樹脂封止材等の封止材を介して
接合され、内部に電子部品2が気密に封止されることに
より製品としての電子部品装置となる。そして、この電
子部品装置における電極パッド8を外部電気回路基板に
半田を介して接続することによって、電子部品装置が外
部電気回路基板に実装されるとともに搭載する電子部品
2の電極が正確に外部電気回路基板に電気的に接続され
ることとなる。
【0028】なお、本発明は上記実施の形態に限定され
るものでなく、本発明の要旨を逸脱しない範囲内で種々
の変更を行っても差し支えない。
【0029】
【発明の効果】本発明は、枠体の角部に枠体上面から絶
縁基板の途中までを切り欠いた切欠き部が形成されてお
り、切欠き部の底面に内層導体層の一部が露出している
ことから、枠体の外周縁の切欠き部とその底面に露出し
た内層導体層の一部との位置ずれを目視で確認すること
で、これらから得られた位置ずれの方向と量を基に配線
導体と枠体の内周縁とを高精度に位置合わせすることが
できる。その結果、配線導体の所定の位置にボンディン
グワイヤを接続でき、電子部品の電極を外部電気回路基
板へ正確に電気的に接続できる。
【図面の簡単な説明】
【図1】本発明の電子部品搭載用基板について実施の形
態の例を示す断面図である。
【図2】図1の電子部品搭載用基板の平面図である。
【図3】(a)、(b)は本発明の電子部品搭載用基板
における切り欠きと内層導体層について実施の形態の他
の例を示す拡大平面図である。
【符号の説明】
1:絶縁基板1a:載置部2:電子部品 3:ボンディングワイヤ 4:配線導体 5:枠体6:内層導体層 7:貫通導体 8:電極パッド 9:切欠き部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の絶縁層が積層されて成る略四角形
    の絶縁基板の上面に、電子部品の載置部および前記電子
    部品の電極に接続される配線導体が形成されるとともに
    外周部に前記載置部を取り囲むように枠体が設けられ、
    下面に貫通導体を介して前記配線導体に電気的に接続さ
    れた電極パッドが設けられ、かつ前記絶縁基板の内部に
    該内部の角部に一部が延びている内層導体層が形成され
    た電子部品搭載用基板であって、前記枠体の角部に前記
    枠体上面から前記絶縁基板の途中までを切り欠いた切欠
    き部が形成されており、該切欠き部の底面に前記内層導
    体層の一部が露出していることを特徴とする電子部品搭
    載用基板。
JP2001088137A 2001-03-26 2001-03-26 電子部品搭載用基板 Expired - Fee Related JP4587587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001088137A JP4587587B2 (ja) 2001-03-26 2001-03-26 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001088137A JP4587587B2 (ja) 2001-03-26 2001-03-26 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JP2002289748A true JP2002289748A (ja) 2002-10-04
JP4587587B2 JP4587587B2 (ja) 2010-11-24

Family

ID=18943274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001088137A Expired - Fee Related JP4587587B2 (ja) 2001-03-26 2001-03-26 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP4587587B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037458A1 (ja) * 2005-09-27 2007-04-05 Epson Toyocom Corporation パッケージ及び電子デバイス
JP2011035660A (ja) * 2009-07-31 2011-02-17 Kyocera Kinseki Corp 圧電デバイス
JP2013070025A (ja) * 2011-09-08 2013-04-18 Ricoh Co Ltd パッケージ部材及び光デバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596658A (en) * 1979-01-19 1980-07-23 Nec Corp Semiconductor container
JPS6227144A (ja) * 1985-07-29 1987-02-05 新光電気工業株式会社 多層セラミツクパツケ−ジの製造方法
JPH06302716A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 多層基板および多層基板の積層ずれ検出方法
JPH10326951A (ja) * 1997-05-23 1998-12-08 Ngk Spark Plug Co Ltd 配線基板
JPH1117061A (ja) * 1997-06-20 1999-01-22 Nec Corp Icパッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596658A (en) * 1979-01-19 1980-07-23 Nec Corp Semiconductor container
JPS6227144A (ja) * 1985-07-29 1987-02-05 新光電気工業株式会社 多層セラミツクパツケ−ジの製造方法
JPH06302716A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 多層基板および多層基板の積層ずれ検出方法
JPH10326951A (ja) * 1997-05-23 1998-12-08 Ngk Spark Plug Co Ltd 配線基板
JPH1117061A (ja) * 1997-06-20 1999-01-22 Nec Corp Icパッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037458A1 (ja) * 2005-09-27 2007-04-05 Epson Toyocom Corporation パッケージ及び電子デバイス
JP2011035660A (ja) * 2009-07-31 2011-02-17 Kyocera Kinseki Corp 圧電デバイス
JP2013070025A (ja) * 2011-09-08 2013-04-18 Ricoh Co Ltd パッケージ部材及び光デバイス
US9063004B2 (en) 2011-09-08 2015-06-23 Ricoh Company, Ltd. Package member for electronic component and optical device including the package member

Also Published As

Publication number Publication date
JP4587587B2 (ja) 2010-11-24

Similar Documents

Publication Publication Date Title
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
EP3633719A1 (en) Electronic component mounting substrate, electronic device, and electronic module
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP4587587B2 (ja) 電子部品搭載用基板
JP3488826B2 (ja) 配線基板用多数個取り基板
JP3085622B2 (ja) 電子素子搭載用基板の製造方法
JP2020053578A (ja) 回路基板および電子部品
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP4791313B2 (ja) 配線基板および電子装置
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP4423181B2 (ja) 複数個取り配線基板
JP6818609B2 (ja) 配線基体および撮像装置
JP3801935B2 (ja) 電子部品搭載用基板
JP3850343B2 (ja) 電子部品搭載用基板
CN107431047A (zh) 布线基板、电子装置以及电子模块
JP2003198310A (ja) 圧電振動子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3847220B2 (ja) 配線基板
JP3840116B2 (ja) 多数個取り配線基板
JP2003110041A (ja) 電子部品収納用パッケージ
JPH10275874A (ja) 配線基板
JP2005317595A (ja) 配線基板の製造方法
JP2002353573A (ja) 多数個取りセラミック配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100907

R150 Certificate of patent or registration of utility model

Ref document number: 4587587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees