JP4791313B2 - 配線基板および電子装置 - Google Patents

配線基板および電子装置 Download PDF

Info

Publication number
JP4791313B2
JP4791313B2 JP2006269809A JP2006269809A JP4791313B2 JP 4791313 B2 JP4791313 B2 JP 4791313B2 JP 2006269809 A JP2006269809 A JP 2006269809A JP 2006269809 A JP2006269809 A JP 2006269809A JP 4791313 B2 JP4791313 B2 JP 4791313B2
Authority
JP
Japan
Prior art keywords
face
electrode
electronic component
electrodes
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006269809A
Other languages
English (en)
Other versions
JP2008091561A (ja
Inventor
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006269809A priority Critical patent/JP4791313B2/ja
Publication of JP2008091561A publication Critical patent/JP2008091561A/ja
Application granted granted Critical
Publication of JP4791313B2 publication Critical patent/JP4791313B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、電子部品を搭載するための配線基板および電子装置に関するものである。
従来、半導体素子や水晶振動子等の電子部品を搭載するための配線基板は、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面に、タングステンやモリブデン等の金属粉末メタライズから成る配線導体が配設されることにより形成されている。そして、この配線基板は、上面に電子部品を搭載して蓋体やポッティング樹脂により封止して電子装置として形成される。
また、近年は、配線基板に多数の電子部品を搭載することが求められてきており、合わせて電子装置の小型化が求められてきている。そこで、配線基板における電子部品の実装領域を広くするため、配線基板の側面に電極パッドを形成し、この電極パッドと電子部品の電極とを導電性接着剤により電気的に接続させて配線基板の側面に電子部品を搭載するという構成が提案されている。このような配線基板は、側面に一対の電極パッドがそれぞれ形成された上層と下層とを中間層の上面と下面とに積層することにより形成することができる(特許文献1参照)。
特開2001―111380号公報
しかしながら、特許文献1記載の配線基板は、中間層と上層と下層とのセラミックスを積層することにより形成されるため、中間層と上層と下層とのそれぞれに積層ずれを発生することがある。中間層が上層および下層の側面よりも大きく突出して積層ずれが発生すると、電子部品は中間層の側面に搭載されるので、上層と下層とに形成された電極パッドと電子部品との距離が大きく離れてしまい、導電性接着剤により接合される電子部品と電極パッドとの接合強度にばらつきが発生し、極端な場合には電極パッドと電子部品とを強固に接合させることができないという問題点を有していた。
本発明は、上記従来技術の問題点に鑑み案出されたもので、その目的は、電子部品を絶縁基板の端面に強固に接合させることができる配線基板を提供することにある。また、本発明の目的は、信頼性の高い電子装置を提供することにある。
本発明の配線基板は、絶縁基板の端面に電子部品を実装するための端面電極が設けられた配線基板において、前記端面電極は1つの端面に複数設けられ、前記端面電極と前記端面電極との間には凹部が設けられており、前記絶縁基板は、複数の絶縁層を含んでなり、前記端面電極が設けられる少なくとも2層の絶縁層は、前記端面電極が設けられない絶縁層を間に積層し、前記端面電極が設けられない絶縁層は、前記端面電極が設けられる絶縁層よりも外形が小さいことを特徴とするものである。
また、好ましくは、配線基板は、前記端面電極を挟んで前記凹部とは反対側に、凸部が設けられることを特徴とするものである。
また、好ましくは、前記凹部は厚み方向に複数配列しており、平面視で重なり合わないように設けられることを特徴とするものである。
本発明の電子装置は、本発明の配線基板の端面に電子部品が搭載され、該電子部品は、前記凹部を跨ぐように前記端面電極に電気的に接続されることを特徴とするものである。
本発明の配線基板は、絶縁基板の端面に電子部品を実装するための端面電極が設けられた配線基板において、端面電極は1つの端面に複数設けられ、端面電極と端面電極との間には凹部が設けられることから、端面電極と端面電極との間に凹部を配設させた状態で電子部品の電極と配線基板の端面電極とを接合させるので、端面電極間に端面電極よりも突出した領域がなくなる、即ち電極が、電極間に位置する絶縁基板の端面よりも突出することとなり、電子部品を絶縁基板の端面に搭載した際、電子部品の電極を配線基板の端面電極に当接させることができ、電子部品と配線基板とを強固に接合させることができる。
また、絶縁基板は複数の絶縁層を含み、端面電極が設けられる少なくとも2層の絶縁層は、端面電極が設けられない絶縁層を間に積層し、端面電極が設けられない絶縁層は、端面電極が設けられる絶縁層よりも外形が小さいことから、複数の絶縁層を積層して絶縁基板とした際、端面電極が設けられる絶縁層と端面電極が設けられない絶縁層の外形差により凹部を形成することができるので、精度良く、かつ効率良く端面電極と端面電極との間に凹部を形成することができる。
また、好ましくは、端面電極を挟んで凹部とは反対側に、凸部が設けられることから、凸部により絶縁基板の端面に電子部品を収納させる収納領域を形成することができるので、電子部品を絶縁基板の端面に精度良く搭載させて電子部品の電極と配線基板の端面電極とを接合させることができ、電子部品と配線基板とを強固に接合させることができる。
また、好ましくは、凹部は厚み方向に複数配列しており、平面視で重なり合わないように設けられることから、絶縁基板の厚み方向に圧力を印加した際、凹部の周囲領域に圧力を良好に印加することができるので、凹部の周囲領域における密着不良等を低減することができるとともに、複数の凹部間に位置する領域が周囲より圧縮されて変形してしまうことを抑制することができる。これにより、凹部の形状を良好なものとし、端面電極と端面電極との間隔を所定の寸法に良好に形成することができるので、電子部品と配線基板とを強固に接合することができる。
本発明の電子装置は、本発明の配線基板の端面に電子部品が搭載され、電子部品は、凹部を跨ぐように端面電極に電気的に接続されることから、電子部品の電極と配線基板の端面電極とを良好に接合することができるので、信頼性に優れた電子装置とすることができる。
本発明の配線基板について説明する。図1は、本発明の実施の形態である配線基板を示す平面図であり、図2は、図1における配線基板の切断面線A−A’における断面図である。これらの図に示すように、配線基板は、絶縁基板1、端面電極2a、2b、凹部3、配線導体4を含み、端面に電子部品5が実装可能となっている。
本発明の配線基板は、絶縁基板1の端面11に電子部品5を実装するための端面電極2a,2bが設けられており、端面電極2a,2bは1つの端面11に複数設けられ、端面電極2aと端面電極2bとの間には凹部3が設けられている。
絶縁基板1は、セラミックス等からなり、例えば、セラミックスから成る場合、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気絶縁材料から成る。絶縁基板1が、酸化アルミニウム質焼結体から成る場合には、アルミナ(Al)、シリカ(SiO)、カルシア(CaO)、マグネシア(MgO)等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法やカレンダーロール法等を採用し、シート状に成形することによってセラミックグリーンシート(セラミック生シート)を得、次にセラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じて複数枚積層し、高温(約1500〜1800℃)で焼成することによって製作される。
端面電極2a,2bは、絶縁基板1の端面11に複数設けられており、絶縁基板1の端面11に搭載される電子部品5の電極に接合するための接合領域であるとともに、電子部品5を外部回路基板等に電気的に接続するための導電路として機能し、後述する配線導体4のいくつかに電気的に接続される。端面電極2a,2bは、タングステンやモリブデン、銅、銀等の金属粉末メタライズからなり、スクリーン印刷法等の印刷手段を用いて、絶縁基板1用のセラミックグリーンシートの端面11の所定の位置に端面電極2a,2b用のメタライズペーストを印刷塗布し、絶縁基板1用のセラミックグリーンシートと同時焼成することによって絶縁基板1の端面11に形成することができる。メタライズペーストは、主成分の金属粉末に有機バインダー、有機溶剤、必要に応じて分散剤等を加えてボールミル、三本ロールミル、プラネタリーミキサー等の混練手段により混合および混練することで製作される。セラミックグリーンシートの焼結挙動に合わせたり、焼結後の絶縁基板との接合強度を高めたりするためにガラスやセラミックスの粉末を添加しても良い。
また、絶縁基板1用のセラミックグリーンシートに金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により端面電極2a,2b用の貫通孔を形成し、この端面電極2a,2b用の貫通孔に端面電極2a,2b用のメタライズペーストをスクリーン印刷法等の印刷手段により充填しておく。切断加工等によりこの端面電極2a,2b用のメタライズペーストを厚み方向に分割して端面電極2a,2b用のメタライズペーストが絶縁基板1用のセラミックグリーンシートの端面に露出するようにした後、絶縁基板1用のセラミックグリーンシートと同時焼成することにより端面電極2a,2bを絶縁基板1の端面11に形成しても良い。この場合、端面電極2a,2bが絶縁基板1の内部に埋設した状態とすることができ、絶縁基板1と端面電極2a,2bとの接合強度を良好なものとすることができる。なお、端面電極2a,2b用の貫通孔に充填する場合は、端面電極2a,2b用のメタライズペーストは、有機バインダーや有機溶剤の量により充填に適した粘度に調製される。
なお、端面電極2a,2bの幅(絶縁基板1の幅方向における長さ)や長さ(絶縁基板1の厚み方向における長さ)は、端面電極2a,2bに接合する電子部品5の形状に合わせて適宜選択すれば良い。また、後述する電子部品5に接合する部分の端面電極2aと端面電極2bとは、凹部3を挟んで対になるものであって、同形状の幅および長さに形成しておくことが好ましい。
また、絶縁基板1には、配線導体4が被着形成されている。配線導体4は、配線基板に搭載される電子部品5や第2の電子部品を外部回路基板に電気的に接続するための導電路として機能し、そのいくつかは端面電極2a,2bに電気的に接続されている。配線導体4は、タングステンやモリブデン、銅、銀等の金属粉末メタライズからなり、スクリーン印刷法等の印刷手段を用いて、絶縁基板1用のセラミックグリーンシートの所定の位置に配線導体4用のメタライズペーストを印刷塗布し、絶縁基板1用のセラミックグリーンシートと同時焼成することによって配線基板の所定の位置に形成することができる。配線導体4用のメタライズペーストは、端面電極2a,2b用のメタライズペーストと同様にして作製されるが、有機バインダーや有機溶剤の量により印刷に適した粘度に調製される。
また、配線導体4は、配線基板を貫通する貫通導体としても形成される。このような貫通導体は、上面および下面、内部等に形成された配線導体4を形成するためのメタライズペーストの印刷塗布に先立って絶縁基板1用のセラミックグリーンシートに金型やパンチングによる打ち抜き方法またはレーザ加工法等の加工方法により貫通導体用の貫通孔を形成し、この貫通導体用の貫通孔にメタライズペーストをスクリーン印刷法等の印刷手段により充填しておくとともに、これを絶縁基板1用のセラミックグリーンシートと同時焼成することによって形成される。貫通導体用のメタライズペーストは、端面電極2a,2bや上面および下面、内部等に形成された配線導体4用のメタライズペーストと同様にして作製されるが、有機バインダーや有機溶剤の量により充填に適した粘度に調製される。
なお、端面電極2a,2bおよび配線導体4の露出する表面には、ニッケルや金等の耐蝕性に優れる金属を被着しておくことが好ましい。なお、端面電極2a,2bおよび配線導体4が酸化腐食するのを防止するとともに、電子部品5と端面電極2a,2bまたは配線導体4との接合、配線基板と外部回路基板との接合を強固なものとするために、厚みが1〜10μm程度のニッケルめっき層と厚みが0.1〜3μm程度の金めっき層とが順次被着されていることが好ましい。
そして、端面電極2aと端面電極2bとの間には凹部3が設けられている。この構成により、端面電極2aと端面電極2bとの間に凹部3を配設させた状態で電子部品5の電極と配線基板の端面電極2a,2bとを接合させるので、端面電極2a,2b間に端面電極2a,2bよりも突出した領域がなくなる、即ち電極が、電極間に位置する絶縁基板の端面よりも突出することとなり、電子部品5を絶縁基板1の端面11に搭載した際、電子部品5の電極と配線基板の端面電極2a,2bに当接させることができ、電子部品5と配線基板とを強固に接合させることができる。
例えば、図2に示すような絶縁基板1が絶縁層1a,1b,1cの3層からなる場合、凹部3は、端面電極2a,2bが形成される領域の周囲領域における絶縁層1bの外形を絶縁層1a,1cの外形よりも小さくしておけば形成可能である。なお、ここでいう外形を小さくするとは、端面電極2a,2bが形成される端面11側において、中間層にあたる絶縁層1bの外形を、絶縁層1a,1cの外形より小さくすることを示すものである。例えば、図3に図2の配線基板における絶縁層1a,1b,1cのそれぞれの分解平面図を示す。絶縁層1bの、積層時に絶縁層1aの端面電極2aと、絶縁層1cの端面電極2bとに重なる領域の周囲領域に切欠き部6を形成しておくことにより、絶縁層1a,1b,1cを積層した際に、絶縁基板1の端面11の端面電極2aと端面電極2bとの間に凹部3を形成することができる。すなわち、絶縁層1a,1b,1c用のセラミックグリーンシートを準備し、絶縁層1b用のセラミックグリーンシートの端面電極2a,2bが形成される領域に重なる領域の周囲領域に、予め金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により切欠き部6を形成しておくことにより、絶縁基板1の所定の領域に凹部3が形成される。
なお、積層装置の精度や絶縁層1a,1b,1c用のセラミックグリーンシートの材料や厚み等によっても異なるが、絶縁基板1に凹部3を良好に形成するためには、絶縁層1b用のセラミックグリーンシートの外形が、絶縁層1a,1c用のセラミックグリーンシートの外形よりも予め0.1mm以上小さく、すなわち、切欠き部6の長さ(絶縁層1b用のセラミックグリーンシートの端面から内側方向への切り込み深さ)を0.1mm以上となるようにしておくことが好ましい。また、凹部3は、切欠き部6からなるものに限るものではなく、絶縁基板1の幅方向に渡って形成される溝状の凹部3としても構わない。また、絶縁層1bは1層に限るものではなく、例えば、図4に示す他の実施形態の断面図のように、中間層が2層以上の絶縁層(図4では、絶縁層1b,1b’,1b’’の3層)からなるものであっても良く、これらの絶縁層1b,1b’,1b’’用のセラミックグリーンシートの外形が端面電極2a,2bを形成する絶縁層1a,1c用のセラミックグリーンシートの外形よりも予め小さくなるようにしておけば良い。
なお、凹部3は、絶縁基板1の端面11に切削加工等を行うことにより端面電極2aと端面電極2bとの間に形成することもできるが、絶縁基板1の厚みが薄く、端面電極2aと端面電極2bとの間隔が小さい場合には、切削加工等により端面電極2aと端面電極2bとの間に凹部3を精度良く、かつ効率良く形成することは困難となることがある。上述のような端面電極2a,2bが設けられない絶縁層1bの外形を端面電極2a,2bが設けられる絶縁層1a,1bの外形よりも予め小さくしておく積層方法による方法は、精度良く、かつ効率良く端面電極2aと端面電極2bとの間に凹部3を形成することができるので好ましく、電子部品5を絶縁基板1の端面11に搭載した際、電子部品5の電極と配線基板の端面電極2a,2bに良好に当接することができ、電子部品5と配線基板とを強固に接合させることができる。特に、絶縁基板1の端面11に複数の端面電極2a,2bと複数の凹部3を形成する際には、この方法によって、それぞれの端面電極2a,2bとの間に凹部3を効率良く形成することができる。
なお、凹部3の開口幅(端面電極2a,2b間を結ぶ方向に直交する方向の開口幅)は、電子部品5の電極を端面電極2a,2bに良好に当接させるため、絶縁基板1の端面11に搭載される電子部品5の幅(端面電極2a,2bに接続される電子部品5の電極を結ぶ方向に直交する方向の幅)よりも幅広に形成されている。そして、端面電極2a,2bの幅(端面電極2a,2b間を結ぶ方向に直交する方向の幅)が電子部品5の前記幅よりも幅広に形成されている場合、電子部品5を端面電極2a,2bに搭載した際の搭載ずれ等を考慮して、凹部3の開口幅は、電極2a,2bの前記幅よりも幅広に形成されていることが好ましい。例えば、電子部品5の前記幅が0.3mmであり、端面電極2a,2bの前記幅が0.4mmである場合、凹部3の開口幅は、電子部品5の前記幅の2倍以上、端面電極2a,2bの前記幅の1.5倍以上である0.6mm以上としておくことが好ましい。
また、絶縁基板1の端面11に複数の電子部品5を搭載するため、絶縁基板1の端面11の厚み方向や幅方向に、複数の端面電極2a,2bを形成しても良く、これにより、絶縁基板1の端面11に複数の電子部品5が搭載された小型の電子装置とすることができる。
さらに、本発明の他の実施形態として、端面11において、端面電極2a,2bとは凹部3を挟んで厚み方向反対側に凸部7が設けられていてもよい。図5(a)は、他の実施形態である配線基板の断面図であり、図5(b)は、端面11に垂直な方向、すなわち図5(a)の矢符D方向から見た側面図である。なお、図5(b)においては、端面11の構造をわかり易くするために、電子部品5を図示していない。
この凸部7により絶縁基板1の端面11に電子部品5を収納する収納領域8を形成することができるようになり、電子部品5を絶縁基板1の端面11に精度良く搭載することができ、電子部品と配線基板とを強固に接合することができる。例えば、図5に示すように絶縁基板1が5層の絶縁層1a〜1eからなる場合、絶縁層1a,1cのそれぞれの主面に、絶縁層1a,1b,1cの外形よりも外形が大きい絶縁層1d,1eを積層すれば良い。すなわち、絶縁層1a,1b,1c用のセラミックグリーンシートの外形よりも外形が大きい絶縁層1d,1e用のセラミックグリーンシートに、打ち抜き加工や配線導体4用のメタライズペーストの印刷等を施した後、絶縁層1a,1c用のセラミックグリーンシートのそれぞれの主面に積層し、これを焼成することにより凸部7を備えた絶縁基板1を形成することができる。なお、絶縁基板1に精度良く、かつ効率良く凸部7を形成する点においては、上述の積層方法による手段が好ましいが、その他の方法により凸部7を形成しても構わない。例えば、スクリーン印刷法等の印刷手段により、絶縁層1d,1e用のセラミックグリーンシートの端面の電極2a,2bの凹部3とは反対側となる領域に凸部7用のセラミックペーストを印刷塗布し、そのセラミックペーストを絶縁基板1用のセラミックグリーンシートとともに焼成することによって所定の領域に被着させても構わない。
このような凸部7用のセラミックペーストは、主成分のセラミック粉末に有機バインダー、有機溶剤、必要に応じて分散剤等を加えてボールミル、三本ロールミル、プラネタリーミキサー等の混練手段により混合および混練することで製作される。
なお、凸部7は、絶縁基板1とともに同時に焼成して形成されるため、絶縁基板1と実質的に同一成分からなることが好ましい。すなわち、絶縁基板1が酸化アルミニウム質焼結体からなる場合は、凸部7は酸化アルミニウム質焼結体からなり、絶縁基板1が窒化アルミニウム質焼結体からなる場合は、凸部7は窒化アルミニウム質焼結体からなることが好ましい。
また、凸部7の高さ(電極2a,2bより外方へ突出した部分の長さ)は、電子部品5の高さ(電極2a,2bに搭載された電子部品5の電極2a,2bの面から外方へ向かう高さ)よりも高いことが好ましい。これにより、電子部品5を収納領域8内に確実に収納させ、電子部品5が絶縁基板1の端面11から突出する可能性を低減させることができるので、配線基板および電子装置を搬送する際、絶縁基板1の端面11に搭載された電子部品5が搬送装置の搬送路等により接触する可能性を低減させることができ、電子部品5が欠けたりする可能性を低減することができる。なお、このような凸部7は、収納領域8に収容される電子部品5の高さよりも高くなるように凸部7の長さを設定して形成しておけば良い。
また、凸部7は、端面電極2a,2bと凹部3とを取り囲むように設けておき、電子部品5を全周に渡って収容する収納領域8として形成しても構わない。すなわち、凸部7を絶縁基板1の厚み方向や幅方向にそれぞれ形成しておき、凹部3および端面電極2a,2bとを取り囲むようにしてもいても構わない。
また、図6の側面図に示すように、凹部3は、絶縁基板1の厚み方向に複数配列しており、平面視で重なり合わないように設けられることが好ましい。なお、ここでいう平面視で重なり合わないとは、絶縁基体1の端面11に設けられた複数の凹部3が平面方向(図6では上方向)から透視した際、複数の凹部3が重なり合わないことをいう。図6においては、絶縁基板1の同一の端面11に複数の電極2a〜2hが形成されており、電極2aと電極2bとの間、電極2cと電極2dとの間、電極2eと電極2fとの間、電極2gと電極2hとの間のそれぞれに凹部3が形成されたものであり、電極2aと電極2b、電極2cと電極2d、電極2eと電極2f、電極2gと電極2hのそれぞれに図示しない電子部品5が搭載される。これにより、絶縁層1a〜1h用のセラミックグリーンシートを積層する際等、厚み方向に圧力が印加された際に、圧力が印加する方向に複数の凹部3が重なり合わないので、凹部3の周囲領域に圧力を良好に印加することができる。すなわち、凹部3の形状の違いや凹部3の積層ずれ等により凹部3の周囲領域において圧力が印加されにくい領域が発生して絶縁層1a〜1h用のセラミックグリーンシートの層間に密着不良が発生する可能性を低減することができるので、凹部3の周囲領域に圧力を良好に印加することができる。また、複数の凹部3間に位置する絶縁層が周囲より圧縮されて変形することにより複数の凹部3の変形が発生することを抑制することができる。これにより、複数の凹部3の形状を所定形状に良好に形成しやすくなり、電極2aと電極2bとの間隔を所定の寸法に良好なものとすることができ、電子部品と配線基板とを強固に接合させることができる。なお、絶縁基板1の端面11に収納領域8を複数形成する場合においても同様に、収納領域8の変形を抑制するために、平面視で重なり合わないように設けられることが好ましい。
本発明の電子装置は、本発明の配線基板の端面11に電子部品5が搭載され、電子部品5は、凹部3を跨ぐように電極2a,2bに接続される。これにより、電子部品5の電極と配線基板の電極2a,2bとを良好に接合することができるので、信頼性に優れた電子装置とすることができる。
電子部品5は、コンデンサ、抵抗素子、インダクタ等のチップ素子である。電子部品5の搭載は、半田等の導電性接着剤を介して、チップ素子の電極と配線基板の電極2a,2bとを電気的に接続することにより行われる。また、電子部品5は必要に応じて封止される。封止はエポキシ樹脂等の封止樹脂により電子部品5を覆うことにより行ったり、電子部品5を覆うようにして載置した樹脂や金属、セラミックス等からなる蓋体をガラス、樹脂、ロウ材等の接着剤により積層基板に取着することにより行ったりすれば良い。収容領域8を形成した場合は、樹脂による封止、蓋体による封止ともに効率良く封止することができる。
また、配線基板の一方主面または他方主面には、電子部品5や第2の電子部品が搭載される。第2の電子部品は、IC(Integrated Circuit)チップやLSI(Large Scale Integration)チップ等の半導体素子、水晶振動子や圧電振動子等の圧電素子、各種センサ等である。第2の電子部品の搭載は、第2の電子部品がフリップチップ型の半導体素子である場合には、はんだバンプや金バンプ、または導電性樹脂(異方性導電樹脂等)を介して、半導体素子の電極と配線導体4とを電気的に接続することにより行なわれ、また、第2の電子部品がワイヤボンディング型の半導体素子である場合には、ガラス、樹脂、ろう材等の接合材により配線基板表面に半導体素子を固定した後、ボンディングワイヤを介して半導体素子の電極と配線導体4とを電気的に接続することにより行なわれる。また、第2の電子部品が水晶振動子等の圧電素子である場合には、導電性樹脂により圧電素子の固定と圧電素子の電極と配線導体4との電気的な接続を行なう。そして、第2の電子部品は、必要に応じて上述の電子部品と同様の手段により封止される。
なお、本発明は、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、図7の断面図に示すように、絶縁基板1の一方主面または他方主面に、第1の電子部品5以外の第2の電子部品を収容するための収納領域(キャビティ)9を設けても構わない。また、絶縁基板1の1つの端面のみならず、絶縁基板1の複数の端面に電極2a,2bおよび凹部3を配設しても構わない。この構成により、それぞれの端面に形成した電極2a,2bのそれぞれに電子部品5を搭載することができるので、絶縁基板1の端面を有効に利用してより多くの電子部品5を搭載することができ、小型でかつ信頼性の高い電子装置を形成することができる。例えば、絶縁基板1の平面視形状が矩形状である場合、4つの端面のそれぞれに電極2a,2bおよび凹部3を形成しても構わない。
本発明の実施の形態である配線基板を示す平面図である。 図1における配線基板の切断面線A−A’における断面図である。 図2に示す配線基板における絶縁層1a,1b,1cのそれぞれの分解平面図である。 本発明の他の実施形態である配線基板を示す断面図である。 (a)本発明の他の実施形態である配線基板を示す断面図であり、(b)端面11に垂直な方向から見た側面図である。 本発明の他の実施形態である配線基板を示す側面図である。 本発明の他の実施形態である配線基板を示す断面図である。
符号の説明
1 絶縁基板
1a〜1h 絶縁層
2a〜2h 端面電極
3 凹部
4 配線導体
5 電子部品
6 切欠き部
7 凸部
8,9 収納領域

Claims (4)

  1. 絶縁基板の端面に電子部品を実装するための端面電極が設けられた配線基板において、
    前記端面電極は1つの端面に複数設けられ、前記端面電極と前記端面電極との間には凹部が設けられており、
    前記絶縁基板は、複数の絶縁層を含んでなり、前記端面電極が設けられる少なくとも2層の絶縁層は、前記端面電極が設けられない絶縁層を間に積層し、前記端面電極が設けられない絶縁層は、前記端面電極が設けられる絶縁層よりも外形が小さいことを特徴とする配線基板。
  2. 前記端面電極を挟んで前記凹部とは反対側に、凸部が設けられることを特徴とする請求項1記載の配線基板。
  3. 前記凹部は厚み方向に複数配列しており、平面視で重なり合わないように設けられることを特徴とする請求項1または2記載の配線基板。
  4. 請求項1〜のいずれか1つに記載の配線基板の端面に電子部品が搭載され、該電子部品は、前記凹部を跨ぐように前記端面電極に電気的に接続されることを特徴とする電子装置。
JP2006269809A 2006-09-29 2006-09-29 配線基板および電子装置 Active JP4791313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006269809A JP4791313B2 (ja) 2006-09-29 2006-09-29 配線基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006269809A JP4791313B2 (ja) 2006-09-29 2006-09-29 配線基板および電子装置

Publications (2)

Publication Number Publication Date
JP2008091561A JP2008091561A (ja) 2008-04-17
JP4791313B2 true JP4791313B2 (ja) 2011-10-12

Family

ID=39375423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006269809A Active JP4791313B2 (ja) 2006-09-29 2006-09-29 配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP4791313B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046482A (ja) * 2014-08-26 2016-04-04 住友電気工業株式会社 接続構造、接続構造用基板、及び接続構造の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429337A (ja) * 1990-05-24 1992-01-31 Shimadzu Corp フリップチップ実装用プリント基板
JP2563859B2 (ja) * 1991-09-03 1996-12-18 双信電機株式会社 表面実装用ハイブリッドicの端子構造
JP3447908B2 (ja) * 1997-02-13 2003-09-16 富士通株式会社 ボールグリッドアレイパッケージ
JPH11330298A (ja) * 1998-05-12 1999-11-30 Murata Mfg Co Ltd 信号端子付パッケージおよびそれを用いた電子装置
JP3435106B2 (ja) * 1999-10-12 2003-08-11 日本電波工業株式会社 圧電装置

Also Published As

Publication number Publication date
JP2008091561A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP6408423B2 (ja) パッケージおよび電子装置
JP4791313B2 (ja) 配線基板および電子装置
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP4912118B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2007173629A (ja) 電子部品収納用パッケージおよび電子装置
US10937707B2 (en) Wiring substrate, electronic device, and electronic module
JP2017063093A (ja) 配線基板、電子装置および電子モジュール
US11024572B2 (en) Wiring board, electronic device, and electronic module
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP4812516B2 (ja) 複数個取り配線基板
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP4587587B2 (ja) 電子部品搭載用基板
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP4889401B2 (ja) 電子部品収納用パッケージおよび複数個取り電子部品収納用パッケージ、ならびに電子装置
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2014007292A (ja) 電子部品収納用パッケージおよび電子装置
JP2006237274A (ja) 電子部品収納用パッケージおよび電子装置
JP4646825B2 (ja) 多数個取り配線基板
JP2006185977A (ja) 配線基板
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP2008010560A (ja) 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2015141933A (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4791313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150