JP2002353573A - 多数個取りセラミック配線基板 - Google Patents

多数個取りセラミック配線基板

Info

Publication number
JP2002353573A
JP2002353573A JP2001159638A JP2001159638A JP2002353573A JP 2002353573 A JP2002353573 A JP 2002353573A JP 2001159638 A JP2001159638 A JP 2001159638A JP 2001159638 A JP2001159638 A JP 2001159638A JP 2002353573 A JP2002353573 A JP 2002353573A
Authority
JP
Japan
Prior art keywords
wiring board
ceramic
direction parallel
grooves
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001159638A
Other languages
English (en)
Inventor
Kazuhiro Kajiya
和浩 加治屋
Genta Taniguchi
源太 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001159638A priority Critical patent/JP2002353573A/ja
Publication of JP2002353573A publication Critical patent/JP2002353573A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

(57)【要約】 【課題】 セラミック母基板を分割溝に沿って容易かつ
正確に分割することが困難である。 【解決手段】 上面中央部に電子部品が搭載される搭載
部2cを有する略長方形平板状の底板部2a上に、搭載
部2cを取り囲む略長方形枠状の枠体部2bを積層して
成る多数の配線基板領域2が縦横の並びに配列形成され
たセラミック母基板1の上面に各配線基板領域2を区切
る分割溝3a・3bが枠体部2bの短辺に平行な方向と
枠体部2bの長辺に平行な方向とに形成されて成る多数
個取りセラミック配線基板であって、枠体部2bの短辺
に平行な方向の分割溝3aの深さが枠体部2bの長辺に
平行な方向の分割溝3bの深さよりも浅い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子や水晶
振動子等の電子部品を搭載するための小型の配線基板と
なる多数の配線基板領域を広面積のセラミック母基板中
に縦横の並びに一体的に配列形成して成る多数個取りセ
ラミック配線基板に関するものである。
【0002】
【従来の技術】従来、半導体素子や水晶振動子等の電子
部品を収容するための電子部品収納用パッケージに用い
られる小型の配線基板は、例えば酸化アルミニウム質焼
結体等のセラミックス材料から成り、上面中央部に電子
部品を搭載するための搭載部を有する略長方形平板状の
底板と、この底板の上面に搭載部を取り囲むようにして
積層された略長方形枠状の枠体とから主に構成されてお
り、底板の搭載部上面から外周側面および下面にかけて
形成された複数のメタライズ配線導体を有している。そ
して、底板の搭載部に電子部品を搭載固定するとともに
電子部品の電極を搭載部上のメタライズ配線導体にボン
ディングワイヤや半田バンプを介して電気的に接続し、
しかる後、枠体の上面に電子部品を封止するようにして
金属やガラス等から成る蓋体を接合させ、配線基板と蓋
体とから成る容器内部に電子部品を気密に収容すること
によって製品としての電子装置となる。
【0003】ところで、このような配線基板は近時の電
子装置の小型化の要求に伴い、その大きさが数mm角程
度の極めて小さなものとなってきており、多数個の配線
基板の取り扱いを容易とするために、また配線基板およ
び電子装置の製作を効率よくするために一枚の広面積の
セラミック母基板中から多数個の配線基板を同時集約的
に得るようになした、いわゆる多数個取りセラミック配
線基板の形態で製作されている。
【0004】この多数個取りセラミック配線基板は、広
面積のセラミック母基板中に各々が上述の配線基板とな
る多数の配線基板領域を縦横の並びに一体的に配列形成
して成る。各配線基板領域は、上述の底板となる略長方
形平板状の底板部上に上述の枠体となる略長方形枠状の
枠体部が積層されている。底板部の上面中央部には上述
の搭載部が形成されており、この搭載部の上面から底板
下面にかけては上述のメタライズ配線導体が形成されて
いる。さらに、セラミック母基板の上面には各配線基板
領域を区切る所定深さの分割溝が縦横に形成されてお
り、この分割溝に沿ってセラミック母基板を撓折するこ
とによって多数個の小型の配線基板を同時集約的に得る
ことができる。
【0005】なお、この多数個取りセラミック配線基板
は、セラミックグリーンシート積層法によって製作され
ている。具体的には、まず、上述の底板部となる略長方
形平板状の多数の領域が縦横の並びに一体的に配列形成
された一枚あるいはそれ以上の底板部用セラミックグリ
ーンシートと上述の枠体部となる略長方形枠状の多数の
領域が縦横の並びに一体的に配列形成された一枚あるい
はそれ以上の枠体部用セラミックグリーンシートとを準
備するとともに、これらのセラミックグリーンシートに
上述のメタライズ配線導体となるメタライズペーストを
印刷塗布した後、これらのセラミックグリーンシートを
上下に積層して各配線基板領域となる領域が縦横の並び
に配列形成されたセラミック母基板となるセラミックグ
リーンシート積層体を得、次にこのセラミックグリーン
シート積層体の上面に例えばカッター刃や金型により各
配線基板領域となる領域を区切る分割溝用の切り込みを
形成し、最後にこのセラミックグリーンシート積層体を
高温で焼成することによって製作される。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来の多数個取りセラミック配線基板によると、セラミッ
ク母基板用のセラミックグリーンシート積層体に分割溝
用の切り込みを入れた際に発生する応力によって枠体部
となる領域の長辺に平行な方向に形成された切り込みの
一部が閉じてしまいやすく、そのため、セラミックグリ
ーンシート積層体を焼成して得られるセラミック母基板
に形成された分割溝が癒着してしまうことがあり、その
ような癒着があると、セラミック母基板を分割溝に沿っ
て分割する際にその分割が困難であるとともに得られる
配線基板にばりや割れが発生しやすく正確に分割するこ
とができないという問題点を有していた。
【0007】本発明の目的は、セラミック母基板に形成
された分割溝が癒着することがなく、セラミック母基板
を分割溝に沿って容易かつ正確に分割することが可能な
多数個取りセラミック配線基板を提供することにある。
【0008】
【課題を解決するための手段】本発明の多数個取りセラ
ミック配線基板は、上面中央部に電子部品が搭載される
搭載部を有する略長方形平板状の底板部上に、搭載部を
取り囲む略長方形枠状の枠体部を積層して成る多数の配
線基板領域が縦横の並びに配列形成されたセラミック母
基板の上面に各配線基板領域を区切る分割溝が枠体部の
短辺に平行な方向と枠体部の長辺に平行な方向とに形成
されて成る多数個取りセラミック配線基板であって、枠
体部の短辺に平行な方向の分割溝の深さが枠体部の長辺
に平行な方向の分割溝の深さよりも浅いことを特徴とす
るものである。
【0009】本発明の多数個取りセラミック配線基板に
よれば、枠体部の短辺に平行な方向の分割溝の深さがこ
れと直交する分割溝の深さよりも浅いことから、セラミ
ック母基板となるセラミックグリーンシート積層体に分
割溝用の切込みを入れる際に、枠体部の短辺側では、そ
の長さが短い分だけ剛性が高く変形しにくいので分割溝
用の切り込みが浅くてもこの切り込みが閉じにくいとと
もに、これと直交する長辺側では短辺側の切り込みが浅
い分だけこの短辺側の切り込みを形成した際に発生する
応力の影響が小さので分割溝用の切り込みの一部が閉じ
てしまいにくい。
【0010】
【発明の実施の形態】次に、本発明の多数個取りセラミ
ック配線基板について添付の図面を基に説明する。
【0011】図1は、本発明の多数個取りセラミック配
線基板の実施の形態の一例を示す斜視図であり、1はセ
ラミック母基板、2は配線基板領域、3a・3bは分割
溝である。
【0012】セラミック母基板1は、例えばこの例では
酸化アルミニウム質焼結体や窒化アルミニウム質焼結体
・ムライト質焼結体・ガラス−セラミックス等のセラミ
ックス材料から成る二層の絶縁層4・5が積層されて成
り、その中央部に各々が小型の配線基板となる多数の配
線基板領域2が縦横の並びに一体的に配列形成されてい
る。
【0013】セラミック母基板1の中央部に配列形成さ
れた各配線基板領域2は、図2に部分拡大断面図で示す
ように、絶縁層4で形成された略長方形平板状の底板部
2aと、セラミック層5で形成された略長方形枠状の枠
体部2bとから構成されている。底板部2aはその上面
中央部に電子部品を搭載するための搭載部2cを有して
おり、この搭載部2cの上面から外周側面を介して下面
にかけてはタングステンやモリブデン・銅・銀等の金属
粉末メタライズから成るメタライズ配線導体6が被着形
成されている。そして、このメタライズ配線導体6の搭
載部2c上には電子部品の電極が半田バンプ等の電気的
接続手段を介して電気的および機械的にに接続される。
他方、枠体部2bは底板部2aの搭載部2cを取り囲む
ようにして底板部2a上に積層されており、その上面が
蓋体を接合するための封止面となっている。
【0014】このようなセラミック母基板1における絶
縁層4・5およびメタライズ配線導体6は、例えば絶縁
層4・5が酸化アルミニウム質焼結体から成る場合であ
れば、酸化アルミニウム・酸化珪素・酸化カルシウム・
酸化マグネシウム等の原料粉末に適当な有機バインダお
よび溶剤を添加混合して泥漿状となすとともにこれを従
来周知のドクタブレード法を採用してシート状に形成
し、これに例えば打ち抜き金型を用いて打ち抜き加工を
施すことにより絶縁層4・5用のセラミックグリーンシ
ートを準備するとともにこれらのセラミックグリーンシ
ートにメタライズ配線導体6用のタングステンペースト
をスクリーン印刷法により所定のパターンに印刷塗布
し、しかる後、これらのセラミックグリーンシートを上
下に積層してセラミック積層体となすとともにこのセラ
ミック積層体を還元雰囲気中約1600℃の温度で焼成する
ことによって形成される。
【0015】さらに、セラミック母基板1の上面には、
各配線基板領域2を区切る分割溝3a・3bが枠体部2
bの短辺に平行な方向および長辺に平行な方向に形成さ
れている。分割溝3a・3bは、その断面形状が略V字
状であり、セラミック母基板1の厚さや材質等により異
なるが、その深さが0.05〜1.5mm程度、その開口幅が
0.01〜0.3mm程度である。このような分割溝3a・3
bは、セラミック母基板1用のセラミックグリーンシー
ト積層体の上面にカッター刃や金型等を押し付けて切り
込みを入れておくことによって形成される。
【0016】そして、各配線基板領域2の搭載部2c上
に電子部品を搭載した後、セラミック母基板1を分割溝
3a・3bに沿って分割することにより、多数の電子装
置が同時集約的に製造されるのである。
【0017】なお、本発明においては、枠体部2bの短
辺に平行な方向に形成された分割溝3aの深さが長辺に
平行な方向に形成された分割溝3bの深さよりも浅くな
っており、そのことが重要である。
【0018】このように、枠体部2bの短辺に平行な方
向に形成された分割溝3aの深さが長辺に平行な方向に
形成された分割溝3bの深さよりも浅くなっていること
により、セラミック母基板1用のセラミックグリーンシ
ート積層体に分割溝3a・3b用の切り込みを入れる際
にこれらの切り込みが閉じにくく、したがって分割溝3
a・3bに癒着が発生しにくい。これは、セラミック母
基板1用のセラミックグリーンシート積層体の枠体部2
bとなる領域において、短辺側はその長さが短い分だけ
剛性が高く変形しにくいので分割溝3a用の切り込みが
浅くてもこの切り込みが閉じにくいとともに、長辺側で
は分割溝3a用の切り込みが浅い分だけこの分割溝3a
用の切り込みを形成した際に発生する応力の影響が小さ
ので分割溝3b用の切り込みが閉じにくいからである。
【0019】なお、枠体部2bの短辺に平行な方向に形
成された分割溝3aの深さが長辺に平行な方向に形成さ
れた分割溝3bの深さよりも0.05mm未満浅い場合に
は、長辺に平行な方向に形成された分割溝3bに癒着が
発生しやすくなり、他方、0.5mmを超えて浅い場合に
は、セラミック母基板1を分割溝3aに沿って分割する
ことが困難となる。したがって、枠体部2bの短辺に平
行な方向に形成された分割溝3aの深さは、長辺に平行
な方向に形成された分割溝3bの深さよりも0.05〜0.5
mm浅いことが好ましい。
【0020】かくして、本発明の多数個取りセラミック
配線基板によれば、各配線基板領域2の搭載部2c上に
電子部品を搭載した後、セラミック母基板1を分割溝3
a・3bに沿って分割することによりバリや割れのない
電子装置を提供することができる。
【0021】なお、本発明は、上述の実施の形態例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば上述の実施の
形態例では、セラミック母基板1は二層の絶縁層4・5
を積層することによって製作されていたが、セラミック
母基板1は三層以上の絶縁層を積層することによって製
作されてもよい。
【0022】
【発明の効果】以上説明したように、本発明の多数個取
りセラミック配線基板によれば、枠体部の短辺に平行な
方向の分割溝の深さが長辺に平行な方向の分割溝の深さ
よりも浅いことから、セラミック母基板となるセラミッ
クグリーンシート積層体に分割溝用の切込みを入れた際
に、これらの切り込みの一部が閉じてしまいにくい。し
たがって、分割溝に癒着がなくセラミック母基板を分割
溝に沿って容易かつ正確に分割することが可能な多数個
取りセラミック配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の多数個取りセラミック配線基板の実施
の形態の一例を示す斜視図である。
【図2】図1に示す多数個取りセラミック配線基板の部
分拡大断面図である。
【符号の説明】
1・・・・・・セラミック母基板 2・・・・・・配線基板領域 2a・・・・・底板部 2b・・・・・枠体部 2c・・・・・搭載部 3a・3b・・・分割溝

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上面中央部に電子部品が搭載される搭載
    部を有する略長方形平板状の底板部上に、前記搭載部を
    取り囲む略長方形枠状の枠体部を積層して成る多数の配
    線基板領域が縦横の並びに配列形成されたセラミック母
    基板の上面に前記各配線基板領域を区切る分割溝が前記
    枠体部の短辺に平行な方向と前記枠体部の長辺に平行な
    方向とに形成されて成る多数個取りセラミック配線基板
    であって、前記短辺に平行な方向の分割溝の深さが前記
    長辺に平行な方向の分割溝の深さよりも浅いことを特徴
    とする多数個取りセラミック配線基板。
JP2001159638A 2001-05-28 2001-05-28 多数個取りセラミック配線基板 Pending JP2002353573A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001159638A JP2002353573A (ja) 2001-05-28 2001-05-28 多数個取りセラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159638A JP2002353573A (ja) 2001-05-28 2001-05-28 多数個取りセラミック配線基板

Publications (1)

Publication Number Publication Date
JP2002353573A true JP2002353573A (ja) 2002-12-06

Family

ID=19003177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159638A Pending JP2002353573A (ja) 2001-05-28 2001-05-28 多数個取りセラミック配線基板

Country Status (1)

Country Link
JP (1) JP2002353573A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056305A (ja) * 2016-09-28 2018-04-05 株式会社デンソー コイル素子およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364091A (ja) * 1989-08-01 1991-03-19 Matsushita Electric Ind Co Ltd 電子部品用セラミック基板
JPH10270813A (ja) * 1997-03-27 1998-10-09 Murata Mfg Co Ltd ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
JPH11312851A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 配線基板用多数個取り基板
JP2000068414A (ja) * 1998-08-24 2000-03-03 Ngk Spark Plug Co Ltd リードレスパッケージの製造方法
JP2000286511A (ja) * 1999-03-31 2000-10-13 Kyocera Corp 電子部品用セラミック基板
JP2001044599A (ja) * 1999-07-29 2001-02-16 Kyocera Corp 多数個取りセラミック配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364091A (ja) * 1989-08-01 1991-03-19 Matsushita Electric Ind Co Ltd 電子部品用セラミック基板
JPH10270813A (ja) * 1997-03-27 1998-10-09 Murata Mfg Co Ltd ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
JPH11312851A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 配線基板用多数個取り基板
JP2000068414A (ja) * 1998-08-24 2000-03-03 Ngk Spark Plug Co Ltd リードレスパッケージの製造方法
JP2000286511A (ja) * 1999-03-31 2000-10-13 Kyocera Corp 電子部品用セラミック基板
JP2001044599A (ja) * 1999-07-29 2001-02-16 Kyocera Corp 多数個取りセラミック配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056305A (ja) * 2016-09-28 2018-04-05 株式会社デンソー コイル素子およびその製造方法

Similar Documents

Publication Publication Date Title
CN109392245B (zh) 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP4511311B2 (ja) 多数個取り配線基板および電子装置
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP2004343072A (ja) 多数個取り配線基板
JP3427031B2 (ja) 配線基板用多数個取り配列基板の製造方法
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP3404352B2 (ja) 多数個取りセラミック配線基板
JP2002353573A (ja) 多数個取りセラミック配線基板
JP2003017816A (ja) 多数個取り配線基板
JP4392138B2 (ja) 多数個取りセラミック配線基板の製造方法
JP2004221514A (ja) 多数個取り配線基板
JP3840116B2 (ja) 多数個取り配線基板
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2004023051A (ja) 多数個取り配線基板
JP2002324870A (ja) 多数個取りセラミック配線基板の製造方法
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JP2004349564A (ja) 多数個取り配線基板
JP4303539B2 (ja) 多数個取り配線基板
JP2003283067A (ja) 多数個取り配線基板
JP2004063501A (ja) 多数個取りセラミック基板およびその製造方法
JP2004047821A (ja) 多数個取り配線基板
JP2003163421A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101207