JP3404352B2 - 多数個取りセラミック配線基板 - Google Patents

多数個取りセラミック配線基板

Info

Publication number
JP3404352B2
JP3404352B2 JP2000091040A JP2000091040A JP3404352B2 JP 3404352 B2 JP3404352 B2 JP 3404352B2 JP 2000091040 A JP2000091040 A JP 2000091040A JP 2000091040 A JP2000091040 A JP 2000091040A JP 3404352 B2 JP3404352 B2 JP 3404352B2
Authority
JP
Japan
Prior art keywords
wiring board
ceramic
wiring
mother substrate
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000091040A
Other languages
English (en)
Other versions
JP2001284494A (ja
Inventor
亘 宮之原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000091040A priority Critical patent/JP3404352B2/ja
Publication of JP2001284494A publication Critical patent/JP2001284494A/ja
Application granted granted Critical
Publication of JP3404352B2 publication Critical patent/JP3404352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、略平板状のセラミ
ック母基板内に、半導体素子や水晶振動子等の電子部品
を収容するための凹部をそれぞれの一辺寄りに偏倚して
有する多数の略四角形状の配線基板領域を、セラミック
母基板の主面に設けた分割溝で各々が区切られるように
して縦横の並びに配列形成して成る多数個取りセラミッ
ク配線基板に関するものである。 【0002】 【従来の技術】従来、例えば半導体素子や水晶振動子等
の電子部品を収容するための電子部品収納用パッケージ
等に用いられる小型の配線基板は、酸化アルミニウム質
焼結体等のセラミックス材料から成る略四角平板状の絶
縁基体の上面に電子部品を搭載するための凹部が形成さ
れているとともに、この凹部の内側から絶縁基体の下面
にかけて複数のメタライズ配線導体が配設されて成る。
そして、絶縁基体の電子部品搭載用の凹部底面に電子部
品を搭載固定するとともにこの電子部品の電極をボンデ
ィングワイヤや半田等の電気的接続手段を介してメタラ
イズ配線導体に電気的に接続し、しかる後、絶縁基体の
上面に金属製のキャップや樹脂製の封止材を電子部品を
覆うように接合させ、絶縁基体に搭載された電子部品を
気密に封止することによって製品としての電子装置とな
る。 【0003】ところで、このような小型の配線基板は近
時の電子装置の小型化の要求に伴い、その大きさが数m
m角程度の極めて小さなものとなってきており、多数個
の小型配線基板の取り扱いを容易とするために、また小
型配線基板および電子装置の製作を効率よくするために
1枚の広面積のセラミック母基板中から多数個の小型配
線基板を同時集約的に得るようになした、いわゆる多数
個取りセラミック配線基板の形態で製作されている。 【0004】このような従来の多数個取りセラミック配
線基板は、図2に斜視図で示すように略平板状のセラミ
ック母基板11の中央部に、各々がその上面側に電子部品
搭載用の凹部13を有するとともに凹部13の内側から下面
にかけて導出するメタライズ配線導体14が配設されて成
る実質的に同一形状の略四角形の配線基板領域12を、縦
横の並びに同一向きに一体的に配列形成して成るととも
に、このセラミック母基板11の外周部に略四角枠状の捨
て代領域15を形成して成る。さらに、セラミック母基板
11の上面には各配線基板領域12を区切る所定深さの分割
溝16が縦横に形成されており、各配線基板領域12に電子
部品17を搭載するとともにボンディングワイヤ18等を介
してメタライズ配線導体14に電気的に接続し、しかる
後、各電子部品17を図示しない金属キャップや樹脂製封
止材により気密に封止し、最後に、セラミック母基板11
を分割溝16に沿って撓折して各配線基板領域12毎に分割
することによって個々の電子装置が得られる。 【0005】 【発明が解決しようとする課題】しかしながら、このよ
うな多数個取りセラミック配線基板においては、各配線
基板領域12に搭載される電子部品やメタライズ配線導体
14の配置を効率よくする等のために、電子部品搭載用の
凹部13が各配線基板領域12の一方の辺寄りに偏倚して設
けられることがある。このように電子部品搭載用の凹部
13が一方の辺寄りに偏倚して設けられた配線基板領域12
を縦横の並びに同一方向に配列形成して成る多数個取り
セラミック配線基板によれば、分割溝16を挟んで隣接す
る2つの配線基板領域12において、この分割溝16からそ
れぞれの凹部13までの幅が異なったものとなってしま
う。このように、分割溝16を挟んで隣接する2つの配線
基板領域12において、この分割溝16からそれぞれの凹部
13までの幅が異なったものとなると、この分割溝16に沿
ってセラミック母基板11を撓折する際に、撓折の応力が
分割溝16を挟んだ幅の異なる両側に不均一に印加される
ため、セラミック母基板11を分割溝16に沿って各配線基
板領域12毎に正確に分割することが困難となり、その結
果、得られる小型の配線基板にバリや欠けが発生しやす
いという問題点を有していた。 【0006】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、電子部品搭載用の凹部
が各配線基板領域の一辺寄りに偏倚して設けられた多数
個取りセラミック配線基板において、セラミック母基板
を分割線に沿って正確に撓折することができ、バリや欠
けのない小型の配線基板を容易に多数個同時集約的に製
造することが可能な多数個取りセラミック配線基板を提
供することにある。 【0007】 【課題を解決するための手段】本発明は、略平板状のセ
ラミック母基板内に、電子部品を搭載するための凹部を
それぞれの一方の辺寄りに偏倚して有する多数の略四角
形状の配線基板領域を、セラミック母基板の主面に設け
た分割溝で各々が区切られるようにして縦横の並びに配
列形成して成る多数個取りセラミック配線基板であっ
て、各配線基板領域は、隣接する配線基板領域の凹部
偏倚した側の辺同士が前記分割溝を挟んで互いに向かい
合うように配置されていることを特徴とするものであ
る。 【0008】本発明の多数個取りセラミック配線基板に
よれば、電子部品を搭載するための凹部をそれぞれの一
方の辺寄りに偏倚して有する多数の略四角形状の配線基
板領域を、隣接する配線基板領域の凹部が偏倚した側の
同士がセラミック母基板の主面に設けた分割溝を挟ん
互いに向かい合うように配列形成したことから、分割
溝を挟んで隣接する2つの配線基板領域において、その
分割溝からそれぞれの凹部までの幅が略均等となり、こ
のセラミック母基板を分割溝に沿って撓折する際に、撓
折の応力が分割溝を挟んだ両側に略均等に印加される。 【0009】 【発明の実施の形態】次に、本発明の多数個取りセラミ
ック配線基板について添付の図面を基に説明する。 【0010】図1は、本発明の多数個取りセラミック配
線基板の実施の形態の一例を示す斜視図であり、1はセ
ラミック母基板、2は配線基板領域、3は分割溝であ
る。 【0011】セラミック母基板1は、例えば酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体・ムライト
質焼結体・窒化珪素質焼結体・炭化珪素質焼結体・ガラ
ス−セラミックス等のセラミックス材料から成る略四角
形の平板であり、その中央部に各々が小型の配線基板と
なる略四角形状の多数の配線基板領域2がセラミック母
基板1の上面に形成された分割溝3で区切られて縦横の
並びに一体的に配列形成されており、その外周部にはこ
れらの多数の配線基板領域2を取り囲むようにして略四
角枠状の捨て代領域4が形成されている。なお、捨て代
領域4は、後述するように本発明の多数個取りセラミッ
ク配線基板の取り扱いを容易とするための領域であり、
必ずしもこれを設ける必要はない。 【0012】セラミック母基板1の中央部に配列形成さ
れた各配線基板領域2は、その上面中央部に電子部品5
を搭載するための凹部6をそれぞれの一方の辺寄りに偏
倚して有しているとともに、凹部6の底面から下面に導
出するタングステンやモリブデン・銅・銀等の金属粉末
メタライズから成るメタライズ配線導体7を有してい
る。そして、凹部6の底面には半導体素子や水晶振動子
等の電子部品5が搭載されるとともに、メタライズ配線
導体7にはこの電子部品5の各電極が例えばボンディン
グワイヤ8や半田バンプ等の電気的接続手段を介して電
気的に接続される。そして、凹部6の底面に電子部品5
を搭載するとともにこの電子部品5の各電極をボンディ
ングワイヤ8等を介してメタライズ配線導体7に電気的
に接続した後、各配線基板領域2の上面に図示しない金
属キャップや樹脂製封止材を電子部品5を覆うようにし
て固着することによって電子部品5が気密に封止され
る。 【0013】また、セラミック母基板1の上面には、各
配線基板領域2を区切る分割溝3が縦横に形成されてい
る。分割溝3は、その断面形状が略V字状であり、セラ
ミック母基板1の厚さや材質等により異なるが、その深
さが0.05〜1.5mm程度、その開口幅が0.01〜0.3mm程
度である。そして、各配線基板領域2の凹部6内に電子
部品5を気密に封止した後、セラミック母基板1を分割
溝3に沿って撓折して各配線基板領域2毎に分割するこ
とにより、多数の電子装置が同時集約的に製造されるの
である。なお、この例では、分割溝3はセラミック母基
板1の上面にのみ設けたが、分割溝3はセラミック母基
板1の上下両面に設けてもよい。 【0014】このような多数個取りセラミック配線基板
は、まずセラミック母基板1用の複数枚のセラミックグ
リーンシートを準備するとともに、これらのセラミック
グリーンシートに各配線基板領域2の凹部6を形成する
ため等の打ち抜き加工やメタライズ配線導体7を形成す
るための金属ペーストの印刷加工を施し、次にこれらの
セラミックグリーンシートを上下に積層し、上面側に電
子部品搭載用の凹部を有する多数の配線基板用領域が縦
横の並びに配列形成され生セラミック成形体を作製し、
次にこの生セラミック成形体の上面にカッター刃や金型
等により各配線基板用領域を区切る分割溝3用の切込み
を形成し、最後にこの生セラミック成形体を高温で焼成
することによって製造される。なお、セラミック母基板
1用のセラミックグリーンシートは、例えばセラミック
母基板1が酸化アルミニウム質焼結体から成る場合であ
れば、酸化アルミニウム・酸化珪素・酸化カルシウム・
酸化マグネシウム等の原料粉末に適当な有機バインダお
よび溶剤を添加混合して泥漿状となすとともに従来周知
のドクタブレード法を採用してシート状に成形すること
によって得られる。また、メタライズ配線導体7用の金
属ペーストは、例えばメタライズ配線導体7がタングス
テンメタライズから成る場合であれば、タングステン粉
末に適当な有機バインダ・溶剤を添加混合して適当な粘
度に調整することによって得られ、これを従来周知のス
クリーン印刷法を採用することによって所定パターンに
印刷塗布することができる。 【0015】そして、本発明の多数個取りセラミック配
線基板においては、各配線基板領域2は、隣接する配線
基板領域2の凹部6が偏倚した側の辺同士が分割溝3を
挟んで互いに向かい合うように配置されており、このこ
とが重要である。このように、各配線基板領域2は、隣
接する配線基板領域2の凹部6が偏倚した側の辺同士が
分割溝3を挟んで互いに向かい合うように配置されてい
ることから、各分割溝3を挟んで隣接する2つの配線基
板領域2同士において、この分割溝3からそれぞれの凹
部6までの幅が略同一となる。そのため、セラミック母
基板1を分割溝3に沿って撓折して分割する際に、撓折
の応力が隣接する各配線基板領域2間に略均等に印加さ
れ、その結果、セラミック母基板1が分割溝3に沿って
正確に分割されやすい。従って、バリや欠けのない所定
形状の小型の配線基板を多数個同時集約的に容易に得る
ことができる。なお、隣接する配線基板領域2同士にお
いて、隣接する配線基板領域2の凹部6が偏倚した側の
辺同士が分割溝3を挟んで互いに向かい合うように配置
するには、各配線基板領域2の凹部6が偏倚した側の辺
同士が分割溝3を挟んで互いに向かい合うように、配線
基板領域2を各列毎に水平方向に180゜回転させた状態
で交互に配置すれば良い。 【0016】さらに、セラミック母基板1の外周部に形
成された捨て代領域4は、この多数個取りセラミック配
線基板の取り扱いを容易とするための領域であり、その
上面には、配線基板領域2の各並びの延長領域上に略四
角形状のダミーの凹部8が設けられている。ダミーの凹
部8は、セラミック母基板1を分割溝3に沿って撓折す
る際に、配線基板領域2と捨て代領域4とを正確に分割
可能とするためのものであり、配線基板領域2側の辺が
これと隣接する凹部6の捨て代領域4側の辺に対して両
者間の分割溝3を挟んで略線対称となるように配置され
ている。そして、これにより配線基板領域2と捨て代領
域4との間の分割溝3からこれに隣接する凹部6までの
幅とダミーの凹部8までの幅が略均等となり、その結
果、セラミック母基板1を分割溝3に沿って撓折する際
に、撓折の応力が配線基板領域2側と捨て代領域4側と
の両方に略均等に印加され、配線基板領域2と捨て代領
域4とを正確に分割することができる。 【0017】かくして、本発明の多数個取りセラミック
配線基板によれば、セラミック母基板1を分割溝3に沿
って撓折して分割する際に、分割溝3に沿って各配線基
板領域2毎に良好に分割することができ、その結果、バ
リや欠けのない小型の配線基板を多数個同時集約的に得
ることができる。 【0018】 【発明の効果】以上説明したように、本発明の多数個取
りセラミック配線基板によれば、電子部品を搭載するた
めの凹部をそれぞれの一方の辺寄りに偏倚して有する多
数の略四角形状の配線基板領域を、隣接する配線基板領
域の凹部が偏倚した側の辺同士がセラミック母基板の主
面に設けた分割溝を挟んで互いに向かい合うように縦横
の並びに配列形成したことから、分割溝を挟んで隣接す
る2つの配線基板領域において、その分割溝からそれぞ
れの凹部までの幅が略均等となり、このセラミック母基
板を分割溝に沿って撓折する際に、撓折の応力が分割溝
を挟んだ両側に略均等に印加され、その結果、セラミッ
ク母基板を分割溝に沿って容易かつ正確に分割してバリ
や欠けのない小型の配線基板を多数個同時集約的に製造
することが可能な多数個取りセラミック配線基板を提供
することができる。
【図面の簡単な説明】 【図1】本発明の多数個取りセラミック配線基板の実施
の形態の一例を示す斜視図である。 【図2】従来の多数個取りセラミック配線基板を示す斜
視図である。 【符号の説明】 1・・・・セラミック母基板 2・・・・配線基板領域 3・・・・分割溝 5・・・・電子部品 6・・・・凹部

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 略平板状のセラミック母基板内に、電子
    部品を搭載するための凹部をそれぞれの一方の辺寄りに
    偏倚して有する多数の略四角形状の配線基板領域を、前
    記セラミック母基板の主面に設けた分割溝で各々が区切
    られるようにして縦横の並びに配列形成して成る多数個
    取りセラミック配線基板であって、前記各配線基板領域
    は、隣接する配線基板領域の凹部が偏倚した側の辺同士
    が前記分割溝を挟んで互いに向かい合うように配置され
    ていることを特徴とする多数個取りセラミック配線基
    板。
JP2000091040A 2000-03-29 2000-03-29 多数個取りセラミック配線基板 Expired - Fee Related JP3404352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000091040A JP3404352B2 (ja) 2000-03-29 2000-03-29 多数個取りセラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000091040A JP3404352B2 (ja) 2000-03-29 2000-03-29 多数個取りセラミック配線基板

Publications (2)

Publication Number Publication Date
JP2001284494A JP2001284494A (ja) 2001-10-12
JP3404352B2 true JP3404352B2 (ja) 2003-05-06

Family

ID=18606556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000091040A Expired - Fee Related JP3404352B2 (ja) 2000-03-29 2000-03-29 多数個取りセラミック配線基板

Country Status (1)

Country Link
JP (1) JP3404352B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10327360B4 (de) * 2003-06-16 2012-05-24 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates
DE102004009567B4 (de) * 2004-02-25 2007-01-04 Infineon Technologies Ag Verdrahtungsträger zur Aufnahme von Chips
JP4511335B2 (ja) * 2004-12-24 2010-07-28 京セラ株式会社 多数個取り配線基板および電子装置
JP4721926B2 (ja) * 2005-06-28 2011-07-13 京セラ株式会社 多数個取り配線基板

Also Published As

Publication number Publication date
JP2001284494A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
JP2004103811A (ja) 多数個取り配線基板
JP3404352B2 (ja) 多数個取りセラミック配線基板
JP3426988B2 (ja) 多数個取り配線基板
JP3472492B2 (ja) 多数個取り配線基板
JP3554189B2 (ja) 多数個取りセラミック配線基板
JP3427031B2 (ja) 配線基板用多数個取り配列基板の製造方法
JP3878871B2 (ja) 多数個取りセラミック基板
JP2001274280A (ja) 多数個取りセラミック配線基板
JP4666812B2 (ja) 多数個取り電子部品搭載用基板
JP3894841B2 (ja) 多数個取り配線基板
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP3840116B2 (ja) 多数個取り配線基板
JP4272506B2 (ja) 多数個取り配線基板
JP3878842B2 (ja) 多数個取り配線基板
JP4303539B2 (ja) 多数個取り配線基板
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JP2002353573A (ja) 多数個取りセラミック配線基板
JP2004023051A (ja) 多数個取り配線基板
JP2002289748A (ja) 電子部品搭載用基板
JP2003283067A (ja) 多数個取り配線基板
JP2004047821A (ja) 多数個取り配線基板
JP2002324870A (ja) 多数個取りセラミック配線基板の製造方法
JP6001464B2 (ja) 配線基板および電子装置
JP4601151B2 (ja) 多数個取り配線基板の製造方法
JP2001308469A (ja) 多数個取りセラミック配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3404352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees