JP3427031B2 - 配線基板用多数個取り配列基板の製造方法 - Google Patents

配線基板用多数個取り配列基板の製造方法

Info

Publication number
JP3427031B2
JP3427031B2 JP2000027404A JP2000027404A JP3427031B2 JP 3427031 B2 JP3427031 B2 JP 3427031B2 JP 2000027404 A JP2000027404 A JP 2000027404A JP 2000027404 A JP2000027404 A JP 2000027404A JP 3427031 B2 JP3427031 B2 JP 3427031B2
Authority
JP
Japan
Prior art keywords
wiring board
area
electronic component
wiring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000027404A
Other languages
English (en)
Other versions
JP2001217334A (ja
Inventor
孝太郎 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000027404A priority Critical patent/JP3427031B2/ja
Publication of JP2001217334A publication Critical patent/JP2001217334A/ja
Application granted granted Critical
Publication of JP3427031B2 publication Critical patent/JP3427031B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体素子や水晶
振動子等の電子部品を収容するための凹状の電子部品収
納部を上面側に有する多数の配線基板用領域を広面積の
母基板中に縦横に一体的に個配列形成して成る配線基板
用多数個取り配列基板の製造方法に関するものである。 【0002】 【従来の技術】従来、例えば半導体素子や水晶振動子等
の電子部品を収容するための電子部品収納用パッケージ
に用いられる配線基板は、酸化アルミニウム質焼結体等
のセラミックスから成る略四角平板状の絶縁基体の上面
に電子部品を収容するための凹状の電子部品収納部が形
成されているとともに、この電子部品収納部の内側から
絶縁基体の下面にかけて複数の配線導体が配設されて成
る。そして、絶縁基体の電子部品収納部の底面に電子部
品を搭載固定するとともに電子部品の電極をボンディン
グワイヤや半田等の電気的接続手段を介して配線導体に
電気的に接続し、しかる後、絶縁基体の上面に電子部品
収納部を塞ぐようにして金属やガラス等から成る蓋体を
接合させ、絶縁基体と蓋体とから成る容器内部に電子部
品を気密に収容することによって製品としての電子装置
となる。 【0003】ところで、このような配線基板は近時の電
子装置の小型化の要求に伴い、その大きさが数mm角程
度の極めて小さなものとなってきており、多数個の配線
基板の取り扱いを容易とするために、また配線基板およ
び電子装置の製作を効率よくするために1枚の広面積の
母基板中から多数個の配線基板を同時集約的に得るよう
になした、いわゆる多数個取り配列基板の形態で製作さ
れている。 【0004】この配線基板用多数個取り配列基板は、母
基板の中央部に、各々がその上面側に凹状の電子部品収
納部を有する実質的に同一形状の略四角形の配線基板領
域を縦横の並びに一体的に配列形成して成るとともに、
この母基板の外周部に配線基板領域を取り囲むようにし
て略四角枠状の捨て代領域を形成して成る。さらに、母
基板の上面には各配線基板領域を区切る所定深さの分割
溝が縦横に形成されており、この分割溝に沿って母基板
を撓折することによって個々の配線基板が得られる。 【0005】なお、この配線基板用多数個取り配列基板
は、セラミックグリーンシート積層法によって製作さ
れ、具体的には、まず、母基板用の複数枚のセラミック
グリーンシートを準備するとともに、これらのセラミッ
クグリーンシートに各電子部品収納部を形成するため等
の打ち抜き加工および配線導体を形成するため等の金属
ペーストの印刷加工を施し、次にこれらのセラミックグ
リーンシートを上下に積層し、上面側に電子部品収納部
用の凹部を有する多数の配線基板用領域が中央部に縦横
の並びに配列形成され、外周部にこれらの配線基板用領
域を取り囲む枠状の捨て代用領域が形成された生セラミ
ック成形体を作製し、次にこの生セラミック成形体の上
面にカッター刃や金型等により各配線基板用領域を区切
る分割溝用の切込みを形成し、最後にこの生セラミック
成形体を高温で焼成することによって製造される。 【0006】 【発明が解決しようとする課題】しかしながら、この従
来の配線基板用多数個取り配列基板によれば、生セラミ
ック成形体の上面に分割溝を形成するために切込みを入
れる際に、配線基板用領域では凹部が形成されているた
め剛性が低く変形しやすいのに対して捨て代用領域では
このような凹部が形成されていないため剛性が高く変形
しにくいので、配線基板用領域と捨て代用領域との間に
形成した切込みが捨て代用領域側に開きにくく、そのた
め、配線基板領域と捨て代領域との間に形成された分割
溝が強固に癒着してしまいやすく、その結果、母基板を
分割溝に沿って分割する際にその分割が困難となるとと
もに、得られる配線基板にばりや割れが発生しやすく正
確に分割することができないという問題点を有してい
た。 【0007】本発明はかかる従来の問題点に鑑み案出さ
れたものであり、その目的は母基板を分割溝に沿って容
易かつ正確に分割することが可能な配線基板用多数個取
り配列基板を提供することにある。 【0008】 【課題を解決するための手段】本発明の配線基板用多数
個取り配列基板の製造方法は、セラミックグリーンシー
ト積層体の中央部に、上面側に電子部品収納部用凹部を
有する多数の配線基板用領域を縦横の並びに配列形成し
て成るとともに、このセラミックグリーンシート積層体
の外周部に、配線基板用領域の各並びの両端の延長上に
それぞれ位置し上面側に開口する、延長方向に前記並び
の端部に位置する前記電子部品収納用凹部の幅の20%以
上の幅で、前記電子部品収納用凹部の深さの20%以上の
深さのダミー用凹部を有する捨て代用領域を形成して成
る生セラミック成形体を準備し、次にこの生セラミック
成形体の上面に前記各配線基板領域を区切る分割溝およ
び前記配線基板領域と前記捨て代用領域とを区切る分割
溝を形成し、しかる後、この生セラミック成形体を焼成
する工程とから成ることを特徴とするものである。 【0009】本発明の配線基板用多数個取り配列基板の
製造方法によれば、生セラミック成形体の捨て代用領域
に、配線基板用領域の各並びの両端の延長上にそれぞれ
位置し上面側に開口する、延長方向に並びの端部に位置
する電子部品収納用凹部の幅の20%以上の幅で、電子部
品収納用凹部の深さの20%以上の深さのダミー用凹部を
設け、この生セラミック成形体の上面に各配線基板領域
を区切る分割溝および配線基板領域と捨て代用領域とを
区切る分割溝を形成するようになしたことから、捨て代
用領域側の剛性がダミー用凹部によって低いものとな
り、そのため、この生セラミック成形体の上面に切込み
等により分割溝を形成する際に、配線基板用領域と捨て
代用領域との間に形成した切込み等による分割溝が配線
基板用領域側と捨て代用領域側の両側に良好に開いて、
その結果、得られる配線基板用多数個取り配列基板にお
いて、配線基板領域と捨て代用領域との間の分割溝に強
固な癒着が発生することが良好に防止される。 【0010】 【発明の実施の形態】次に、本発明の配線基板用多数個
取り配列基板の製造方法について添付の図面を基に説明
する。 【0011】図1は、本発明の製造方法が適用される配
線基板用多数個取り配列基板の実施の形態の一例を示す
斜視図であり、1は母基板、2は配線基板領域、3は捨
て代領域である。 【0012】母基板1は、例えばこの例では酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体・ムライト
質焼結体・窒化珪素質焼結体・炭化珪素質焼結体・ガラ
スセラミックス等のセラミックス材料から成る2層の絶
縁層1a・1bが積層されてなる略四角形の平板であ
り、その中央部に各々が配線基板となる多数の配線基板
領域2が縦横の並びに一体的に配列形成されており、そ
の外周部にはこれらの多数の配線基板領域2を取り囲む
ようにして略四角枠状の捨て代領域3が形成されてい
る。 【0013】母基板1の中央部に配列形成された各配線
基板領域2は、その上面中央部に電子部品4を収容する
ための凹状の電子部品収納部2aを有しているととも
に、電子部品収納部2aの底面から図示しないビアホー
ルを介して下面に導出するタングステンやモリブデン・
銅・銀等の金属粉末メタライズから成るメタライズ配線
導体5を有している。そして、電子部品収納部2aの内
側には半導体素子や水晶振動子等の電子部品4が収容さ
れるとともに、メタライズ配線導体5にはこの電子部品
4の各電極が例えばボンディングワイヤ6や半田バンプ
等の電気的接続手段を介して電気的に接続される。そし
て、電子部品収納部2a内に電子部品4を収容するとと
もにこの電子部品4の各電極をボンディングワイヤ6等
を介してメタライズ配線導体5に電気的に接続した後、
各配線基板領域2の上面に図示しない蓋体を電子部品4
を覆うようにして固着することによって電子部品4が気
密に封止される。 【0014】また、母基板1の外周部に形成された捨て
代領域3は、この配線基板用多数個取り配列基板の取り
扱いを容易とするための領域であり、その上面には、配
線基板領域2の各並びの両端の延長上に位置するように
ダミーの凹部3aが設けられている。なお、これらのダ
ミー凹部3aは、配線基板領域2と捨て代領域3との間
で後述する分割溝7が強固に癒着するのを防止するため
のものである。 【0015】さらに、母基板1の上面には、各配線基板
領域2を区切る分割溝7が縦横に形成されている。分割
溝7は、その断面形状が略V字状であり、母基板1の厚
さや材質などにより異なるが、その深さが0.05〜1.5m
m程度、その開口幅が0.01〜0.3mm程度である。そし
て、各配線基板領域2の電子部品収納部2a内に電子部
品4を気密に封止した後、母基板1を分割溝7に沿って
分割することにより、多数の電子装置が同時集約的に製
造されるのである。 【0016】次に、この配線基板用多数個取り配列基板
を本発明の製造方法によって製造する方法について説明
する。 【0017】まず、図2に斜視図で示すように、母基板
1用の2枚のセラミックグリーンシート11a・11bを準
備する。各セラミックグリーンシート11a・11bは、そ
れぞれ上述の配線基板用多数個取り配列基板の絶縁層1
a・1bに対応するものであり、絶縁層1a用のセラミ
ックグリーンシート11aには各配線基板領域2の電子部
品収納部2aを形成するための貫通孔Aならびにダミー
の凹部3aを形成するための貫通孔Bが打ち抜かれてお
り、絶縁層1b用のセラミックグリーンシート11bには
メタライズ配線導体5を各配線基板領域2の下面に導出
させるためのビアホールとなる貫通孔Cが打ち抜かれて
いる。 【0018】これらのセラミックグリーンシート11a・
11bは、例えば絶縁層1a・1bが酸化アルミニウム質
焼結体から成る場合であれば、酸化アルミニウム・酸化
珪素・酸化カルシウム・酸化マグネシウム等の原料粉末
に適当な有機バインダおよび溶剤を添加混合して泥漿状
となすとともに従来周知のドクタブレード法を採用して
シート状に形成し、これに例えば打ち抜き金型を用いて
打ち抜き加工を施すことにより所定の形状に形成され
る。 【0019】次に、図3に斜視図で示すように、セラミ
ックグリーンシート11bの上下面および貫通孔C内にメ
タライズ配線導体5用の金属ペースト15を印刷する。 【0020】この金属ペースト15は、例えばメタライズ
配線導体5がタングステンからなる場合であれば、タン
グステン粉末に適当な有機バインダ・溶剤を添加混合し
て適当な粘度に調整したものを従来周知のスクリーン印
刷法を採用することによってセラミックグリーンシート
11bの所定の位置に所定のパターンに印刷することがで
きる。 【0021】次に、図4に斜視図で示すように、セラミ
ックグリーンシート11aと11bとを積層してセラミック
積層体11の中央部に多数の配線基板用領域12が縦横の並
びに配列形成されて成るとともに外周部に枠状の捨て代
用領域13が形成されて成る生セラミック成形体を得る。
このとき、各配線基板用領域12の上面側には電子部品収
納部用の凹部12aが形成され、また、捨て代用領域13に
は配線基板用領域12の各並びの両端の延長上に位置する
ようにダミー用の凹部13aが形成される。なお、セラミ
ックグリーンシート11aと11bとの積層は、各セラミッ
クグリーンシート11a・11bに印刷した金属ペースト15
を例えば温風乾燥や赤外線乾燥などにより乾燥させた
後、セラミックグリーンシート11aの下面にバインダお
よび溶剤を含有する接着剤を塗布するとともに、セラミ
ックグリーンシート11b上にセラミックグリーンシート
11aを重ね、これらを例えば加熱装置を備えた油圧プレ
ス装置により上下から加熱しながらプレスして圧着する
方法が採用され得る。 【0022】次に、図5に斜視図で示すように、この生
セラミック成形体の上面にカッター刃やプレス金型等に
より各配線基板用領域12を区切る分割溝7用の切込み17
を入れる。 【0023】このとき、捨て代用領域13に、配線基板用
領域12の各並びの両端の延長上に位置するようにダミー
用凹部13aが形成されていることが重要である。そし
て、捨て代用領域13に、配線基板用領域12の各並びの両
端の延長上に位置するようにダミー用凹部13aが形成さ
れていることによって、生セラミック成形体の上面にカ
ッター刃やプレス金型等により各配線基板用領域12を区
切る切込み17を配線基板用領域12と捨て代用領域13との
間に形成する際に、ダミー用凹部13aにより捨て代用領
域13側が良好に変形して切込み17が配線基板用領域12側
と捨て代領域13側とに良好に開き、その結果、得られる
配列基板において分割溝7が強固に癒着するのを有効に
防止することができる。 【0024】なお、ダミー用凹部13aは、配線基板用領
域12の延長方向の幅が、これがその端部に位置する部分
の電子部品収納部用凹部12aの幅の20%未満であると、
配線基板用領域12と捨て代用領域13との間に切込み17を
形成する際に捨て代用領域13側が良好に変形せずに、得
られる配列基板において配線基板領域2と捨て代領域3
との間の分割溝6が強固に癒着してしまう危険性が大き
くなる。したがって、ダミー用凹部13aの配線基板用領
域12の延長方向の幅は、これがその端部に位置する部分
の電子部品収納部用凹部12aの幅の20%以上であること
が好ましい。 【0025】また、ダミー用凹部13aは、ダミー用凹部
13aと配線基板用領域12との間に形成された切込み17か
らの距離がこの切込み17から電子部品収納部用凹部12a
までの距離の約5倍を超えると、配線基板用領域12と捨
て代用領域13との間に切込み17を形成する際に捨て代用
領域13側が良好に変形せずに、得られる配列基板におい
て配線基板領域2と捨て代領域3との間の分割溝7が強
固に癒着してしまう危険性が大きくなる。したがって、
ダミー用凹部13aと配線基板用領域12との間に形成され
た切込み17からダミー用凹部13aまでの距離は、この切
込み17から電子部品収納部用凹部12aまでの距離の約5
倍以下であることが好ましい。 【0026】さらに、ダミー用凹部13aの深さは電子部
品収納部用凹部12aの深さの20%未満であると、配線基
板用領域12と捨て代用領域13との間に切込み17を形成す
る際に捨て代用領域13側が良好に変形せずに、得られる
配列基板において配線基板領域2と捨て代領域3との間
の分割溝7が強固に癒着してしまう危険性が大きくな
る。したがって、ダミー用凹部13aの深さは、電子部品
収納部用凹部12aの深さの20%以上であることが好まし
い。 【0027】そして、最後に切込み17が形成された生セ
ラミック成形体を高温で焼成することによって図1に示
すような配線基板用多数個取り配列基板が製作される。
この配線基板用多数個取り配列基板によれば、配線基板
領域2と捨て代領域3との間に設けられた分割溝7は強
固に癒着することがなく、その結果、母基板1を分割溝
7に沿って分割すると、容易かつ正確に分割され、得ら
れる各配線基板に割れやバリが発生することを有効に防
止することができる。 【0028】かくして、本発明の配線基板用多数個取り
配列基板の製造方法によれば、分割溝7に強固な癒着が
なく、母基板1をこの分割溝7に沿って容易、かつ正確
に分割することが可能な配線基板用多数個取り配列基板
を提供することができる。 【0029】なお、本発明は、上述の実施の形態例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、上述の実施
の形態例では生セラミック成形体の捨て代用領域13にダ
ミー用凹部13aを配線基板用領域12の全ての並びの両端
の延長上に位置するようにして設けたが、図6に斜視図
で示すように、生セラミック成形体の捨て代用領域13に
おいて配線基板用領域12のいくつかの並びの一端の延長
上の部位にはダミー用凹部13aを設けずに、代わりにこ
の部位に貫通孔13bや切欠き13cを設けてもよい。この
場合、配線基板用領域12と捨て代用領域13との間に分割
溝7用の切込み17を形成する際に、貫通孔13bや切欠き
13cによって捨て代用領域13側が良好に変形して、その
結果、得られる配列基板において配線基板領域2と捨て
代領域3との間の分割溝7が強固に癒着することが良好
に防止される。また、このような貫通孔13bや切欠き13
cは、得られる配線基板用多数個取り配列基板において
種々の加工を行う際の位置決め用の貫通孔や切欠きとし
て用いることができる。 【0030】なお、このような貫通孔13bや切欠き13c
は、母基板1用のセラミックグリーンシート11a・11b
に適当な打ち抜き加工を施すことにより形成される。ま
た、このような貫通孔13bや切欠き13cは、配線基板用
領域12の延長方向の幅が、これがその端部に位置する電
子部品収納部用凹部12aの幅の20%未満であると、配線
基板用領域12と捨て代用領域13との間に切込み17を形成
する際に捨て代用領域13側が良好に変形せずに、得られ
る配列基板において配線基板領域2と捨て代領域3との
間の分割溝7が強固に癒着してしまう危険性が大きくな
る。したがって、貫通孔13bや切欠き13cの配線基板用
領域12と対向する幅は、これに対抗する電子部品収納部
用凹部12aの幅の20%以上であることが好ましい。 【0031】また、貫通孔13bや切欠き13cは、これら
と配線基板用領域12との間に形成された切込み17からの
距離がこの切込み17から電子部品収納部用凹部12aまで
の距離の約5倍を超えると、配線基板用領域12と捨て代
用領域13との間に切込み17を形成する際に捨て代用領域
13側が良好に変形せずに、得られる配列基板において配
線基板領域2と捨て代領域3との間の分割溝7が強固に
癒着してしまう危険性が大きくなる。したがって、貫通
孔13bや切欠き13cと配線基板用領域12との間に形成さ
れた切込み17から貫通孔13bや切欠き13cまでの距離
は、この切込み17から電子部品収納部用凹部12aまでの
距離の約5倍以下であることが好ましい。 【0032】さらに、上述の実施の形態例では、セラミ
ックグリーンシート積層体11は2枚のセラミックグリー
ンシートを積層することによって製作されていたが、セ
ラミックグリーンシート積層体11は3枚以上のセラミッ
クグリーンシートを積層することによって製作されてい
てもよい。 【0033】 【発明の効果】以上説明したように、本発明の配線基板
用多数個取り配列基板の製造方法によれば、生セラミッ
ク成形体の捨て代用領域に、配線基板用領域の各並びの
両端の延長上にそれぞれ位置し上面側に開口する、延長
方向に並びの端部に位置する電子部品収納用凹部の幅の
20%以上の幅で、電子部品収納用凹部の深さの20%以上
の深さのダミー用凹部を設け、この生セラミック成形体
の上面に各配線基板領域を区切る分割溝および配線基板
領域と捨て代用領域とを区切る分割溝を形成するように
なしたことから、捨て代用領域側の剛性がダミー用凹部
によって低いものとなり、そのため、この生セラミック
成形体の上面に分割溝用の切込みを形成する際に、配線
基板用領域と捨て代用領域との間に形成した切込みによ
る分割溝が配線基板用領域側と捨て代用領域側の両側に
良好に開いて、その結果、得られる配線基板用多数個取
り配列基板において、配線基板領域と捨て代用領域との
間の分割溝に強固な癒着が発生することが良好に防止さ
れ、母基板を分割溝に沿って容易かつ正確に分割するこ
とが可能な配線基板用多数個取り配列基板を提供するこ
とができる。
【図面の簡単な説明】 【図1】本発明の製造方法により製造される配線基板用
多数個取り配列基板の実施の形態の一例を示す斜視図で
ある。 【図2】図1に示す配線基板用多数個取り配列基板の製
造方法を説明するための工程毎の斜視図である 【図3】図1に示す配線基板用多数個取り配列基板の製
造方法を説明するための工程毎の斜視図である。 【図4】図1に示す配線基板用多数個取り配列基板の製
造方法を説明するための工程毎の斜視図である。 【図5】図1に示す配線基板用多数個取り配列基板の製
造方法を説明するための工程毎の斜視図である。 【図6】本発明の実施の形態の他の例を示す斜視図であ
る。 【符号の説明】 11・・・・・・セラミックグリーンシート積層体 12・・・・・・配線基板用領域 12a・・・・・電子部品収納用凹部 13・・・・・・捨て代用領域 13a・・・・・ダミー用凹部 13b・・・・・貫通孔 13c・・・・・切欠き 17・・・・・・分割線用切込み

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 セラミックグリーンシート積層体の中央
    部に、上面側に電子部品収納部用凹部を有する多数の配
    線基板用領域を縦横の並びに配列形成して成るととも
    に、前記セラミックグリーンシート積層体の外周部に、
    前記各並びの両端の延長上にそれぞれ位置し上面側に開
    口する、延長方向に前記並びの端部に位置する前記電子
    部品収納用凹部の幅の20%以上の幅で、前記電子部品
    収納用凹部の深さの20%以上の深さのダミー用凹部を
    有する捨て代用領域を形成して成る生セラミック成形体
    を準備する工程と、次に前記生セラミック成形体の上面
    に前記各配線基板領域を区切る分割溝および前記配線基
    板領域と前記捨て代用領域とを区切る分割溝を形成する
    工程と、しかる後、前記生セラミック成形体を焼成する
    工程とから成ることを特徴とする配線基板用多数個取り
    配列基板の製造方法。
JP2000027404A 2000-01-31 2000-01-31 配線基板用多数個取り配列基板の製造方法 Expired - Fee Related JP3427031B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000027404A JP3427031B2 (ja) 2000-01-31 2000-01-31 配線基板用多数個取り配列基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000027404A JP3427031B2 (ja) 2000-01-31 2000-01-31 配線基板用多数個取り配列基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001217334A JP2001217334A (ja) 2001-08-10
JP3427031B2 true JP3427031B2 (ja) 2003-07-14

Family

ID=18552979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000027404A Expired - Fee Related JP3427031B2 (ja) 2000-01-31 2000-01-31 配線基板用多数個取り配列基板の製造方法

Country Status (1)

Country Link
JP (1) JP3427031B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562474B2 (ja) * 2004-09-27 2010-10-13 京セラ株式会社 多数個取り配線基板の製造方法
JP4812516B2 (ja) * 2006-05-29 2011-11-09 京セラ株式会社 複数個取り配線基板
JP2008084922A (ja) * 2006-09-26 2008-04-10 Kyocera Corp セラミック基板の製造方法
JP5319463B2 (ja) * 2009-09-03 2013-10-16 株式会社東芝 位置決め性を向上した窒化珪素基板、およびそれを用いた半導体装置
JP2013095628A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 焼結構造体の製造方法

Also Published As

Publication number Publication date
JP2001217334A (ja) 2001-08-10

Similar Documents

Publication Publication Date Title
CN107534024B (zh) 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
JP3427031B2 (ja) 配線基板用多数個取り配列基板の製造方法
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP3404375B2 (ja) 多数個取り配線基板
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP4651152B2 (ja) 多数個取りセラミック配線基板
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP2004343072A (ja) 多数個取り配線基板
JP3488826B2 (ja) 配線基板用多数個取り基板
JP2002299520A (ja) 配線基板および多数個取り配線基板
JP4721926B2 (ja) 多数個取り配線基板
JP2004221514A (ja) 多数個取り配線基板
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP3842683B2 (ja) 多数個取り配線基板
JP4392138B2 (ja) 多数個取りセラミック配線基板の製造方法
JP3840116B2 (ja) 多数個取り配線基板
JP3878842B2 (ja) 多数個取り配線基板
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP4991190B2 (ja) 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2004119586A (ja) 多数個取り配線基板
JP2007318034A (ja) 複数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2004023051A (ja) 多数個取り配線基板
JP2002324870A (ja) 多数個取りセラミック配線基板の製造方法
JP2005340562A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3427031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees