JP3404375B2 - 多数個取り配線基板 - Google Patents

多数個取り配線基板

Info

Publication number
JP3404375B2
JP3404375B2 JP2000353784A JP2000353784A JP3404375B2 JP 3404375 B2 JP3404375 B2 JP 3404375B2 JP 2000353784 A JP2000353784 A JP 2000353784A JP 2000353784 A JP2000353784 A JP 2000353784A JP 3404375 B2 JP3404375 B2 JP 3404375B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
plating
conductor
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000353784A
Other languages
English (en)
Other versions
JP2002158306A (ja
Inventor
和浩 加治屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000353784A priority Critical patent/JP3404375B2/ja
Publication of JP2002158306A publication Critical patent/JP2002158306A/ja
Application granted granted Critical
Publication of JP3404375B2 publication Critical patent/JP3404375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、広面積の母基板中
に各々が半導体素子や水晶振動子等の電子部品を搭載す
るための小型の配線基板となる多数の配線基板領域を縦
横の並びに一体的に配列形成して成る多数個取り配線基
板に関するものである。 【0002】 【従来の技術】従来、例えば半導体素子や水晶振動子等
の電子部品を収容するための電子部品収納用パッケージ
に用いられる小型の配線基板は、酸化アルミニウム質焼
結体等のセラミックスから成る略四角平板状の絶縁基体
の上面に電子部品を収容するための凹部が形成されてい
るとともに、この凹部の内側から絶縁基体の下面にかけ
て複数の配線導体を配設して成る。そして、絶縁基体の
凹部の底面に電子部品を搭載固定するとともに電子部品
の電極をボンディングワイヤや半田等の電気的接続手段
を介して凹部内の配線導体に電気的に接続し、しかる
後、絶縁基体の上面に凹部を塞ぐようにして金属やガラ
ス等から成る蓋体やエポキシ樹脂等から成る樹脂製充填
材を接合させ、凹部の内部に電子部品を気密に収容する
ことによって製品としての電子装置となる。 【0003】ところで、このような配線基板は近時の電
子装置の小型化の要求に伴い、その大きさが数mm角程
度の極めて小さなものとなってきており、多数個の配線
基板の取り扱いを容易とするために、また配線基板およ
び電子装置の製作を効率よくするために1枚の広面積の
母基板中から多数個の配線基板を同時集約的に得るよう
になした、いわゆる多数個取り配線基板の形態で製作さ
れている。 【0004】この多数個取り配線基板は、複数の絶縁層
を積層して成る略平板状の母基板の中央部に各々がその
上面側に電子部品を収容するための凹部およびこの凹部
内から下面にかけて複数の配線導体を有する略四角形の
多数の配線基板領域を縦横の並びに一体的に配列形成し
て成るとともに、この母基板の外周部にこれらの配線基
板領域を取り囲むようにして略四角枠状の捨て代領域を
形成して成る。そして、例えば各配線基板領域の凹部内
に電子部品を収容した後、母基板を各配線基板領域毎に
分割することによって多数個の電子装置が同時集約的に
製作される。 【0005】ところで一般的に、このような多数個取り
配線基板においては、配線導体が酸化腐食するのを防止
するとともに配線導体と電子部品の電極との電気的な接
続を良好なものとするために、各配線導体の露出表面に
は例えば厚みが1〜10μm程度のニッケルめっき層と厚
みが0.1〜3μm程度の金めっき層とが電解めっき法に
より順次被着されている。 【0006】従来、このような多数個取り配線基板にお
いて各配線導体に電解めっき法によりニッケルめっき層
や金めっき層を被着させるには、捨て代領域の内部に各
配線導体が電気的に共通に接続された枠状のめっき導通
用導体を設けておくとともに捨て代領域の外周側面にこ
のめっき導通用導体が電気的に接続された端子導体を被
着させておき、この多数個取り配線基板を電解めっき液
中に浸漬するとともに端子導体からめっき導通用導体を
介して各配線導体に電解めっきのための電荷を供給する
ことによって各配線導体の露出表面に電解めっきを行な
う方法が採用されていた。 【0007】 【発明が解決しようとする課題】しかしながら、この多
数個取り配線基板によると、これを電解めっき液中に浸
漬して各配線基板領域の配線導体に電解めっきのための
電荷を供給すると、電界中の電気力線は最外周に配列さ
れた配線基板領域の配線導体に大きく集中しやすいこ
と、およびこの最外周に配列された配線基板領域ではこ
れに隣接する捨て代領域の上面が平坦なために他の配線
基板領域と比較してめっき液が流動しやすく、そのため
新たなめっき金属源が供給されやすいこと等から最外周
に配列された配線基板領域の配線導体には他の配線基板
領域の配線導体に比べて極端に厚いめっき金属層が被着
されてしまい、その結果、各配線基板領域の配線導体に
被着されるめっき金属層の厚みのばらつきが大きなもの
となってしまい、全ての配線導体に所定の厚みのめっき
金属層を被着させることが困難であるという問題点を有
していた。 【0008】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、各配線基板領域の配線
導体に被着されるめっき金属層の厚みのばらつきを小さ
いものとして、全ての配線基板領域の配線導体に所定の
厚みのめっき金属層を電解めっき法により被着させるこ
とが可能な多数個取り配線基板を提供することにある。 【0009】 【課題を解決するための手段】本発明の多数個取り配線
基板は、複数の絶縁層を積層して成る母基板の中央部
に、各々が上面側に電子部品を収容するための凹部およ
び電子部品の電極が電気的に接続される複数の配線導体
を有する多数の配線基板領域を縦横の並びに配列形成し
て成るとともに、この母基板の外周部に、各配線導体が
電気的に共通に接続されためっき導通用導体を絶縁層間
に有する枠状の捨て代領域を形成して成る多数個取り配
線基板であって、捨て代領域の上面側にめっき導通用導
体を露出させる複数のダミー凹部を配線基板領域の並び
の両端にそれぞれ一つずつ対応するように設けたことを
特徴とするものである。 【0010】本発明の多数個取り配線基板によれば、母
基板の外周部に形成された捨て代領域の上面側にめっき
導通用導体を露出させる複数のダミー凹部を配線基板領
域の並びの両端にそれぞれ一つずつ対応するように設け
たことから、この多数個取り配線基板を電解めっき液中
に浸漬するとともに各配線基板領域の配線導体にめっき
導通用導体を介して電荷を供給すると、電界中の電気力
線は、各配線基板領域よりも外周側に位置するダミー凹
部内に露出しためっき導通用導体に大きく集中し、母基
板の中央部に形成された各配線基板領域の配線導体には
略均等に分散される。また、ダミー凹部によって捨て代
領域におけるめっき液の流動に対する抵抗が大きくなる
ことから、最外周に配列された配線基板領域と他の配線
基板領域とにおけるめっき液の流動が略均一となる。 【0011】 【発明の実施の形態】次に、本発明の多数個取り配線基
板について添付の図面を基に説明する。 【0012】図1は本発明の多数個取り配線基板の実施
の形態の一例を示す上面図であり、図2は図1に示す多
数個取り配線基板のA−A線における断面図である。図
中、1は母基板、2は配線基板領域、3は捨て代領域で
ある。 【0013】母基板1は、例えば酸化アルミニウム質焼
結体や窒化アルミニウム質焼結体・ムライト質焼結体・
ガラス−セラミックス等のセラミックス材料から成る2
層の絶縁層1a・1bが積層されて成る略四角形の平板
であり、その中央部に縦横の並びに配列形成された多数
の配線基板領域2と、その外周部にこれらの配線基板領
域2を取り囲むようにして形成された略四角枠状の捨て
代領域3とで構成されている。そして、各配線基板領域
2の角部に対応して複数の貫通孔1cが形成されてお
り、また相対向する外周側面には2対の切り欠き1dが
形成されている。 【0014】このような母基板1は、セラミックグリー
ンシート積層法によって製作され、具体的には、絶縁層
1a・1b用のセラミックグリーンシートをそれぞれ準
備するとともに、これらのセラミックグリーンシートに
適当な打ち抜き加工を施した後に積層し、それを高温で
焼成することによって製作される。 【0015】母基板1の中央部に配列形成された各配線
基板領域2は、それぞれが小型の配線基板となる領域で
あり、それぞれの上面中央部に電子部品4を収容するた
めの略四角形の凹部2aを有しており、凹部2aの底面
から貫通孔1cを介して下面にかけてはタングステンや
モリブデン・銅・銀等の金属粉末メタライズから成る配
線導体5を有している。そして、凹部2a内には半導体
素子や水晶振動子等の電子部品4が収容されるととも
に、配線導体5にはこの電子部品4の各電極が例えばボ
ンディングワイヤ6や半田バンプ等の電気的接続手段を
介して電気的に接続され、しかる後、各配線基板領域2
の上面に図示しない蓋体や樹脂充填材を電子部品4を覆
うようにして接合することによって電子部品4が封止さ
れる。なお、このような凹部2aは、絶縁層1b用のセ
ラミックグリーンシートに凹部2a用の略四角形の貫通
孔を打ち抜いておくことによって形成され、配線導体5
は、絶縁層1a用のセラミックグリーンシートに配線導
体5用のメタライズペーストを所定のパターンに印刷塗
布しておくことによって形成される。 【0016】さらに、母基板1の上下面には、各配線基
板領域2を区切る分割溝7が縦横に形成されており、各
配線基板領域2の凹部2a内に電子部品4を収容した
後、母基板1を分割溝7に沿って分割することにより、
多数の電子装置が同時集約的に製造される。分割溝7
は、その断面形状が略V字状であり、母基板1の厚さや
材質などにより異なるが、その深さが0.05〜1.5mm程
度、その開口幅が0.01〜0.3mm程度である。このよう
な分割溝7は、絶縁層1a・1b用のセラミックグリー
ンシートを積層した後、この積層体の上下面にカッター
刃や金型により切り込みを入れておくことによって形成
される。 【0017】また、母基板1の外周部に形成された捨て
代領域3は、母基板1の加工や取り扱いを容易とするた
めの領域である。そして、その絶縁層1a・1b間には
各配線基板領域2の配線導体5が電気的に共通に接続さ
れた略四角枠状のめっき導通用導体8が形成されてお
り、さらにその側面の各切り欠き1d内にはめっき導通
用導体8が電気的に接続された端子導体9が被着されて
いる。 【0018】これらのめっき導通用導体8および端子導
体9は、タングステンやモリブデン・銀・銅等の金属粉
末メタライズから成り、各配線基板領域2の配線導体5
に電解めっきのための電荷を供給するための供給路とし
て機能する。そして、母基板1を電解めっき液中に浸漬
するとともに端子導体9からめっき導通用導体8を介し
て各配線基板領域2の配線導体5に電解めっきのための
電荷を供給することにより、各配線基板領域2の配線導
体5の露出表面にニッケルめっき層や金めっき層等のめ
っき金属層が被着される。このようなめっき導通用導体
8および端子導体9は絶縁層1a・1b用のセラミック
グリーンシートにめっき導通用導体8用および端子電極
9用のメタライズペーストを所定のパターンに印刷塗布
しておくことによって形成される。 【0019】さらに、捨て代領域3の上面には、めっき
導通用導体8を露出させる略四角形の複数のダミー凹部
3aが配線基板領域2の並びの両端にそれぞれ一つずつ
対応するように設けられている。これらのダミー凹部3
aは、各配線基板領域2の配線導体5に略均一な厚みの
めっき金属層を被着させるためのものであり、母基板1
を電解めっき液中に浸漬するとともに端子導体9からめ
っき導通用導体8を介して各配線基板領域2の配線導体
5に電解めっきのための電荷を供給して各配線基板領域
2の配線導体5にめっき金属層を被着させる際、各配線
基板領域2の配線導体5よりも外周側に位置するめっき
導通用導体8を露出させることにより電界中の電気力線
をダミー凹部3a内に露出しためっき導通用導体8に大
きく集中させ、それにより各配線基板領域2の配線導体
5には電気力線を略均一に分散させるとともに、ダミー
凹部3aによる凹凸により捨て代領域3の上面側におけ
るめっき液の流れに対する抵抗を大きなものとすること
により、最外周に配列された配線基板領域2と他の配線
基板領域2とにおけるめっき液の流動を略均一なものと
し、それらにより各配線基板領域2の配線導体5に略均
一な厚みのめっき金属層を被着させることを可能とす
る。 【0020】なお、各ダミー凹部3a内に露出するめっ
き導通用導体8の面積は、各配線基板領域2の上面側に
おける被めっき面積に対して20〜200%の範囲が好まし
い。各ダミー凹部3a内に露出するめっき導通用導体8
の面積が各配線基板領域2の上面側における被めっき面
積に対して20%未満であると、配線導体5に電解めっき
法によりめっき金属層を被着させる際に電界中の電気力
線をダミー凹部3a内に露出するめっき導通用導体8に
良好に集中させることができず、そのため各配線基板領
域2の配線導体5に略均一な厚みのめっき金属層を被着
させることが困難となる傾向にあり、他方、200%を超
えると、ダミー凹部3a内に露出しためっき導通用導体
8に不要なめっき金属層が多量に被着されてめっきの効
率が低下してしまう。 【0021】このようなダミー凹部3aは、絶縁層1b
用のセラミックグリーンシートにダミー凹部3a用の貫
通孔を打ち抜いておくことによって形成される。なお、
このように配線基板領域2の各並びの両端にそれぞれ対
応してダミー凹部3aが形成されていることによって、
絶縁層1a・1b用のセラミックグリーンシートの積層
体にカッター刃やプレス金型等により各配線基板領域2
を区切る分割溝7用の切り込みを形成する際に、最外周
の配線基板領域2と捨て代領域3との間に形成された分
割溝7が両側に略均等に開き、その結果、最外周の配線
基板領域2と捨て代領域3との間に形成された分割溝7
が癒着してしまうことを有効に防止することができる。 【0022】かくして、本発明の多数個取り配線基板に
よれば、母基板1をニッケルめっきや金めっきのための
電解めっき液中に浸漬するとともに、端子導体9からめ
っき導通用導体8を介して各配線基板領域2の配線導体
5に電解めっきのための電荷を供給することによって各
配線基板領域2の配線導体5に電解めっきによるめっき
金属層を略均一な厚みに被着させ、しかる後、各配線基
板領域2の凹部2a内に電子部品4を搭載固定するとと
もに、この電子部品4の電極と配線導体5とをボンディ
ングワイヤ6や半田等の電気的接続手段を介して接続
し、最後に、各配線基板領域2の上に金属やセラミック
スから成る蓋体やエポキシ樹脂等から成る樹脂製充填材
を接合するとともに、母基板1を分割溝7に沿って分割
することにより、多数個の電子装置が同時集約的に製作
される。 【0023】なお、本発明は上述の実施の形態の一例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば、種々の変更は可能であり、例えば上述の実
施の形態の一例では、母基板1は2層の絶縁層1a・1
bを積層して形成されていたが、母基板1は3層以上の
絶縁層を積層することにより形成されていてもよい。 【0024】また、上述の実施の形態の一例では、ダミ
ー凹部3aは凹部2aと実質的に同じ大きさに形成され
ていたが、ダミー凹部3aは凹部2aと異なる大きさで
あってもよい。この場合、ダミー凹部3aの幅および長
さおよび深さはそれぞれ凹部2aの幅および長さおよび
深さの20%以上であることが好ましい。ダミー凹部3a
の幅および長さおよび深さがそれぞれ凹部2aの幅およ
び長さおよび深さの20%未満であると、捨て代領域3に
おけるめっき液の流れに対する抵抗を適度に大きくする
ことが困難となる。 【0025】 【0026】 【発明の効果】本発明の多数個取り配線基板によれば、
母基板の外周部に形成された捨て代領域の上面側にめっ
き導通用導体を露出させる複数のダミー凹部を配線基板
領域の並びの両端にそれぞれ一つずつ対応するように
けたことから、この多数個取り配線基板を電解めっき液
中に浸漬するとともに各配線基板領域の配線導体にめっ
き導通用導体を介して電荷を供給すると、電界中の電気
力線は各配線基板領域よりも外周側に位置するダミー凹
部内に露出しためっき導通用導体に大きく集中して母基
板中央部に形成された各配線基板領域の配線導体には略
均等に分散される。また、ダミー凹部によって捨て代領
域におけるめっき液の流動に対する抵抗が大きくなるこ
とから、最外周に配列された配線基板領域と他の配線基
板領域とにおけるめっき液の流動が略均一となる。その
ため、各配線基板領域の配線導体に厚みばらつきの小さ
な所定の厚みのめっき金属層を被着させることができ
る。
【図面の簡単な説明】 【図1】本発明の多数個取り配線基板の実施の形態の一
例を示す上面図である。 【図2】図1に示した多数個取り配線基板のA−A線に
おける断面図である。 【符号の説明】 1・・・・・・・母基板 2・・・・・・・配線基板領域 2a・・・・・・電子部品を収容するための凹部 3・・・・・・・捨て代領域 3a・・・・・・ダミー凹部 4・・・・・・・電子部品 5・・・・・・・配線導体 8・・・・・・・めっき導通用導体

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 複数の絶縁層を積層して成る母基板の中
    央部に、各々が上面側に電子部品を収容するための凹部
    および前記電子部品の電極が電気的に接続される複数の
    配線導体を有する多数の配線基板領域を縦横の並びに配
    列形成するとともに、前記母基板の外周部に、前記各配
    線導体が電気的に共通に接続されためっき導通用導体を
    前記絶縁層間に有する枠状の捨て代領域を形成して成る
    多数個取り配線基板であって、前記捨て代領域の上面側
    に前記めっき導通用導体を露出させる複数のダミー凹部
    前記配線基板領域の前記並びの両端にそれぞれ一つず
    つ対応するように設けたことを特徴とする多数個取り配
    線基板。
JP2000353784A 2000-11-21 2000-11-21 多数個取り配線基板 Expired - Fee Related JP3404375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000353784A JP3404375B2 (ja) 2000-11-21 2000-11-21 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000353784A JP3404375B2 (ja) 2000-11-21 2000-11-21 多数個取り配線基板

Publications (2)

Publication Number Publication Date
JP2002158306A JP2002158306A (ja) 2002-05-31
JP3404375B2 true JP3404375B2 (ja) 2003-05-06

Family

ID=18826487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000353784A Expired - Fee Related JP3404375B2 (ja) 2000-11-21 2000-11-21 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP3404375B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557786B2 (ja) * 2005-04-27 2010-10-06 京セラ株式会社 多数個取り配線基板
JP2007207934A (ja) * 2006-01-31 2007-08-16 Kyocera Kinseki Corp シート状集合基板
JP4594253B2 (ja) * 2006-02-27 2010-12-08 京セラ株式会社 多数個取り配線基板
JP4812516B2 (ja) * 2006-05-29 2011-11-09 京セラ株式会社 複数個取り配線基板
JP4712065B2 (ja) * 2008-04-14 2011-06-29 京セラ株式会社 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
KR101007327B1 (ko) 2009-05-08 2011-01-13 삼성전기주식회사 인쇄회로기판 패널
KR101903554B1 (ko) * 2011-12-21 2018-10-04 삼성전기주식회사 인쇄회로기판
JP2020088348A (ja) * 2018-11-30 2020-06-04 日本特殊陶業株式会社 配線基板、及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2002158306A (ja) 2002-05-31

Similar Documents

Publication Publication Date Title
JP4676964B2 (ja) 多数個取り基板
JP3404375B2 (ja) 多数個取り配線基板
JP2004103811A (ja) 多数個取り配線基板
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP3426988B2 (ja) 多数個取り配線基板
JP3838935B2 (ja) 多数個取り配線基板
JP3472492B2 (ja) 多数個取り配線基板
JP4651152B2 (ja) 多数個取りセラミック配線基板
JP4476064B2 (ja) 多数個取り電子部品収納用パッケージおよび電子装置
JP3427031B2 (ja) 配線基板用多数個取り配列基板の製造方法
JP4272550B2 (ja) 多数個取り配線基板
JP4272506B2 (ja) 多数個取り配線基板
JP2004023051A (ja) 多数個取り配線基板
JP3842683B2 (ja) 多数個取り配線基板
JP4484543B2 (ja) 多数個取り配線基板
JP3878842B2 (ja) 多数個取り配線基板
JP3798992B2 (ja) 多数個取りセラミック配線基板
JP3840116B2 (ja) 多数個取り配線基板
JP2006147659A (ja) 多数個取り配線基板および電子装置
JP2006100546A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2006041310A (ja) 多数個取り配線基板
JP4303539B2 (ja) 多数個取り配線基板
JP2000151037A (ja) 多数個取り配線基板
JP2004047821A (ja) 多数個取り配線基板
JP2005285865A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3404375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees