JP4476064B2 - 多数個取り電子部品収納用パッケージおよび電子装置 - Google Patents

多数個取り電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP4476064B2
JP4476064B2 JP2004220833A JP2004220833A JP4476064B2 JP 4476064 B2 JP4476064 B2 JP 4476064B2 JP 2004220833 A JP2004220833 A JP 2004220833A JP 2004220833 A JP2004220833 A JP 2004220833A JP 4476064 B2 JP4476064 B2 JP 4476064B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
main surface
electronic component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004220833A
Other languages
English (en)
Other versions
JP2006041286A (ja
Inventor
伸一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004220833A priority Critical patent/JP4476064B2/ja
Publication of JP2006041286A publication Critical patent/JP2006041286A/ja
Application granted granted Critical
Publication of JP4476064B2 publication Critical patent/JP4476064B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

本発明は、広面積のセラミック母基板中に各々が例えば半導体素子や水晶振動子等の電子部品を搭載するための小型のセラミック基板となる多数の領域を縦横の並びに配列形成して成る多数個取りセラミック基板およびその製造方法、ならびにこれを用いた電子部品収納用パッケージおよび電子装置に関する。
従来、半導体素子や水晶振動子等の電子部品を搭載するための電子部品収納用パッケージとして、その取扱いを容易なものとするために、また電子部品を収容するための凹部が形成されたセラミック基板やこれを使用した電子装置の製作を効率良いものとするために、電子部品収納用パッケージと成るセラミック基板領域を広面積のセラミック母基板中に縦横の並びに配列形成した、いわゆる多数個取りセラミック基板の形態で製作されているものがある。
従来の多数個取りセラミック基板について、添付の図面に基づいて詳細に説明する。図4は、従来の多数個取りセラミック基板の一例を示す平面図であり、この図において、101はセラミック母基板、102はセラミック基板領域、103は分割溝である。
セラミック母基板101は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体、窒化珪素質焼結体、炭化珪素質焼結体、ガラスセラミックス等の電気絶縁材料から成る四角形状の平板であり、その中央部には多数のセラミック基板領域102が分割溝103で区切られて縦横の並びに一体的に配列形成されており、その外周部には四角枠状の捨て代領域104が形成されている。
セラミック母基板101の中央部に配列形成された各セラミック基板領域102は、それぞれが小型のセラミック基板となる領域であり、その上面から下面にかけて導出するタングステンやモリブデン、銅、銀等の金属粉末メタライズから成る配線導体105が被着形成されている。そして、セラミック基板領域102の上面に図示しない電子部品が搭載されるとともにその電子部品の電極が配線導体105にボンディングワイヤや半田等の電気的接続手段を介して電気的に接続される。
他方、セラミック母基板101の外周部に形成された捨て代領域104は、セラミック母基板101の製造や搬送等を容易とするための領域であり、この捨て代領域104を用いてセラミック母基板101の加工時や搬送時の位置決め、加工時の固定等が行なわれる。
また、分割溝103は、セラミック母基板101を各セラミック基板領域102に容易かつ正確に分割することを可能とするためのものであり、断面がV字形状の溝である。そして、セラミック母基板101の各セラミック基板領域102に電子部品を搭載する前や搭載した後に、セラミック母基板101を分割溝103に沿って撓折することによりセラミック母基板101が各セラミック基板領域102に分割される(特許文献1参照)。
このような多数個取りセラミック基板では、分割溝103に沿って正確、かつ容易に分割することができ、小型のセラミック基板領域102を多数個同時集約的に得ることができた。
しかしながら、近年のセラミック基板は小型化する傾向にあり、セラミック母基板101が薄くなるとともに、セラミック母基板101に形成される各セラミック基板領域102が小さくなる傾向にある。それに伴って、分割溝103の幅が狭くなり、分割溝103の幅が狭くなると、分割溝103を挟んで分断されるべき配線導体105が完全に分断されず、分割溝103を介して互いに癒着してしまうという場合があった。
すなわち、多数個取りセラミック基板となるセラミックグリーンシートに配線導体105となる低粘度のメタライズペーストを印刷塗布し、分割溝103と成る切込を入れた際に、分割溝103と成る切込付近にメタライズペーストがその表面張力によって溜り、分割溝103を隔てて溜ったメタライズペーストが分割溝103を乗り越えて一体化し、互いに癒着してしまう場合があった。このように配線導体105が分割溝103を介して互いに癒着してしまうと、セラミック母基板101を分割する際に癒着した配線導体105が無理やり撓折されて分割されることとなり、配線導体105の分割された端面にバリを生じたり、配線導体105に欠け等の欠損を発生させ、配線導体105を所定の形状に形成することができなくなるという問題点があった。
また、従来の多数個取りセラミック基板の他の例として、図5に示す分割溝103内にセラミック母基板101の焼成温度では焼結しないセラミック106が付着されている構成の多数個取りセラミック基板があった(特許文献2参照)。
この多数個取りセラミック基板において、分割溝103内にセラミック母基板101の焼成温度で焼結しないセラミック106が付着されている他は、図4に示す多数個取りセラミック基板と同様の構成である。
分割溝103内にセラミック母基板101の焼成温度では焼結しないセラミック106が付着されていることによって、分割溝103はその内壁がセラミック106を挟んで両側で分離された状態となっている。従って、分割溝103の幅が狭いものとなっても、分割溝103を挟んで配線導体105が癒着することが防止できた。なお、セラミック106は、例えば高純度アルミナ粉末や高純度窒化アルミニウム粉末から成る。
この結果、図5の構成においては、セラミック母基板101を分割する際に、配線導体105にバリや欠け等を発生させてしまうことがなくなり、配線導体105を所定の形状に形成することができた。
また、セラミック106は、焼結していないことから、例えばセラミック母基板101を各セラミック基板領域102に分割した後に、得られたセラミック基板を超音波洗浄すること等により容易に除去することができた。
特開平7−290438号公報 特開2004−63501号公報
しかしながら、上記のセラミック基板領域102が小さいものになると、それに伴って、配線導体105の面積も小さいものとなる。そのため、配線導体105を例えば外部電気回路基板等にロウ材等の接着剤を介して接続しようとしても、セラミック基板を外部電気回路基板等に強固に接続固定するのが困難となるという問題点を有していた。
また、セラミック基板領域102が上側主面の中央部に電子部品を収容する凹部が形成されるとともに凹部の周辺部に封止用の蓋体を接合するためのメタライズ層が形成される電子部品収納用パッケージの形態である場合、セラミック基板領域102が小さいものになると、メタライズ層の幅も狭くなり、ロウ材等の接着剤を介して蓋体を接合する際に、接着剤がメタライズ層からはみ出てしまう場合があった。その結果、蓋体をセラミック基板に強固に接合できなくなるとともに、はみ出た接着剤が配線導体105や外部電気回路基板の配線に接触して固化し、電気的短絡を生じさせてしまうという問題点を有していた。
また、多数個取りセラミック基板となるセラミックグリーンシートに配線導体105となるメタライズペーストを印刷塗布し、分割溝103と成る切込を入れた際に、切り込まれた分割溝103に接する配線導体105の端部がセラミックグリーンシートから剥がれやすくなり、配線導体105の面積が小さいために配線導体105の密着強度を十分確保できないという問題点を有していた。
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、広面積のセラミック母基板中に小型の電子部品収納用パッケージとなる多数の領域を縦横の並びに配列形成して成る多数個取りの電子部品収納用パッケージにおいて、分割線に沿って分割が容易であるとともに、外部電気回路基板や蓋体等を強固に接合できるメタライズ層を備えた多数個取りセラミック基板およびその製造方法ならびに多数個取り電子部品収納用パッケージおよび電子装置を提供することにある。
本発明の多数個取り電子部品収納用パッケージは、上側主面及び下側主面に複数の区画に区分する分割溝がそれぞれ形成されるとともに、前記各区画の中央部に電子部品を収容するための凹部が形成されたセラミック母基板と、前記凹部の周辺部に形成された上部メタライズ層と、前記凹部の底面に形成されるとともに電子部品に電気的に接続される配線導体と、前記セラミック母基板の下側主面の前記各区画に形成された下部メタライズ層と、前記配線導体と前記下部メタライズ層とを電気的に接続する内部導体と、を具備してなる。そして、前記分割溝の内面から前記主面の前記分割溝の周囲にかけて前記セラミック母基板と同じ材質のセラミック層が形成され、前記セラミック層における前記分割溝の周囲に形成された部分が、前記上部メタライズ層及び前記下部メタライズ層よりもそれぞれ前記主面上に突出していることを特徴とする。
また、前記メタライズ層の一部が、前記セラミック層により被覆されていることが好ましい。
本発明の電子装置は、上記構成の多数個取り電子部品収納用パッケージと、前記凹部に収容されて前記配線導体に電気的に接続された電子部品と、前記セラミック母基板の上側主面の前記各凹部を覆うようにそれぞれ取着された蓋体とを具備して成る多数個取り電子装置を前記分割溝に沿って分割して成ることを特徴とする。
本発明の多数個取り電子部品収納用パッケージは、セラミック母基板の主面に形成されたメタライズ層を備え、セラミック層における前記分割溝の周囲に形成された部分が、メタライズ層よりも主面上に突出している。このように、セラミック母基板の主面の分割溝の周囲に形成されたセラミック層がその厚みの分、セラミック母基板の主面から突出することによって、セラミック母基板の主面に形成された配線導体等のメタライズ層にロウ材等の接着剤を介して外部電気回路基板等を接続する際、メタライズ層の表面に隙間を形成することができる。そのため、この隙間にロウ材等の接着剤を溜ることができるので、ロウ材の接着強度を強固なものとできる。従って、メタライズ層の面積が小さいものとなっても、ロウ材等の接着剤により外部電気回路基板等に強固に接続固定できる。
また、セラミック層がセラミック母基板と同じ材質で形成されているとともに分割溝の内面から主面の分割溝の周囲にかけて形成されているので、セラミック層で覆われているメタライズ層の端部がセラミック母基板から剥がれるのを防止でき、メタライズ層の密着強度を大きくすることができる。
また、分割溝の内面から主面の分割溝の周囲にかけてセラミック層が形成されていることから、セラミック層が、分割溝周囲に形成されたメタライズ層に被着されるロウ材等の接着剤の流れ止めとして機能する。
また、多数個取り電子部品収納用パッケージの下側主面に下部メタライズ層が分割溝を挟んで各区画に形成されているとともに、下部メタライズ層の分割溝に接する端部に形成されたセラミック層がその厚みの分、下部メタライズ層の表面から突出していることによって、下部メタライズ層と電子部品収納用パッケージが取り付けられる外部電気回路基板とをロウ材等の接着剤を介して接続する際、下部メタライズ層と外部電気回路基板との間に隙間を形成することができ、この隙間にロウ材等の接着剤を溜めることができるので、ロウ材の接着強度を強固なものとでき、電子部品収納用パッケージを外部電気回路基板に強固に接合できる。従って、電子部品収納用パッケージが小さいものになって、下部メタライズ層の面積が小さいものとなっても、電子部品収納用パッケージを外部電気回路基板等に強固に接続固定できる。
また、多数個取り電子部品収納用パッケージの上側主面に上部メタライズ層が分割溝を挟んで各区画に形成されているとともに、上部メタライズ層の分割溝に接する端部に形成されたセラミック層がその厚みの分、上部メタライズ層の表面から突出していることによって、上部メタライズ層に蓋体をロウ材等の接着剤を介して接合しても、接着剤がセラミック層よりも外側に流れるのを抑制し、上部メタライズ層から外側にはみ出てしまうのを防止できる。その結果、蓋体を電子部品収納用パッケージの上側主面に強固に接合できるとともに、接着剤が配線導体や下部メタライズ層,外部電気回路基板の配線にはみ出すことがなく、配線導体や下部メタライズ層,外部電気回路基板の配線に電気的短絡を生じさせることがない。
本発明の電子装置は、上記構成の多数個取り電子部品収納用パッケージと、凹部に収容されて配線導体に電気的に接続された電子部品と、セラミック母基板の上側主面の各凹部を覆うようにそれぞれ取着された蓋体とを具備して成る多数個取り電子装置を分割溝に沿って分割して成ることから、上記本発明の電子部品収納用パッケージの特徴を備え、長期にわたって正常かつ安定に電子部品が作動する電子装置を提供することができる。
以下、セラミック母基板が電子部品収納用パッケージ(以下、単にパッケージともいう)の形態である場合について、本発明の多数個取りセラミック基板を詳細に説明する。図1は本発明の多数個取りセラミック基板について実施の形態の一例を示す平面図、図2は図1のX−X’線における断面図、図3は図1および図2に示す多数個取りセラミック基板を個片に分割し外部電気回路基板に実装した本発明の電子装置の実施の形態の一例を示す断面図であり、1はセラミック母基板、2は電子部品収納用パッケージ、3は分割溝、4は捨て代領域、5はメタライズ層、6はセラミック層、7は蓋体、8は電子部品、9は電気的接続手段である。
なお、3aは分割溝3のうち上側主面に形成された上部分割溝、3bは分割溝3のうち下側主面に形成された下部分割溝、5aはメタライズ層5のうち上側主面に形成された上部メタライズ層、5bはメタライズ層5のうち下側主面に形成された下部メタライズ層、6aはセラミック層6のうち上側主面に形成された上部セラミック層、6bはセラミック層6のうち下側主面に形成された下部セラミック層を示す。
本発明の多数個取りセラミック基板は、セラミック母基板1の主面に、セラミック母基板1を複数の区画に区分する分割溝3を形成して成る多数個取りセラミック基板であって、分割溝3の内面から主面の分割溝3の周囲にかけてセラミック母基板1と同じ材質のセラミック層6が形成されているものである。
そして、この多数個取りセラミック基板と、セラミック母基板1の上側主面の各区画の中央部に形成された電子部品8を収容するための凹部2aと、凹部2aの周辺部に形成された上部メタライズ層5aと、凹部2aの底面に形成されるとともに電子部品8に電気的に接続される配線導体2bと、セラミック母基板1の下側主面の各区画に形成されるとともに内部導体2cを介して配線導体2bに電気的に接続された下部メタライズ層5bとを具備することによって、本発明の多数個取り電子部品収納用パッケージと成る。
セラミック母基板1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体、窒化珪素質焼結体、炭化珪素質焼結体、ガラスセラミックス等の電気絶縁材料から成る四角形状の平板であり、その中央部には多数のパッケージ2が分割溝3で区切られて縦横の並びに一体的に配列形成されており、その外周部には四角枠状の捨て代領域4が形成されている。
図1〜図3に示す実施の形態の一例においては、分割溝3はセラミック母基板1の上側主面側に形成された上部分割溝3aとこの上部分割溝3aに対向するようにして下側主面側に形成された下部分割溝3bとから成るが、分割溝3は必ずしも上下主面に対向するようにして形成する必要はなく、セラミック母基板1の厚みや形態によっては上側主面または下側主面だけに形成される場合もあるし、上側主面および下側主面の対向しない部分に形成される場合もある。
セラミック母基板1の中央部に配列形成された複数の区画は、それぞれが小型のパッケージ2となる領域であり、上側主面の中央部に電子部品8を収容する凹部2aが形成されるとともに凹部2aの周辺部に上部メタライズ層5aが形成され、かつ凹部2aの底面に電子部品8と電気的に接続するための配線導体2bが形成され、さらに下側主面に配線導体2bに内部導体2cを介して電気的に接続された下部メタライズ層5bが形成されている。そして、凹部2aに電子部品8が収容されるとともにその電子部品8の電極が配線導体2bにボンディングワイヤ等の電気的接続手段9を介して電気的に接続される。
他方、セラミック母基板1の外周部に形成された捨て代領域4は、セラミック母基板1の製造や搬送等を容易とするための領域であり、この捨て代領域4を用いてセラミック母基板1の加工時や搬送時の位置決め、加工時の固定等が行なわれる。
また、セラミック母基板1には、各パッケージ2に区切る上部分割溝3aと下部分割溝3bとが形成されている。上部分割溝3aと下部分割溝3bとは、セラミック母基板1を各パッケージ2に容易かつ正確に分割することを可能とするためのものであり、断面がV字形状の溝である。なお、上部分割溝3aと下部分割溝3bの幅や深さはセラミック母基板1を構成する材料により異なるが、通常その幅は0.1〜1mm程度であり、その深さは0.05〜1mm程度である。
そして、セラミック母基板1の各パッケージ2に電子部品8を搭載する前や搭載した後に、セラミック母基板1を上部分割溝3aと下部分割溝3bとに沿って撓折することによりセラミック母基板1が各パッケージ2に分割される。
さらに、本発明の多数個取りセラミック基板では、分割溝3の内面からセラミック母基板1の主面の分割溝3の周囲にかけてセラミック母基板1と同じ材質から成るセラミック層6が形成される。図1〜図3に示す実施の形態の一例においては、上部分割溝3aの周囲と下部分割溝3bの周囲とにセラミック母基板1と同じ材質から成る上部セラミック層6aおよび下部セラミック層6bが被着されている。
この構成により、上部分割溝3aを挟んで対向する上部メタライズ層5aの端部、および下部分割溝3bを挟んで対向する下部メタライズ層5bの端部がセラミック層6に覆われて隔てられるので、上部分割溝3aおよび下部分割溝3bを挟んで対向する上部メタライズ層5a同士および下部メタライズ層5b同士のメタライズペーストが癒着するのを防ぐことができる。その結果、セラミック母基板1を分割する際に、上部メタライズ層5aおよび下部メタライズ層5bにバリや欠け等を発生させてしまうことがなくなる。そして、所定の形状のメタライズ層5を有する多数個取りセラミック基板を分割溝3に沿って正確、かつ容易に多数個同時集約的に得ることができる。
メタライズペーストは、通常その粘度が300〜700PIS(ポアズ)程度であり、セラミックグリーンシートの表面を流れやすい。一方、セラミックペーストは、通常その粘度が1000〜2000PIS程度であり、流れにくい。従い、メタライズペーストの表面をセラミックペーストで覆った後に分割溝3を形成することにより、分割溝3を挟んで塗布されたメタライズペースト同士がセラミックペーストに覆われて隔てられるので、メタライズペーストが流れることによって分割溝3を挟んで塗布されたメタライズペースト同士が分割溝3を越えて癒着してしまうのを防ぐことができる。
セラミック層6、即ち上部セラミック層6aおよび下部セラミック層6bはセラミック母基板1と同じ材質から成り、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等のセラミックスから成る。これによって焼成されたセラミック層6は、セラミック母基板1と一体化して分割溝3の内面から主面の分割溝3の周囲にかけて強固に形成される。
なお、分割溝3の内面に形成されるセラミック層6は、分割溝3の底面に向かって漸次厚みが薄くなるように形成されるのが好ましく、これによってセラミック層6の下端がセラミック母基板1と強固に一体化するとともに、V字状の分割溝3を埋めてしまわないようにすることができる。このようなセラミック層6は、セラミック層6となるセラミックペーストを塗布後にセラミックグリーンシートの主面にセラミックペーストの上から切り込み刃を押し入れて分割溝3となる切込みを形成することにより、容易に形成可能である。
そして、セラミック母基板1の主面の分割溝3の周囲のメタライズ層5の上面にかけてセラミック層6が形成されていることから、セラミック層6がメタライズ層5に被着されるロウ材等の接着剤の流れ止めとして機能する。また、セラミック層6がメタライズ層5の分割溝3に接する端部を覆うように形成されているので、メタライズ層5の端部がセラミック層6により保持されて、メタライズ層5がセラミック母基板1の主面から剥がれるのを防止できる。従って、メタライズ層5の面積が狭いものであっても強固な被着強度を確保することができる。
具体的には、図1〜図3に示すように、パッケージ2の上側主面に上部メタライズ層5aが形成されているとともに、上側主面の上部分割溝3aの周囲の上部メタライズ層5aの上にかけて上部セラミック層6aが形成されていることによって、上部セラミック層6aが上部メタライズ層5aの端部を保持し、上部メタライズ層5aがパッケージ2から剥がれるのを防止できる。また、パッケージ2の下側主面に下部メタライズ層5bが形成されているとともに、下側主面の分割溝3bの周囲の下部メタライズ層5bの下面にかけて下部セラミック層6bが形成されていることによって、下部セラミック層6bが下部メタライズ層5bの端部を保持し、下部メタライズ層5bがパッケージ2から剥がれるのを防止できる。
さらに、パッケージ2の下側主面に下部メタライズ層5bが形成されているとともに、下部分割溝3bの周囲に下部セラミック層6bが形成されていることによって、図3に示すように、下部メタライズ層5bと外部電気回路基板20の配線20aとをロウ材等の第二の接着剤10bを介して接続する際、パッケージ2の下側主面の外周部に下部セラミック層6bがその厚みの分、突出しているので、下部メタライズ層5bと配線20aとの間に隙間20bを形成することができる。そして、下部メタライズ層5bと配線20aとの隙間20bにロウ材等の第二の接着剤10bを溜めることができ、パッケージ2を外部電気回路基板20に強固に接合できる。
従って、パッケージ2が小さいものになって、下部メタライズ層5bの面積も小さいものとなっても、下部メタライズ層5bと配線20aとの間に隙間20bを形成することができ、その隙間20bにロウ材等の第二の接着剤10bを確実に溜めることができ、パッケージ2を外部電気回路基板20に強固に接続固定できる。
また、パッケージ2の上側主面に上部メタライズ層5aが形成されているとともに、上部分割溝3aの周囲にかけて上部セラミック層6aが形成されていることによって、上部メタライズ層5aに蓋体7をロウ材等の第一の接着剤10aを介して接合しても、第一の接着剤10aが上部セラミック層5aよりも外側に流れるのを抑制し、上部メタライズ層5aからはみ出てしまうのを防止できる。その結果、蓋体7をパッケージ2の上側主面に強固に接合できるとともに、第一の接着剤10aが配線導体2bや下部メタライズ層5b,外部電気回路基板20の配線20aにはみ出すことがなく、配線導体2bや下部メタライズ層5b,外部電気回路基板20の配線20aに電気的短絡を生じさせることがない。
そして、図3に示すように、このようなパッケージ2の凹部2aに電子部品8を収容し、電子部品8の電極を配線導体2bにボンディングワイヤ等の電気的接続手段9を介して電気的に接続し、パッケージ2の上面に蓋体7を取着することにより、上記本発明の電子部品収納用パッケージの特徴を備え、長期にわたって正常かつ安定に電子部品8が作動する電子装置を提供することができる。
次に、上述の多数個取りセラミック基板を製造する本発明の多数個取りセラミック基板の製造方法について詳しく説明する。
本発明の多数個取りセラミック基板の製造方法は、セラミックグリーンシートの主面の分割溝3が形成される部位にセラミック層6と成るセラミックペーストを塗布する工程と、セラミックペースト上からセラミックグリーンシートの主面に切り込み刃を押し入れて分割溝3と成る切込を形成する工程と、セラミックグリーンシートを焼成する工程とを具備している。
先ず、パッケージ2の底板部2dとなる領域を縦横の並びに有している下層セラミックグリーンシートを準備する。下層セラミックグリーンシートは、底板部2dとなる領域を縦横の並びに有しているとともに各領域に内部導体2cとなる複数の貫通孔を有している。このような下層セラミックグリーンシートは、セラミック母基板1が例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等のセラミック原料粉末に適当な有機バインダおよび溶剤を添加混合して泥漿状のセラミックペーストとなすとともに、これを従来周知のドクターブレード法を採用してシート状に形成し、それに適当な打ち抜き加工や切断加工を施すことにより製作される。
次に、下層セラミックグリーンシートの上面から下面にかけて形成された貫通孔に内部導体2c用のメタライズペーストを充填するとともに、上面に配線導体2bとなるメタライズペーストを所定パターンに印刷塗布し、かつ下面に下部メタライズ層5bとなるメタライズペーストを所定パターンに印刷塗布する。このような配線導体2b,下部メタライズ層5b用のメタライズペーストは配線導体2bおよび下部メタライズ層5bが例えばタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ、溶剤等を添加混合してペースト状とすることにより得られる。
次に、パッケージ2の枠部2eとなる領域を縦横の並びに有している上層セラミックグリーンシートを準備する。上層セラミックグリーンシートは、枠部2eとなる領域を縦横の並びに有しているとともに各領域に凹部2aとなる複数の貫通孔を有している。このような上層セラミックグリーンシートは、下層セラミックグリーンシートと同様な方法によって製作される。しかる後、下層セラミックグリーンシートの上に上層セラミックグリーンシートを積層する。
次に、上層セラミックグリーンシートの上面に上部メタライズ層5aとなるメタライズペーストを所定パターンに印刷塗布する。このような上部メタライズ層5a用のメタライズペーストは、配線導体2b,下部メタライズ層5b用のメタライズペーストと同様に形成される。
そして、各パッケージ2となる領域の境界の上面にセラミック母基板1と同じ材質から成る上部セラミック層6aと成るセラミックペーストを格子状のパターンに印刷塗布するとともに、下層セラミックグリーンシートの下面の各パッケージ2となる領域の境界の下面にセラミック母基板1と同じ材質から成る下部セラミック層6bと成るセラミックペーストを格子状のパターンに印刷塗布する。
上部セラミック層6a,下部セラミック層6b用のセラミックペーストは、セラミック母基板1が例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム粉末に適当な有機バインダ、溶剤等を添加混合してペースト状とすることにより得られる。このセラミックペーストは、メタライズペーストよりも粘度が高く、セラミックグリーンシート表面においてメタライズペーストよりも流れ難い。
また、これらのメタライズペーストおよびセラミックペーストは、従来周知のスクリーン印刷法を採用することによって上層セラミックグリーンシートおよび下層セラミックグリーンシートに印刷塗布される。なお、セラミックグリーンシートに印刷塗布されるセラミックペーストはその厚みが5μm未満の場合、後述するようにセラミックグリーンシートの上面にセラミックペーストの上から切込み刃を押し入れて分割溝3用の切込みを入れる際にセラミックペーストの一部を分割溝3の内面に十分に付着させて形成することが困難となる傾向にあり、他方、50μmを超えると、セラミックペーストが分割溝3用の切込みに多量に流れ込み易くなり、分割溝3用の切込みがセラミックペーストで埋まり分割溝3でセラミック母基板1を分割し難くなる虞がある。従って、セラミックグリーンシートに印刷塗布されるセラミックペーストの厚みは5〜50μmの範囲が好ましい。
なお、セラミック層6と成るセラミックペーストを塗布した上に、さらにセラミック母基板1の焼成温度では焼成しないセラミックペーストを塗り重ねてもよい。分割溝3の幅が小さく、分割溝3を挟んで形成されるセラミック層6と成るセラミックペーストが癒着する虞がある場合に有効である。その際、セラミック層6と成るセラミックペーストとセラミック母基板1の焼成温度では焼成しないセラミックペーストとが混じり合わないようにするために、例えば、セラミック層6と成るセラミックペーストを塗布し乾燥させた後、セラミック母基板1の焼成温度では焼成しないセラミックペーストを塗布すればよい。
次に、セラミックグリーンシートの上面にセラミックペーストの上から切込み刃を押し入れて分割溝3と成る切込みを入れる。このとき、セラミックグリーンシートの上面に塗布されたセラミックペーストの一部は切込み刃に引きずられて分割溝3の内面に被着し、上部メタライズ層5aおよび下部メタライズ層5bとなるメタライズペーストの側部を覆い、メタライズ層5と成るメタライズペーストの端部がセラミック層6と成るセラミックペーストに覆われた状態となる。セラミックペーストは、メタライズペーストよりも粘度が高く流れ難いため、分割溝3を挟んで形成されたメタライズペースト同士が表面張力によって癒着するのを防止できる。
そして最後に分割溝3と成る切込みが形成されたセラミックグリーンシートを焼成することによって図1に示す本発明の多数個取りセラミック基板が完成する。
この製造方法により、メタライズ層5の端部がセラミック層6に覆われた状態になるように切り込み刃を押し入れて分割溝3と成る切込みを容易に形成することができ、分割溝3を挟んで両側に形成されたメタライズ層5同士が癒着しないようにすることができる。そして、分割溝3を挟んで両側に形成されたメタライズ層5同士の癒着のない分割性に優れる多数個取りセラミック基板を得ることができる。
また、セラミック母基板1を分割する際に、上部メタライズ層5aおよび下部メタライズ層5bにバリや欠け等の欠損を発生させてしまうことがなくなり、所定の形状のメタライズ層5を有する多数個取りセラミック基板を分割溝3に沿って正確、かつ容易に多数個同時集約的に得ることができる。
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、切り込みの断面形状は上述のV字状の他、長方形状,半円形状,U字状等種々の形状としてもよい。
本発明の多数個取りのセラミック基板の実施の形態の一例を示す平面図である。 図1に示す多数個取りのセラミック基板のX−X’線における断面図である。 本発明の電子装置の実施の形態の一例を示す断面図である。 従来の多数個取りのセラミック基板の例を示す平面図である。 従来の多数個取りのセラミック基板の他の例を示す平面図である。
符号の説明
1:セラミック母基板
2:電子部品収納用パッケージ
2a:凹部
2b:配線導体
2c:内部導体
3:分割溝
5:メタライズ層
5a:上部メタライズ層
5b:下部メタライズ層
6:セラミック層
6a:上部セラミック層
6b:下部セラミック層
7:蓋体
8:電子部品

Claims (3)

  1. 上側主面及び下側主面に複数の区画に区分する分割溝がそれぞれ形成されるとともに、前記各区画の中央部に電子部品を収容するための凹部が形成されたセラミック母基板と、
    前記凹部の周辺部に形成された上部メタライズ層と、
    前記凹部の底面に形成されるとともに電子部品に電気的に接続される配線導体と、
    前記セラミック母基板の下側主面の前記各区画に形成された下部メタライズ層と、
    前記配線導体と前記下部メタライズ層とを電気的に接続する内部導体と、を具備してなる多数個取り電子部品収納用パッケージであって、
    前記分割溝の内面から前記主面の前記分割溝の周囲にかけて前記セラミック母基板と同じ材質のセラミック層が形成され、前記セラミック層における前記分割溝の周囲に形成された部分が、前記上部メタライズ層及び前記下部メタライズ層よりもそれぞれ前記主面上に突出していることを特徴とする多数個取り電子部品収納用パッケージ。
  2. 前記上部メタライズ層及び下部メタライズ層の一部が、前記セラミック層により被覆されていることを特徴とする請求項に記載の多数個取り電子部品収納用パッケージ
  3. 請求項1又は2に記載の多数個取り電子部品収納用パッケージと、前記凹部に収容されて前記配線導体に電気的に接続された電子部品と、前記セラミック母基板の上側主面の前記各凹部を覆うようにそれぞれ取着された蓋体とを具備して成る多数個取り電子装置を前記分割溝に沿って分割して成ることを特徴とする電子装置。
JP2004220833A 2004-07-28 2004-07-28 多数個取り電子部品収納用パッケージおよび電子装置 Expired - Fee Related JP4476064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004220833A JP4476064B2 (ja) 2004-07-28 2004-07-28 多数個取り電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004220833A JP4476064B2 (ja) 2004-07-28 2004-07-28 多数個取り電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2006041286A JP2006041286A (ja) 2006-02-09
JP4476064B2 true JP4476064B2 (ja) 2010-06-09

Family

ID=35905942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220833A Expired - Fee Related JP4476064B2 (ja) 2004-07-28 2004-07-28 多数個取り電子部品収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP4476064B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646825B2 (ja) * 2006-02-22 2011-03-09 京セラ株式会社 多数個取り配線基板
JP2012009767A (ja) * 2009-11-27 2012-01-12 Kyocera Corp 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
JP6129491B2 (ja) * 2012-08-06 2017-05-17 Ngkエレクトロデバイス株式会社 多数個取り配線基板
JP6417056B2 (ja) 2016-01-22 2018-10-31 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
CN115884526B (zh) * 2022-09-06 2023-09-15 珠海越亚半导体股份有限公司 一种高散热混合基板制作方法及半导体结构

Also Published As

Publication number Publication date
JP2006041286A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
EP3200223B1 (en) Wiring board, electronic device and electronic module
WO2016136733A1 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4476064B2 (ja) 多数個取り電子部品収納用パッケージおよび電子装置
JP3838935B2 (ja) 多数個取り配線基板
JP2011249526A (ja) 多数個取り配線基板
JP6933716B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4388410B2 (ja) 多数個取り配線基板
JP4272550B2 (ja) 多数個取り配線基板
JP2004343072A (ja) 多数個取り配線基板
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP3842683B2 (ja) 多数個取り配線基板
JP2006066648A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP4772730B2 (ja) 複数個取り配線基板および配線基板、ならびに電子装置
JP4355097B2 (ja) 配線基板の製造方法
JP4272506B2 (ja) 多数個取り配線基板
JP3878842B2 (ja) 多数個取り配線基板
JP2007318034A (ja) 複数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2002043701A (ja) 多数個取りセラミック配線基板およびセラミック配線基板
JP2004023051A (ja) 多数個取り配線基板
JP2002289746A (ja) 多数個取り電子部品搭載用基板および電子装置
JP2005285865A (ja) 多数個取り配線基板
JP2003347689A (ja) 多数個取り配線基板
JP4150285B2 (ja) 電子部品搭載用パッケージ用母基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees