JP4428883B2 - 多数個取りセラミック配線基板 - Google Patents

多数個取りセラミック配線基板 Download PDF

Info

Publication number
JP4428883B2
JP4428883B2 JP2001159637A JP2001159637A JP4428883B2 JP 4428883 B2 JP4428883 B2 JP 4428883B2 JP 2001159637 A JP2001159637 A JP 2001159637A JP 2001159637 A JP2001159637 A JP 2001159637A JP 4428883 B2 JP4428883 B2 JP 4428883B2
Authority
JP
Japan
Prior art keywords
wiring board
ceramic
stepped portion
depth
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001159637A
Other languages
English (en)
Other versions
JP2002353363A (ja
Inventor
和浩 加治屋
源太 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001159637A priority Critical patent/JP4428883B2/ja
Publication of JP2002353363A publication Critical patent/JP2002353363A/ja
Application granted granted Critical
Publication of JP4428883B2 publication Critical patent/JP4428883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や水晶振動子等の電子部品を搭載するための小型の配線基板となる多数の配線基板領域を広面積のセラミック母基板中に縦横の並びに一体的に配列形成して成る多数個取りセラミック配線基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子や水晶振動子等の電子部品を収容するための電子部品収納用パッケージに用いられる小型の配線基板は、例えば酸化アルミニウム質焼結体等のセラミックス材料から成り、上面中央部に電子部品を搭載するための搭載部を有する略四角平板状の底板と、この底板の上面に搭載部を取り囲むようにして積層された、その最上面に各辺の幅が略同一の封止面を有するとともにその内周面の相対向する一対の面に内側に突出する段差部を有する略四角枠状の枠体とから主に構成されており、枠体の段差部上面から枠体外周側面および底板下面にかけて枠体を貫通して形成された複数のメタライズ配線導体を有している。そして、底板の搭載部に電子部品を搭載固定するとともに電子部品の電極を枠体の段差部上面のメタライズ配線導体にボンディングワイヤを介して電気的に接続し、しかる後、枠体の封止面に電子部品を封止するようにして金属やガラス等から成る蓋体を接合させ、配線基板と蓋体とから成る容器内部に電子部品を気密に収容することによって製品としての電子装置となる。
【0003】
ところで、このような配線基板は近時の電子装置の小型化の要求に伴い、その大きさが数mm角程度の極めて小さなものとなってきており、多数個の配線基板の取り扱いを容易とするために、また配線基板および電子装置の製作を効率よくするために1枚の広面積のセラミック母基板中から多数個の配線基板を同時集約的に得るようになした、いわゆる多数個取りセラミック配列基板の形態で製作されている。
【0004】
この多数個取りセラミック配線基板は、広面積のセラミック母基板中に各々が上述の配線基板となる多数の配線基板領域を縦横の並びに一体的に配列形成して成る。各配線基板領域は、上述の底板となる略四角平板状の底板部上に上述の枠体となる略四角枠状の枠体部が積層されている。底板部の上面中央部には上述の搭載部が形成されており、枠体部の相対向する一対の内周には上述の段差部が形成されている。また、段差部の上面から底板下面にかけては上述のメタライズ配線導体が形成されている。さらに、セラミック母基板の上面には各配線基板領域を区切る所定深さの分割溝が縦横に形成されており、この分割溝に沿ってセラミック母基板を撓折することによって多数個の小型の配線基板を同時集約的に得ることができる。
【0005】
なお、この多数個取りセラミック配線基板は、セラミックグリーンシート積層法によって製作されている。具体的には、まず、上述の底板部となる略四角平板状の多数の領域が縦横の並びに一体的に配列形成された一枚あるいはそれ以上の底板部用セラミックグリーンシートと上述の枠体部となる略四角枠状の多数の領域が縦横の並びに一体的に配列形成された二枚あるいはそれ以上の枠体部用セラミックグリーンシートとを準備するとともに、これらのセラミックグリーンシートに上述のメタライズ配線導体となるメタライズペーストを印刷塗布した後、これらのセラミックグリーンシートを上下に積層して各配線基板領域となる領域が縦横の並びに配列形成されたセラミック母基板となるセラミックグリーンシート積層体を得、次にこのセラミックグリーンシート積層体の上面に例えばカッター刃や金型により各配線基板領域となる領域を区切る分割溝用の切り込みを形成し、最後にこのセラミックグリーンシート積層体を高温で焼成することによって製作される。
【0006】
【発明が解決しようとする課題】
しかしながら、この従来の多数個取りセラミック配線基板によると、セラミック母基板用のセラミックグリーンシート積層体に分割溝用の切り込みを入れた際に発生する応力によって段差部を有する面と直交する方向に形成された切り込みの一部が閉じてしまいやすく、そのため、セラミックグリーンシート積層体を焼成して得られるセラミック母基板に形成された分割溝が癒着してしまうことがあり、そのような癒着があると、セラミック母基板を分割溝に沿って分割する際にその分割が困難であるとともに得られる配線基板にばりや割れが発生しやすく正確に分割することができないという問題点を有していた。
【0007】
本発明の目的は、セラミック母基板に形成された分割溝が癒着することがなく、セラミック母基板を分割溝に沿って容易かつ正確に分割することが可能な多数個取りセラミック配線基板を提供することにある。
【0008】
【課題を解決するための手段】
本発明の多数個取りセラミック配線基板は、上面中央部に電子部品が搭載される搭載部を有する略四角平板状の底板部上に、搭載部を取り囲み、その内周面の相対向する一対の面に内側に突出する段差部が形成された略四角枠状の枠体部を積層して成る多数の配線基板領域が縦横の並びに配列形成されたセラミック母基板の上面に、各配線基板領域を区切る分割溝が段差部を有する側の面に平行な方向およびこれと直交する方向に形成されて成る多数個取りセラミック配線基板であって、段差部を有する側の面に平行な方向の分割溝の深さがこれと直交する分割溝の深さよりも浅いことを特徴とするものである。
【0009】
本発明の多数個取りセラミック配線基板によれば、段差部を有する側の面に平行な方向の分割溝の深さがこれと直交する分割溝の深さよりも浅いことから、セラミック母基板となるセラミックグリーンシート積層体に分割溝用の切込みを入れる際に、枠体部の段差部を有する側では段差部の分だけ剛性が高く変形しにくいので分割溝用の切り込みが浅くてもこの切り込みが閉じにくいとともに、これと直交する側では段差部側の切り込みが浅い分だけこの段差部側の切り込みを形成した際に発生する応力の影響が小さので分割溝用の切り込みの一部が閉じてしまいにくい。
【0010】
【発明の実施の形態】
次に、本発明の多数個取りセラミック配線基板について添付の図面を基に説明する。
【0011】
図1は、本発明の多数個取りセラミック配線基板の実施の形態の一例を示す斜視図であり、1はセラミック母基板、2は配線基板領域、3a・3bは分割溝である。
【0012】
セラミック母基板1は、例えばこの例では酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・ガラス−セラミックス等のセラミックス材料から成る3層の絶縁層4・5・6が積層されて成り、その中央部に各々が小型の配線基板となる多数の配線基板領域2が縦横の並びに一体的に配列形成されている。
【0013】
セラミック母基板1の中央部に配列形成された各配線基板領域2は、図2に部分拡大断面図で示すように、絶縁層4で形成された略四角平板状の底板部2aと、セラミック層5・6で形成された略四角枠状の枠体部2bとから構成されている。底板部2aはその上面中央部に電子部品を搭載するための搭載部2cを有しており、この搭載部2cに電子部品がろう材やガラス・樹脂等の接着材を介して接着固定される。他方、枠体部2bは底板部2aの搭載部2cを取り囲むようにして底板部2a上に積層されており、その最上面に各辺の幅が略同一の封止面2dを有しているとともにその内周面の相対向する一対の面にセラミック層5が内側に突出して形成された段差部2eを有している。そして、それにより枠体部2bは、段差部2eを有する側の辺の幅が他の側の辺よりも広いものとなっている。
【0014】
また、段差部2eの上面から各枠体部2b・底板部2aの外周側面を介して底板部2aの下面にかけてはタングステンやモリブデン・銅・銀等の金属粉末メタライズから成るメタライズ配線導体7が被着形成されており、このメタライズ配線導体7の段差部2e上には電子部品の電極がボンディングワイヤ等の電気的接続手段を介して電気的に接続される。
【0015】
このようなセラミック母基板1における絶縁層4・5・6およびメタライズ配線導体7は、例えば絶縁層4・5・6が酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダおよび溶剤を添加混合して泥漿状となすとともにこれを従来周知のドクタブレード法を採用してシート状に形成し、これに例えば打ち抜き金型を用いて打ち抜き加工を施すことにより絶縁層4・5・6用のセラミックグリーンシートを準備するとともにこれらのセラミックグリーンシートにメタライズ配線導体7用のタングステンペーストをスクリーン印刷法により所定のパターンに印刷塗布し、しかる後、これらのセラミックグリーンシートを上下に積層してセラミックグリーンシート積層体となすとともにこのセラミックグリーンシート積層体を還元雰囲気中約1600℃の温度で焼成することによって形成される。
【0016】
さらに、セラミック母基板1の上面には、各配線基板領域2を区切る分割溝3a・3bが枠体部2bの段差部2eを有する側の面に平行な方向およびこれに直交する方向に形成されている。分割溝3a・3bは、その断面形状が略V字状であり、セラミック母基板1の厚さや材質等により異なるが、その深さが0.05〜1.5mm程度、その開口幅が0.01〜0.3mm程度である。このような分割溝3a・3bは、セラミック母基板1用のセラミックグリーンシート積層体の上面にカッター刃や金型等を押し付けて切り込みを入れておくことによって形成される。
【0017】
そして、各配線基板領域2の搭載部2c上に電子部品を搭載した後、セラミック母基板1を分割溝3a・3bに沿って分割することにより、多数の電子装置が同時集約的に製造されるのである。
【0018】
なお、本発明においては、枠体部2bの内周面の段差部2eを有する側の面に平行な方向に形成された分割溝3aの深さがこれと直交する方向に形成された分割溝3bの深さよりも浅くなっており、そのことが重要である。
【0019】
このように、枠体部2bの内周面の段差部2eを有する側の面に平行な方向に形成された分割溝3aの深さがこれと直交する方向に形成された分割溝3bの深さよりも浅くなっていることにより、セラミック母基板1用のセラミックグリーンシート積層体に分割溝3a・3b用の切り込みを入れる際にこれらの切り込みが閉じにくく、したがって分割溝3a・3bに癒着が発生しにくい。これは、セラミック母基板1用のセラミックグリーンシート積層体の枠体部2bとなる領域において、段差部を有する側は段差部の分だけ剛性が高く変形しにくいので分割溝3a用の切り込みが浅くてもこの切り込みが閉じにくいとともに、これと直交する側では分割溝3a用の切り込みが浅い分だけこの分割溝3a用の切り込みを形成した際に発生する応力の影響が小さので分割溝3b用の切り込みが閉じにくいからである。
【0020】
なお、枠体部2bの内周面の段差部2eを有する側の面に平行な方向に形成された分割溝3aの深さがこれと直交する方向に形成された分割溝3bの深さよりも0.05mm未満浅い場合には、段差部2eを有する側の面に直交する方向に形成された分割溝3bに癒着が発生しやすくなり、他方、0.5mmを超えて浅い場合には、セラミック母基板1を分割溝3aに沿って分割することが困難となる。したがって、枠体部2bの内周面の段差部2eを有する側の面に平行な方向に形成された分割溝3aの深さは、これと直交する方向に形成された分割溝3bの深さよりも0.05〜0.5mm浅いことが好ましい。
【0021】
かくして、本発明の多数個取りセラミック配線基板によれば、各配線基板領域2の搭載部2c上に電子部品を搭載した後、セラミック母基板1を分割溝3a・3bに沿って分割することによりバリや割れのない電子装置を提供することができる。
【0022】
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態例では、セラミック母基板1は三層の絶縁層4・5・6を積層することによって製作されていたが、セラミック母基板1は四層以上の絶縁層を積層することによって製作されてもよい。
【0023】
【発明の効果】
以上説明したように、本発明の多数個取りセラミック配線基板によれば、枠体部の内周面の段差部を有する側の面に平行な方向の分割溝の深さがこれと直交する分割溝の深さよりも浅いことから、セラミック母基板となるセラミックグリーンシート積層体に分割溝用の切込みを入れた際に、これらの切り込みの一部が閉じてしまいにくい。したがって、分割溝に癒着がなくセラミック母基板を分割溝に沿って容易かつ正確に分割することが可能な多数個取りセラミック配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の多数個取りセラミック配線基板の実施の形態の一例を示す斜視図である。
【図2】図1に示す多数個取りセラミック配線基板の部分拡大断面図である。
【符号の説明】
1・・・・・・セラミック母基板
2・・・・・・配線基板領域
2a・・・・・底板部
2b・・・・・枠体部
2c・・・・・搭載部
2e・・・・・段差部
3a・3b・・・分割溝

Claims (1)

  1. 上面中央部に電子部品が搭載される搭載部を有する略四角平板状の底板部上に、前記搭載部を取り囲み、その内周面の相対向する一対の面に内側に突出する段差部が形成された略四角枠状の枠体部を積層して成る多数の配線基板領域が縦横の並びに配列形成されたセラミック母基板の上面に、前記各配線基板領域を区切る分割溝が前記段差部を有する側の面に平行な方向およびこれと直交する方向に形成されて成る多数個取りセラミック配線基板であって、前記段差部を有する側の面に平行な方向の分割溝の深さがこれと直交する分割溝の深さよりも浅いことを特徴とする多数個取りセラミック配線基板。
JP2001159637A 2001-05-28 2001-05-28 多数個取りセラミック配線基板 Expired - Fee Related JP4428883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001159637A JP4428883B2 (ja) 2001-05-28 2001-05-28 多数個取りセラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159637A JP4428883B2 (ja) 2001-05-28 2001-05-28 多数個取りセラミック配線基板

Publications (2)

Publication Number Publication Date
JP2002353363A JP2002353363A (ja) 2002-12-06
JP4428883B2 true JP4428883B2 (ja) 2010-03-10

Family

ID=19003176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159637A Expired - Fee Related JP4428883B2 (ja) 2001-05-28 2001-05-28 多数個取りセラミック配線基板

Country Status (1)

Country Link
JP (1) JP4428883B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111148351B (zh) * 2019-12-18 2023-03-17 惠州市金百泽电路科技有限公司 一种带台阶槽的5g小型基站电源功放模块pcb的加工方法

Also Published As

Publication number Publication date
JP2002353363A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP3427031B2 (ja) 配線基板用多数個取り配列基板の製造方法
JP2004343072A (ja) 多数個取り配線基板
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP4392138B2 (ja) 多数個取りセラミック配線基板の製造方法
JP3404352B2 (ja) 多数個取りセラミック配線基板
JP4458999B2 (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2004221514A (ja) 多数個取り配線基板
JP2002353573A (ja) 多数個取りセラミック配線基板
JP3842683B2 (ja) 多数個取り配線基板
JP2002324870A (ja) 多数個取りセラミック配線基板の製造方法
JP3840116B2 (ja) 多数個取り配線基板
JP3878842B2 (ja) 多数個取り配線基板
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP4150294B2 (ja) 多数個取り配線基板
JP2004349564A (ja) 多数個取り配線基板
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP4666812B2 (ja) 多数個取り電子部品搭載用基板
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JP2007318034A (ja) 複数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2005340562A (ja) 多数個取り配線基板
JP2004119586A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4428883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees