JP4666812B2 - 多数個取り電子部品搭載用基板 - Google Patents
多数個取り電子部品搭載用基板 Download PDFInfo
- Publication number
- JP4666812B2 JP4666812B2 JP2001159644A JP2001159644A JP4666812B2 JP 4666812 B2 JP4666812 B2 JP 4666812B2 JP 2001159644 A JP2001159644 A JP 2001159644A JP 2001159644 A JP2001159644 A JP 2001159644A JP 4666812 B2 JP4666812 B2 JP 4666812B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component mounting
- holes
- board
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は略平板状のセラミック母基板内に、半導体素子や水晶振動子等の電子部品を搭載するための複数の電子部品搭載用基板領域を分割線で区画して縦横に配列形成して成る多数個取り電子部品搭載用基板に関するものである。
【０００２】
【従来の技術】
従来、例えば半導体素子や水晶振動子等の電子部品を搭載するための電子部品搭載用基板は、酸化アルミニウム質焼結体等のセラミックス材料から成る略四角平板状の絶縁基体の上面に電子部品を搭載するための凹部が形成されているとともに、この凹部から絶縁基体の側面にかけて複数のメタライズ配線導体が配設されて成る。そして、絶縁基体の電子部品搭載用の凹部に電子部品を搭載するとともにこの電子部品の電極をボンディングワイヤや半田等の電気的接続手段を介してメタライズ配線導体に電気的に接続し、しかる後、絶縁基体の上面に金属製のキャップや樹脂製の封止材を電子部品を覆うように接合させ、絶縁基体に搭載された電子部品を気密に封止することによって電子装置となる。
【０００３】
ところでこのような電子部品搭載用基板は、近時の電子装置の小型化の要求に伴い、その大きさが数ｍｍ角程度の極めて小さなものとなってきており、多数個の小型の電子部品搭載用基板の取り扱いを容易とするために、また小型の電子部品搭載用基板の製作を効率よくするために、一枚の広面積のセラミック母基板中から多数個の電子部品搭載用基板を同時集約的に得るようになした、いわゆる多数個取り電子部品搭載用基板の形態で製作されている。
【０００４】
このような従来の多数個取り電子部品搭載用基板は、図３に斜視図で示すように、略平板状のセラミック母基板30の中央部に、各々がその上面側に電子部品搭載用の凹部31を有するとともに凹部31から側面にかけて導出するメタライズ配線導体32が配設されて成る実質的に同一形状の略四角形の電子部品搭載用基板領域33を縦横の並びに同一向きに一体的に配列形成して成るとともに、各電子部品搭載用基板領域33の列の間には製品とならないダミーの領域34を一列毎に形成して成る。
【０００５】
さらにセラミック母基板30の上面には各電子部品搭載用基板領域33を区切る分割線35が縦横に形成されており、この分割線35上に各電子部品搭載用基板領域33に対応させて複数の貫通孔36を列状に形成するとともに、各電子部品搭載用基板領域33の一辺側の貫通孔36にのみメタライズ導体37が被着形成されている。この辺以外の辺では電子部品搭載用基板領域33に形成されている内部配線と短絡する恐れがあるため、メタライズ導体37を被着形成することができない構造になっている。
【０００６】
そして、各電子部品搭載用基板領域33に電子部品を搭載するとともにボンディングワイヤ等を介してメタライズ配線導体32に電気的に接続し、しかる後、各電子部品を金属製キャップや樹脂製封止材により気密に封止し、その後、セラミック母基板30を分割線35に沿って分割して各電子部品搭載用基板領域33毎に分割することによって個々の電子装置が得られる。
【０００７】
なお、このような多数個取り電子部品搭載用基板は、セラミックグリーンシート積層法によって製作されている。具体的には、まずセラミック母基板30を形成するための複数枚のセラミックグリーンシートを準備し、次に必要に応じてこれらのセラミックグリーンシートに電子部品搭載用の凹部31を形成するための打ち抜きおよび貫通孔36を穿孔するとともにメタライズ配線導体32となるメタライズ金属層を印刷塗布し、しかる後、これらのセラミックグリーンシートを積層して各電子部品搭載用基板領域33毎に分割するための切り込みを分割線35上に入れ、最後に高温で焼成することによって製作される。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような多数個取り電子部品搭載用基板においては、セラミック母基板30に配列形成された各電子部品搭載用基板領域33の列の間に製品とならないダミーの領域34が一列毎に配列形成されている。そのため一枚のセラミック母基板30上に電子部品搭載用基板領域33を配列する面積が狭くなり、その結果、一枚のセラミック母基板30より生産される電子部品搭載用基板の数を多くすることが求められているなかで、効率よく多くの電子部品搭載用基板を生産することが困難であるという問題点を有していた。
【０００９】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、セラミック母基板30に配列形成された各電子部品搭載用基板領域33の列の間に配列形成されているダミー領域34を無くすことにより、またはダミー領域34の面積を少なくすることによりセラミック母基板30に配列形成される電子部品搭載用基板領域33の数を増加させ、一枚のセラミック母基板30より生産される電子部品搭載用基板の数を効率よく増加させることが可能な多数個取り電子部品搭載用基板を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の多数個取り電子部品搭載用基板の一態様は、略平板状のセラミック母基板に、各々上面側に電子部品を搭載する搭載部を有する複数の電子部品搭載用基板領域を分割線で区画して縦横に配列形成するとともに、前記分割線上に前記各電子部品搭載用基板領域に対応させて複数の貫通孔を列状にそれぞれ形成して成る多数個取り電子部品搭載用基板であって、複数の前記列状の貫通孔は、その両側に前記電子部品搭載用基板領域を位置させるとともに内周面にメタライズ導体が被着形成された第１の列状の貫通孔、および内周面にメタライズ導体が被着形成されていない第２の列状の貫通孔を有し、前記第１の列状の貫通孔と１列または２列の前記第２の列状の貫通孔とが交互に形成されていることを特徴とするものである。
【００１１】
本発明の多数個取り電子部品搭載用基板の一態様によれば、複数の列状の貫通孔は、その両側に電子部品搭載用基板領域を位置させるとともに内周面にメタライズ導体が被着形成された第１の列状の貫通孔、および内周面にメタライズ導体が被着形成されていない第２の列状の貫通孔を有し、第１の列状の貫通孔と１列または２列の第２の列状の貫通孔とが交互に形成されているので、セラミック母基板に配列形成されていたダミー領域を無くすか、またはダミー領域の面積を大幅に少なくすることができる。これにより、セラミック母基板に配列形成される電子部品搭載用基板の数を大幅に増加させることができ、一枚のセラミック母基板より生産される電子部品搭載用基板の数を大幅に増加させることが可能となる。
【００１２】
【発明の実施の形態】
次に、本発明の多数個取り電子部品搭載用基板について添付の図面を基に説明する。図１は本発明の多数個取り電子部品搭載用基板の実施の形態の一例を示す斜視図であり、この図では貫通孔の１列おきにメタライズ導体が被着形成されている例を示す。１はセラミック母基板、２は電子部品搭載用基板領域、３は分割線である。
【００１３】
セラミック母基板１は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・窒化珪素質焼結体、炭化珪素質焼結体・ガラスセラミックス等のセラミックス材料から成る略四角形の平板であり、その中央部に各々が電子部品搭載用基板となる略四角形状の多数の電子部品搭載用基板領域２がセラミック母基板１の上面に形成された分割線３で区切られて縦横の並びに一体的に配列形成されている。
【００１４】
セラミック母基板１の中央部に配列形成された各電子部品搭載用基板領域２は、電子部品を搭載するための凹部４を有しているとともに、凹部４の底面から側面および下面に導出するタングステンやモリブデン・銅・銀等の金属粉末メタライズからなるメタライズ配線導体５を有している。そして、凹部４の底面には半導体素子や水晶振動子等の電子部品が搭載されるとともに、メタライズ配線導体５にはこの電子部品の各電極が例えばボンディングワイヤや半田バンプ等の電気的接続手段を介して電気的に接続される。その後、各電子部品搭載用基板領域２の上面に金属製キャップや樹脂製封止材を電子部品を覆うようにして固着することによって電子部品が気密に封止されることになる。
【００１５】
また、セラミック母基板１の上面には、各電子部品搭載用基板領域２を区切る分割線３上に、各電子部品搭載用基板領域２に対応させて複数の貫通孔６が列状に形成されている。この列状の貫通孔６は、１列おきにその両側に電子部品搭載用基板領域２を位置させてタングステンやモリブデン・銅・銀等の金属粉末メタライズから成るメタライズ導体７が被着形成されている。この貫通孔６に被着形成されたメタライズ導体７にはメタライズ配線導体５が接続されており、電子部品搭載用基板の端子電極として利用される。
【００１６】
セラミック母基板１に配列された電子部品搭載用基板領域２の配線パターンは、メタライズ導体７が被着形成された貫通孔６の列を挟んで180°反転されたパターンに形成されているのが通常となる。しかし、例えば180度反転させても同じ配線パターンとなるような特殊な製品の配線パターン形状によっては、同じ向きのパターンに形成されていても構わない。
【００１７】
このような多数個取り電子部品搭載用基板は、まずセラミック母基板１用の複数枚のセラミックグリーンシートを準備するとともに、これらのセラミックグリーンシートに各電子部品搭載用基板領域２の凹部４を形成するため等の打ち抜き加工やメタライズ配線導体５を形成するための金属ペーストの印刷加工を施し、次にこれらのセラミックグリーンシートを積層し、各電子部品搭載用基板領域２を区画する分割線３上に各電子部品搭載用基板領域２に対応させて複数の貫通孔６を列状に形成する。その後、分割線３上にカッター刃や金型等により各電子部品搭載用基板領域２を区切る分割用の切り込みを形成し、最後に高温で焼成することによって製造される。
【００１８】
なお、セラミック母基板１用のセラミックグリーンシートは、例えばセラミック母基板１が酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダおよび溶剤を添加混合して泥しょう状となすとともに、従来周知のドクターブレード法を採用してシート状に成形することによって得られる。また、メタライズ配線導体５およびメタライズ導体７用の金属ペーストは、例えばメタライズ配線導体５およびメタライズ導体７がタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合して適当な粘度に調整することによって得られ、これを従来周知のスクリーン印刷法を採用することによって所定のパターンに印刷塗布することができる。
【００１９】
図２は本発明の実施の形態の他の例を示す斜視図であり、この図では貫通孔の２列おきにメタライズ導体が被着形成されている例を示す。20はセラミック母基板、21は電子部品搭載用基板領域、22は分割線である。セラミック母基板20の上面には各電子部品搭載用基板領域21を区切る分割線22上に各電子部品搭載用基板領域21に対応させて複数の貫通孔23が列状に形成されている。この列状の貫通孔23は２列おきにその両側に電子部品搭載用基板領域21を位置させてメタライズ導体24が被着形成されている。この貫通孔23に被着形成されたメタライズ導体24にはメタライズ配線導体25が接続されており、電子部品搭載用基板の端子電極として利用される。このメタライズ導体24が被着形成された貫通孔23の両側の電子部品搭載用基板領域21の外側には、各々ダミー領域26が形成されている。本発明の多数個取り電子部品搭載用基板において列状の貫通孔23の２列おきにメタライズ導体24を被着形成した場合には、通常はこのように電子部品搭載用基板領域21の２列おきにダミー領域26が形成されることになる。
【００２０】
セラミック母基板20に配列された電子部品搭載用基板領域21の配線パターンは、前述のように、メタライズ導体24が被着形成された貫通孔23の列を挟んで180°反転されたパターンに形成されているのが通常となる。しかし、例えば180度反転させても同じ配線パターンとなるような特殊な製品の配線パターン形状によっては、同じ向きのパターンに形成されていても構わない。
【００２１】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なうことは何ら差し支えない。例えば、上記の多数個取り電子部品搭載用基板の実施の形態の例ではセラミック母基板が２層からなる例を示したが、セラミック母基板は１層からなるものでもよく、また３層以上の多層構成であっても構わない。また、図１および図２に示す例では貫通孔６は各電子部品搭載用基板領域２の四隅に形成した例を示したが、貫通孔６は各電子部品搭載用基板領域２の四辺となる分割線３の途中に設けてもよく、基板の仕様や形態に応じて適宜設定すればよい。
【００２２】
【発明の効果】
以上説明したように、本発明の多数個取り電子部品搭載用基板の一態様によれば、複数の列状の貫通孔は、その両側に電子部品搭載用基板領域を位置させるとともに内周面にメタライズ導体が被着形成された第１の列状の貫通孔、および内周面にメタライズ導体が被着形成されていない第２の列状の貫通孔を有し、第１の列状の貫通孔と１列または２列の第２の列状の貫通孔とが交互に形成されていることから、製品とならないダミー領域をなくすことができ、あるいはダミー領域を大幅に少なくすることができるので、セラミック母基板に配列形成される電子部品搭載用基板領域の面積を広くすることができる。その結果、１枚のセラミック母基板より生産される電子部品搭載用基板の数を大幅に増加させることができる多数個取り電子部品搭載用基板を提供することが可能である。
【００２３】
すなわち、本発明の多数個取り電子部品搭載用基板によれば、列状の貫通孔が１列おきにその両側に電子部品搭載用基板領域を位置させてメタライズ導体が被着形成されている場合には、セラミック母基板に配列形成される製品とならないダミー領域を無くすることができるので、電子部品搭載用基板領域を配列形成する面積が広くなり、一枚のセラミック母基板に配列形成できる電子部品搭載用基板の数を大幅に増加させることができるようになる。その結果、一枚のセラミック母基板より生産される電子部品搭載用基板の数を大幅に増加させることが可能となる。
【００２４】
また、列状の貫通孔が２列おきにその両側に電子部品搭載用基板領域を位置させてメタライズ導体が被着形成されている場合には、セラミック母基板に配列形成されるダミー領域を大幅に少なくすることができるので、電子部品搭載用基板領域を配列形成する面積が広くなり、一枚のセラミック母基板に配列形成できる電子部品搭載用基板の数を大幅に増加させることができるようになる。その結果、一枚のセラミック母基板より生産される電子部品搭載用基板の数を大幅に増加させることが可能となる。
【図面の簡単な説明】
【図１】本発明の多数個取り電子部品搭載用基板の実施の形態の一例を示す斜視図である。
【図２】本発明の多数個取り電子部品搭載用基板の実施の形態の他の例を示す斜視図である。
【図３】従来の多数個取り電子部品搭載用基板の例を示す斜視図である。
【符号の説明】
１、20・・・セラミック母基板
２、21・・・電子部品搭載用基板領域
３、22・・・分割線
６、23・・・貫通孔
７、24・・・メタライズ導体
【発明の属する技術分野】
本発明は略平板状のセラミック母基板内に、半導体素子や水晶振動子等の電子部品を搭載するための複数の電子部品搭載用基板領域を分割線で区画して縦横に配列形成して成る多数個取り電子部品搭載用基板に関するものである。
【０００２】
【従来の技術】
従来、例えば半導体素子や水晶振動子等の電子部品を搭載するための電子部品搭載用基板は、酸化アルミニウム質焼結体等のセラミックス材料から成る略四角平板状の絶縁基体の上面に電子部品を搭載するための凹部が形成されているとともに、この凹部から絶縁基体の側面にかけて複数のメタライズ配線導体が配設されて成る。そして、絶縁基体の電子部品搭載用の凹部に電子部品を搭載するとともにこの電子部品の電極をボンディングワイヤや半田等の電気的接続手段を介してメタライズ配線導体に電気的に接続し、しかる後、絶縁基体の上面に金属製のキャップや樹脂製の封止材を電子部品を覆うように接合させ、絶縁基体に搭載された電子部品を気密に封止することによって電子装置となる。
【０００３】
ところでこのような電子部品搭載用基板は、近時の電子装置の小型化の要求に伴い、その大きさが数ｍｍ角程度の極めて小さなものとなってきており、多数個の小型の電子部品搭載用基板の取り扱いを容易とするために、また小型の電子部品搭載用基板の製作を効率よくするために、一枚の広面積のセラミック母基板中から多数個の電子部品搭載用基板を同時集約的に得るようになした、いわゆる多数個取り電子部品搭載用基板の形態で製作されている。
【０００４】
このような従来の多数個取り電子部品搭載用基板は、図３に斜視図で示すように、略平板状のセラミック母基板30の中央部に、各々がその上面側に電子部品搭載用の凹部31を有するとともに凹部31から側面にかけて導出するメタライズ配線導体32が配設されて成る実質的に同一形状の略四角形の電子部品搭載用基板領域33を縦横の並びに同一向きに一体的に配列形成して成るとともに、各電子部品搭載用基板領域33の列の間には製品とならないダミーの領域34を一列毎に形成して成る。
【０００５】
さらにセラミック母基板30の上面には各電子部品搭載用基板領域33を区切る分割線35が縦横に形成されており、この分割線35上に各電子部品搭載用基板領域33に対応させて複数の貫通孔36を列状に形成するとともに、各電子部品搭載用基板領域33の一辺側の貫通孔36にのみメタライズ導体37が被着形成されている。この辺以外の辺では電子部品搭載用基板領域33に形成されている内部配線と短絡する恐れがあるため、メタライズ導体37を被着形成することができない構造になっている。
【０００６】
そして、各電子部品搭載用基板領域33に電子部品を搭載するとともにボンディングワイヤ等を介してメタライズ配線導体32に電気的に接続し、しかる後、各電子部品を金属製キャップや樹脂製封止材により気密に封止し、その後、セラミック母基板30を分割線35に沿って分割して各電子部品搭載用基板領域33毎に分割することによって個々の電子装置が得られる。
【０００７】
なお、このような多数個取り電子部品搭載用基板は、セラミックグリーンシート積層法によって製作されている。具体的には、まずセラミック母基板30を形成するための複数枚のセラミックグリーンシートを準備し、次に必要に応じてこれらのセラミックグリーンシートに電子部品搭載用の凹部31を形成するための打ち抜きおよび貫通孔36を穿孔するとともにメタライズ配線導体32となるメタライズ金属層を印刷塗布し、しかる後、これらのセラミックグリーンシートを積層して各電子部品搭載用基板領域33毎に分割するための切り込みを分割線35上に入れ、最後に高温で焼成することによって製作される。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような多数個取り電子部品搭載用基板においては、セラミック母基板30に配列形成された各電子部品搭載用基板領域33の列の間に製品とならないダミーの領域34が一列毎に配列形成されている。そのため一枚のセラミック母基板30上に電子部品搭載用基板領域33を配列する面積が狭くなり、その結果、一枚のセラミック母基板30より生産される電子部品搭載用基板の数を多くすることが求められているなかで、効率よく多くの電子部品搭載用基板を生産することが困難であるという問題点を有していた。
【０００９】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、セラミック母基板30に配列形成された各電子部品搭載用基板領域33の列の間に配列形成されているダミー領域34を無くすことにより、またはダミー領域34の面積を少なくすることによりセラミック母基板30に配列形成される電子部品搭載用基板領域33の数を増加させ、一枚のセラミック母基板30より生産される電子部品搭載用基板の数を効率よく増加させることが可能な多数個取り電子部品搭載用基板を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の多数個取り電子部品搭載用基板の一態様は、略平板状のセラミック母基板に、各々上面側に電子部品を搭載する搭載部を有する複数の電子部品搭載用基板領域を分割線で区画して縦横に配列形成するとともに、前記分割線上に前記各電子部品搭載用基板領域に対応させて複数の貫通孔を列状にそれぞれ形成して成る多数個取り電子部品搭載用基板であって、複数の前記列状の貫通孔は、その両側に前記電子部品搭載用基板領域を位置させるとともに内周面にメタライズ導体が被着形成された第１の列状の貫通孔、および内周面にメタライズ導体が被着形成されていない第２の列状の貫通孔を有し、前記第１の列状の貫通孔と１列または２列の前記第２の列状の貫通孔とが交互に形成されていることを特徴とするものである。
【００１１】
本発明の多数個取り電子部品搭載用基板の一態様によれば、複数の列状の貫通孔は、その両側に電子部品搭載用基板領域を位置させるとともに内周面にメタライズ導体が被着形成された第１の列状の貫通孔、および内周面にメタライズ導体が被着形成されていない第２の列状の貫通孔を有し、第１の列状の貫通孔と１列または２列の第２の列状の貫通孔とが交互に形成されているので、セラミック母基板に配列形成されていたダミー領域を無くすか、またはダミー領域の面積を大幅に少なくすることができる。これにより、セラミック母基板に配列形成される電子部品搭載用基板の数を大幅に増加させることができ、一枚のセラミック母基板より生産される電子部品搭載用基板の数を大幅に増加させることが可能となる。
【００１２】
【発明の実施の形態】
次に、本発明の多数個取り電子部品搭載用基板について添付の図面を基に説明する。図１は本発明の多数個取り電子部品搭載用基板の実施の形態の一例を示す斜視図であり、この図では貫通孔の１列おきにメタライズ導体が被着形成されている例を示す。１はセラミック母基板、２は電子部品搭載用基板領域、３は分割線である。
【００１３】
セラミック母基板１は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・窒化珪素質焼結体、炭化珪素質焼結体・ガラスセラミックス等のセラミックス材料から成る略四角形の平板であり、その中央部に各々が電子部品搭載用基板となる略四角形状の多数の電子部品搭載用基板領域２がセラミック母基板１の上面に形成された分割線３で区切られて縦横の並びに一体的に配列形成されている。
【００１４】
セラミック母基板１の中央部に配列形成された各電子部品搭載用基板領域２は、電子部品を搭載するための凹部４を有しているとともに、凹部４の底面から側面および下面に導出するタングステンやモリブデン・銅・銀等の金属粉末メタライズからなるメタライズ配線導体５を有している。そして、凹部４の底面には半導体素子や水晶振動子等の電子部品が搭載されるとともに、メタライズ配線導体５にはこの電子部品の各電極が例えばボンディングワイヤや半田バンプ等の電気的接続手段を介して電気的に接続される。その後、各電子部品搭載用基板領域２の上面に金属製キャップや樹脂製封止材を電子部品を覆うようにして固着することによって電子部品が気密に封止されることになる。
【００１５】
また、セラミック母基板１の上面には、各電子部品搭載用基板領域２を区切る分割線３上に、各電子部品搭載用基板領域２に対応させて複数の貫通孔６が列状に形成されている。この列状の貫通孔６は、１列おきにその両側に電子部品搭載用基板領域２を位置させてタングステンやモリブデン・銅・銀等の金属粉末メタライズから成るメタライズ導体７が被着形成されている。この貫通孔６に被着形成されたメタライズ導体７にはメタライズ配線導体５が接続されており、電子部品搭載用基板の端子電極として利用される。
【００１６】
セラミック母基板１に配列された電子部品搭載用基板領域２の配線パターンは、メタライズ導体７が被着形成された貫通孔６の列を挟んで180°反転されたパターンに形成されているのが通常となる。しかし、例えば180度反転させても同じ配線パターンとなるような特殊な製品の配線パターン形状によっては、同じ向きのパターンに形成されていても構わない。
【００１７】
このような多数個取り電子部品搭載用基板は、まずセラミック母基板１用の複数枚のセラミックグリーンシートを準備するとともに、これらのセラミックグリーンシートに各電子部品搭載用基板領域２の凹部４を形成するため等の打ち抜き加工やメタライズ配線導体５を形成するための金属ペーストの印刷加工を施し、次にこれらのセラミックグリーンシートを積層し、各電子部品搭載用基板領域２を区画する分割線３上に各電子部品搭載用基板領域２に対応させて複数の貫通孔６を列状に形成する。その後、分割線３上にカッター刃や金型等により各電子部品搭載用基板領域２を区切る分割用の切り込みを形成し、最後に高温で焼成することによって製造される。
【００１８】
なお、セラミック母基板１用のセラミックグリーンシートは、例えばセラミック母基板１が酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダおよび溶剤を添加混合して泥しょう状となすとともに、従来周知のドクターブレード法を採用してシート状に成形することによって得られる。また、メタライズ配線導体５およびメタライズ導体７用の金属ペーストは、例えばメタライズ配線導体５およびメタライズ導体７がタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合して適当な粘度に調整することによって得られ、これを従来周知のスクリーン印刷法を採用することによって所定のパターンに印刷塗布することができる。
【００１９】
図２は本発明の実施の形態の他の例を示す斜視図であり、この図では貫通孔の２列おきにメタライズ導体が被着形成されている例を示す。20はセラミック母基板、21は電子部品搭載用基板領域、22は分割線である。セラミック母基板20の上面には各電子部品搭載用基板領域21を区切る分割線22上に各電子部品搭載用基板領域21に対応させて複数の貫通孔23が列状に形成されている。この列状の貫通孔23は２列おきにその両側に電子部品搭載用基板領域21を位置させてメタライズ導体24が被着形成されている。この貫通孔23に被着形成されたメタライズ導体24にはメタライズ配線導体25が接続されており、電子部品搭載用基板の端子電極として利用される。このメタライズ導体24が被着形成された貫通孔23の両側の電子部品搭載用基板領域21の外側には、各々ダミー領域26が形成されている。本発明の多数個取り電子部品搭載用基板において列状の貫通孔23の２列おきにメタライズ導体24を被着形成した場合には、通常はこのように電子部品搭載用基板領域21の２列おきにダミー領域26が形成されることになる。
【００２０】
セラミック母基板20に配列された電子部品搭載用基板領域21の配線パターンは、前述のように、メタライズ導体24が被着形成された貫通孔23の列を挟んで180°反転されたパターンに形成されているのが通常となる。しかし、例えば180度反転させても同じ配線パターンとなるような特殊な製品の配線パターン形状によっては、同じ向きのパターンに形成されていても構わない。
【００２１】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なうことは何ら差し支えない。例えば、上記の多数個取り電子部品搭載用基板の実施の形態の例ではセラミック母基板が２層からなる例を示したが、セラミック母基板は１層からなるものでもよく、また３層以上の多層構成であっても構わない。また、図１および図２に示す例では貫通孔６は各電子部品搭載用基板領域２の四隅に形成した例を示したが、貫通孔６は各電子部品搭載用基板領域２の四辺となる分割線３の途中に設けてもよく、基板の仕様や形態に応じて適宜設定すればよい。
【００２２】
【発明の効果】
以上説明したように、本発明の多数個取り電子部品搭載用基板の一態様によれば、複数の列状の貫通孔は、その両側に電子部品搭載用基板領域を位置させるとともに内周面にメタライズ導体が被着形成された第１の列状の貫通孔、および内周面にメタライズ導体が被着形成されていない第２の列状の貫通孔を有し、第１の列状の貫通孔と１列または２列の第２の列状の貫通孔とが交互に形成されていることから、製品とならないダミー領域をなくすことができ、あるいはダミー領域を大幅に少なくすることができるので、セラミック母基板に配列形成される電子部品搭載用基板領域の面積を広くすることができる。その結果、１枚のセラミック母基板より生産される電子部品搭載用基板の数を大幅に増加させることができる多数個取り電子部品搭載用基板を提供することが可能である。
【００２３】
すなわち、本発明の多数個取り電子部品搭載用基板によれば、列状の貫通孔が１列おきにその両側に電子部品搭載用基板領域を位置させてメタライズ導体が被着形成されている場合には、セラミック母基板に配列形成される製品とならないダミー領域を無くすることができるので、電子部品搭載用基板領域を配列形成する面積が広くなり、一枚のセラミック母基板に配列形成できる電子部品搭載用基板の数を大幅に増加させることができるようになる。その結果、一枚のセラミック母基板より生産される電子部品搭載用基板の数を大幅に増加させることが可能となる。
【００２４】
また、列状の貫通孔が２列おきにその両側に電子部品搭載用基板領域を位置させてメタライズ導体が被着形成されている場合には、セラミック母基板に配列形成されるダミー領域を大幅に少なくすることができるので、電子部品搭載用基板領域を配列形成する面積が広くなり、一枚のセラミック母基板に配列形成できる電子部品搭載用基板の数を大幅に増加させることができるようになる。その結果、一枚のセラミック母基板より生産される電子部品搭載用基板の数を大幅に増加させることが可能となる。
【図面の簡単な説明】
【図１】本発明の多数個取り電子部品搭載用基板の実施の形態の一例を示す斜視図である。
【図２】本発明の多数個取り電子部品搭載用基板の実施の形態の他の例を示す斜視図である。
【図３】従来の多数個取り電子部品搭載用基板の例を示す斜視図である。
【符号の説明】
１、20・・・セラミック母基板
２、21・・・電子部品搭載用基板領域
３、22・・・分割線
６、23・・・貫通孔
７、24・・・メタライズ導体
Claims (1)
- 略平板状のセラミック母基板に、各々上面側に電子部品を搭載する搭載部を有する複数の電子部品搭載用基板領域を分割線で区画して縦横に配列形成するとともに、前記分割線上に前記各電子部品搭載用基板領域に対応させて複数の貫通孔を列状にそれぞれ形成して成る多数個取り電子部品搭載用基板であって、複数の前記列状の貫通孔は、その両側に前記電子部品搭載用基板領域を位置させるとともに内周面にメタライズ導体が被着形成された第１の列状の貫通孔、および内周面にメタライズ導体が被着形成されていない第２の列状の貫通孔を有し、前記第１の列状の貫通孔と１列または２列の前記第２の列状の貫通孔とが交互に形成されていることを特徴とする多数個取り電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001159644A JP4666812B2 (ja) | 2001-05-28 | 2001-05-28 | 多数個取り電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001159644A JP4666812B2 (ja) | 2001-05-28 | 2001-05-28 | 多数個取り電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353574A JP2002353574A (ja) | 2002-12-06 |
| JP4666812B2 true JP4666812B2 (ja) | 2011-04-06 |
Family
ID=19003183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001159644A Expired - Fee Related JP4666812B2 (ja) | 2001-05-28 | 2001-05-28 | 多数個取り電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4666812B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5559717B2 (ja) * | 2011-02-01 | 2014-07-23 | 日本特殊陶業株式会社 | 電子部品の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0396065U (ja) * | 1990-01-18 | 1991-10-01 | ||
| JP2000295036A (ja) * | 1999-04-09 | 2000-10-20 | Murata Mfg Co Ltd | 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476981A (ja) * | 1990-07-19 | 1992-03-11 | Taiyo Yuden Co Ltd | 混成集積回路用集合基板及び混成集積回路装置の製造方法 |
-
2001
- 2001-05-28 JP JP2001159644A patent/JP4666812B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0396065U (ja) * | 1990-01-18 | 1991-10-01 | ||
| JP2000295036A (ja) * | 1999-04-09 | 2000-10-20 | Murata Mfg Co Ltd | 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353574A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3633719A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP2004103811A (ja) | 多数個取り配線基板 | |
| JP3426988B2 (ja) | 多数個取り配線基板 | |
| JP4666812B2 (ja) | 多数個取り電子部品搭載用基板 | |
| JP3472492B2 (ja) | 多数個取り配線基板 | |
| JP3838935B2 (ja) | 多数個取り配線基板 | |
| JP2002158306A (ja) | 多数個取り配線基板 | |
| JP3404352B2 (ja) | 多数個取りセラミック配線基板 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JP4272507B2 (ja) | 多数個取り配線基板 | |
| JP3878871B2 (ja) | 多数個取りセラミック基板 | |
| JP4272506B2 (ja) | 多数個取り配線基板 | |
| JP3894810B2 (ja) | 多数個取り配線基板 | |
| JP3842683B2 (ja) | 多数個取り配線基板 | |
| JP3878842B2 (ja) | 多数個取り配線基板 | |
| JP4458933B2 (ja) | 多数個取り配線基板 | |
| JP2001217334A (ja) | 配線基板用多数個取り配列基板の製造方法 | |
| JP4428883B2 (ja) | 多数個取りセラミック配線基板 | |
| JP4392138B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JP4601151B2 (ja) | 多数個取り配線基板の製造方法 | |
| JP3840116B2 (ja) | 多数個取り配線基板 | |
| JP2003249750A (ja) | 配線基板およびその製造方法 | |
| JP4303539B2 (ja) | 多数個取り配線基板 | |
| JP3798992B2 (ja) | 多数個取りセラミック配線基板 | |
| JP2004023051A (ja) | 多数個取り配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |