JP2000295036A - 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板 - Google Patents
電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板Info
- Publication number
- JP2000295036A JP2000295036A JP11102962A JP10296299A JP2000295036A JP 2000295036 A JP2000295036 A JP 2000295036A JP 11102962 A JP11102962 A JP 11102962A JP 10296299 A JP10296299 A JP 10296299A JP 2000295036 A JP2000295036 A JP 2000295036A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal
- sub
- board
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 集合基板の状態で周波数の調整や電気的特性
の測定を精度良く行うことができ、製造効率にも優れた
電圧制御発振器の製造方法を提供すること。 【解決手段】 集合基板１を準備する工程と、集合基板
１の分割線３上に電源電圧端子ＶB、制御電圧端子ＶC、
出力端子Ｐ、オープン端子ＮＣ及びアース端子ＧＮＤに
対応するスルーホールを形成する工程と、集合基板１を
分割線３に沿って分割し、子基板４を形成する工程とを
有する電圧制御発振器の製造方法において、集合基板１
の各子基板を、任意の１つの子基板Ａの出力端子Ｐと子
基板Ａに隣接した子基板Ｂのオープン端子ＮＣとがスル
ーホールを共用するように配置する。
の測定を精度良く行うことができ、製造効率にも優れた
電圧制御発振器の製造方法を提供すること。 【解決手段】 集合基板１を準備する工程と、集合基板
１の分割線３上に電源電圧端子ＶB、制御電圧端子ＶC、
出力端子Ｐ、オープン端子ＮＣ及びアース端子ＧＮＤに
対応するスルーホールを形成する工程と、集合基板１を
分割線３に沿って分割し、子基板４を形成する工程とを
有する電圧制御発振器の製造方法において、集合基板１
の各子基板を、任意の１つの子基板Ａの出力端子Ｐと子
基板Ａに隣接した子基板Ｂのオープン端子ＮＣとがスル
ーホールを共用するように配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、印加電圧に応じた
周波数を発振する電圧制御発振器（Voltage Controlled
Osillator：ＶＣＯ）の製造方法、並びに、電圧制御発
振器用の集合基板（ワークサイズ基板）に関するもので
ある。
周波数を発振する電圧制御発振器（Voltage Controlled
Osillator：ＶＣＯ）の製造方法、並びに、電圧制御発
振器用の集合基板（ワークサイズ基板）に関するもので
ある。
【０００２】
【従来の技術】近年、移動体通信機器や衛星放送受信機
器等に用いられる高周波電子部品においては、小型化、
高密度化、表面実装化等が急速に進められており、例え
ば電圧制御発振器は多層プリント技術やセラミック多層
技術を応用した表面実装型の多層モジュール品として商
品化されている。
器等に用いられる高周波電子部品においては、小型化、
高密度化、表面実装化等が急速に進められており、例え
ば電圧制御発振器は多層プリント技術やセラミック多層
技術を応用した表面実装型の多層モジュール品として商
品化されている。
【０００３】一般的な表面実装型の電圧制御発振器は、
まず、ガラスエポキシ系樹脂シートやセラミックグリー
ンシート等の絶縁層上にコイルパターンやコンデンサパ
ターンに対応する電極パターンを形成し、これを順次積
層して一体化した集合基板（ワークサイズ基板）を形成
した後、必要に応じて実装部品を搭載し、さらに得られ
た集合基板を分割することによって製造される。
まず、ガラスエポキシ系樹脂シートやセラミックグリー
ンシート等の絶縁層上にコイルパターンやコンデンサパ
ターンに対応する電極パターンを形成し、これを順次積
層して一体化した集合基板（ワークサイズ基板）を形成
した後、必要に応じて実装部品を搭載し、さらに得られ
た集合基板を分割することによって製造される。
【０００４】ここで、図６（Ａ）に示すように、従来の
電圧制御発振器用の集合基板２１においては、実装部品
を搭載するのに要する時間の短縮やロスの低減を目的と
して、或いは、集合基板２１の限られた面積を有効に活
用することを目的として、子基板Ａ1-1、Ａ1-2…を集合
基板２１内で方向を揃えて配列していた。
電圧制御発振器用の集合基板２１においては、実装部品
を搭載するのに要する時間の短縮やロスの低減を目的と
して、或いは、集合基板２１の限られた面積を有効に活
用することを目的として、子基板Ａ1-1、Ａ1-2…を集合
基板２１内で方向を揃えて配列していた。
【０００５】すなわち、図６（Ａ）に示すように、集合
基板２１においては、その分割線２３上に端子となるス
ルーホール２２が形成されている。また、図６（Ｂ）に
示すように、例えば子基板Ａ2-2においては、オープン
端子ＮＣがスルーホール２２ａ、アース端子ＧＮＤがス
ルーホール２２ｂ及び２２ｅ、出力端子Ｐがスルーホー
ル２２ｃ、電源電圧端子ＶBがスルーホール２２ｄ、制
御電圧端子ＶCがスルーホール２２ｆによってそれぞれ
形成されている。
基板２１においては、その分割線２３上に端子となるス
ルーホール２２が形成されている。また、図６（Ｂ）に
示すように、例えば子基板Ａ2-2においては、オープン
端子ＮＣがスルーホール２２ａ、アース端子ＧＮＤがス
ルーホール２２ｂ及び２２ｅ、出力端子Ｐがスルーホー
ル２２ｃ、電源電圧端子ＶBがスルーホール２２ｄ、制
御電圧端子ＶCがスルーホール２２ｆによってそれぞれ
形成されている。
【０００６】なお、電圧制御発振器の各端子の配置は標
準化されており、例えば子基板Ａ2-2に示すように、そ
の一方分割線２３ａ上には、オープン端子ＮＣ、グラン
ド端子ＧＮＤ、出力端子Ｐが形成されており、他方分割
線２３ｂ上には、オープン端子ＮＣに対向する位置に制
御電圧端子ＶC、グランド端子ＧＮＤに対向する位置に
同じくグランド端子ＧＮＤ、出力端子Ｐに対向する位置
に電源電圧端子ＶBがそれぞれ形成される。
準化されており、例えば子基板Ａ2-2に示すように、そ
の一方分割線２３ａ上には、オープン端子ＮＣ、グラン
ド端子ＧＮＤ、出力端子Ｐが形成されており、他方分割
線２３ｂ上には、オープン端子ＮＣに対向する位置に制
御電圧端子ＶC、グランド端子ＧＮＤに対向する位置に
同じくグランド端子ＧＮＤ、出力端子Ｐに対向する位置
に電源電圧端子ＶBがそれぞれ形成される。
【０００７】
【発明が解決しようとする課題】したがって、標準的な
電圧制御発振器用の集合基板においては、子基板Ａ2-2
のオープン端子ＮＣと子基板Ａ1-2の制御電圧端子ＶCと
がスルーホール２２ａを共用することになり、同様に、
子基板Ａ2-2のグランド端子ＧＮＤと子基板Ａ1-2のグラ
ンド端子ＧＮＤ（又は子基板Ａ3-2のグランド端子ＧＮ
Ｄ）とがスルーホール２２ｂ（又はスルーホール２２
ｅ）、子基板Ａ2-2の出力端子Ｐと子基板Ａ1-2の電源電
圧端子ＶBとがスルーホール２２ｃ、子基板Ａ2-2の制御
電圧端子ＶCと子基板Ａ3-2のオープン端子ＮＣとがスル
ーホール２２ｄ、子基板Ａ2-2の電源電圧端子ＶBと子基
板Ａ3-2の出力端子Ｐとがスルーホール２２ｆをそれぞ
れ共用することになる。
電圧制御発振器用の集合基板においては、子基板Ａ2-2
のオープン端子ＮＣと子基板Ａ1-2の制御電圧端子ＶCと
がスルーホール２２ａを共用することになり、同様に、
子基板Ａ2-2のグランド端子ＧＮＤと子基板Ａ1-2のグラ
ンド端子ＧＮＤ（又は子基板Ａ3-2のグランド端子ＧＮ
Ｄ）とがスルーホール２２ｂ（又はスルーホール２２
ｅ）、子基板Ａ2-2の出力端子Ｐと子基板Ａ1-2の電源電
圧端子ＶBとがスルーホール２２ｃ、子基板Ａ2-2の制御
電圧端子ＶCと子基板Ａ3-2のオープン端子ＮＣとがスル
ーホール２２ｄ、子基板Ａ2-2の電源電圧端子ＶBと子基
板Ａ3-2の出力端子Ｐとがスルーホール２２ｆをそれぞ
れ共用することになる。
【０００８】ところが、１つのスルーホールで出力端子
Ｐと電源電圧端子ＶBとを共用すると、子基板Ａ2-2の出
力端子Ｐが、子基板Ａ3-2の電源電圧端子ＶBの負荷によ
って影響を受けるために、集合基板の状態では、電圧制
御発振器の周波数の調整やその電気的特性の測定を精度
良く行うことが困難になってしまう。すなわち、出力端
子Ｐと電源電圧端子ＶBとが同じスルーホールで結合さ
れているので、出力端子Ｐから見て外側の負荷が電源電
圧端子ＶBのインピーダンスとなって不整合が生じ、そ
の結果、出力信号のロスや周波数変動が発生することに
なる。
Ｐと電源電圧端子ＶBとを共用すると、子基板Ａ2-2の出
力端子Ｐが、子基板Ａ3-2の電源電圧端子ＶBの負荷によ
って影響を受けるために、集合基板の状態では、電圧制
御発振器の周波数の調整やその電気的特性の測定を精度
良く行うことが困難になってしまう。すなわち、出力端
子Ｐと電源電圧端子ＶBとが同じスルーホールで結合さ
れているので、出力端子Ｐから見て外側の負荷が電源電
圧端子ＶBのインピーダンスとなって不整合が生じ、そ
の結果、出力信号のロスや周波数変動が発生することに
なる。
【０００９】これに対して、集合基板を分割した後の子
基板の状態で、周波数の調整や電気的特性の測定を行え
ば、それらの調整や測定を精度良く行うことができる。
しかしながら、分割後のサイズの小さな子基板をハンド
リングし、また、その位置認識を行ってから各種調整や
測定を行わなければならないので、それに要する工程
数、時間、コストが増大する。
基板の状態で、周波数の調整や電気的特性の測定を行え
ば、それらの調整や測定を精度良く行うことができる。
しかしながら、分割後のサイズの小さな子基板をハンド
リングし、また、その位置認識を行ってから各種調整や
測定を行わなければならないので、それに要する工程
数、時間、コストが増大する。
【００１０】また、集合基板の状態で周波数の調整や電
気的特性の測定を精度良く行うためには、任意の１つの
子基板の出力端子Ｐと、それに隣接する他の子基板の電
源電圧端子ＶBとを互いに独立させればよい。しかしな
がら、各端子を互いに独立させるためには、対応するス
ルーホールを独立して形成しなければならず、集合基板
には多くの捨て部を設けなければならない。そうする
と、１つの集合基板から得られる子基板の取り個数が大
幅に減ることになり、製造効率が低下する。
気的特性の測定を精度良く行うためには、任意の１つの
子基板の出力端子Ｐと、それに隣接する他の子基板の電
源電圧端子ＶBとを互いに独立させればよい。しかしな
がら、各端子を互いに独立させるためには、対応するス
ルーホールを独立して形成しなければならず、集合基板
には多くの捨て部を設けなければならない。そうする
と、１つの集合基板から得られる子基板の取り個数が大
幅に減ることになり、製造効率が低下する。
【００１１】本発明は、上述した問題点を解決するもの
であり、その目的は、集合基板の状態で周波数の調整や
電気的特性の測定を精度良く行うことができ、かつ、製
造効率に優れた電圧制御発振器の製造方法、並びに、こ
の製造方法に使用される電圧制御発振器用の集合基板を
提供することにある。
であり、その目的は、集合基板の状態で周波数の調整や
電気的特性の測定を精度良く行うことができ、かつ、製
造効率に優れた電圧制御発振器の製造方法、並びに、こ
の製造方法に使用される電圧制御発振器用の集合基板を
提供することにある。
【００１２】
【課題を解決するための手段】すなわち、本発明は、集
合基板を準備する工程と、前記集合基板の分割線上に電
源電圧端子、制御電圧端子、出力端子、オープン端子及
びアース端子に対応するスルーホールをそれぞれ形成す
る工程と、スルーホールを形成した前記集合基板を前記
分割線に沿って分割して、子基板を形成する工程とを有
する電圧制御発振器の製造方法において、前記子基板
を、任意の１つの子基板の出力端子と、前記子基板に隣
接した他の子基板のオープン端子とがスルーホールを共
用するように配置したことを特徴とする、電圧制御発振
器の製造方法に係るものである。
合基板を準備する工程と、前記集合基板の分割線上に電
源電圧端子、制御電圧端子、出力端子、オープン端子及
びアース端子に対応するスルーホールをそれぞれ形成す
る工程と、スルーホールを形成した前記集合基板を前記
分割線に沿って分割して、子基板を形成する工程とを有
する電圧制御発振器の製造方法において、前記子基板
を、任意の１つの子基板の出力端子と、前記子基板に隣
接した他の子基板のオープン端子とがスルーホールを共
用するように配置したことを特徴とする、電圧制御発振
器の製造方法に係るものである。
【００１３】また、本発明の電圧制御発振器の製造方法
は、前記集合基板において、任意の１つの子基板と前記
子基板に隣接した他の子基板とを、それらの端子位置が
互いに１８０度異なるように配置したことを特徴とす
る。
は、前記集合基板において、任意の１つの子基板と前記
子基板に隣接した他の子基板とを、それらの端子位置が
互いに１８０度異なるように配置したことを特徴とす
る。
【００１４】また、本発明の電圧制御発振器の製造方法
は、前記集合基板において、任意の１つの子基板と前記
子基板の端子位置とその端子位置が１８０℃異なる他の
子基板とを、市松模様状若しくはストライプ状に配置し
たことを特徴とするさらに、本発明は、分割線上に、電
源電圧端子、制御電圧端子、出力端子、オープン端子及
びアース端子に対応するスルーホールを備えた電圧制御
発振器用の集合基板であって、この集合基板はスルーホ
ールを介して分割線に沿って分割される複数の子基板を
有し、そのうち任意の１つの子基板の出力端子と、前記
子基板に隣接した他の子基板のオープン端子とがスルー
ホールを共用していることを特徴とする、電圧制御発振
器用の集合基板を提供するものである。
は、前記集合基板において、任意の１つの子基板と前記
子基板の端子位置とその端子位置が１８０℃異なる他の
子基板とを、市松模様状若しくはストライプ状に配置し
たことを特徴とするさらに、本発明は、分割線上に、電
源電圧端子、制御電圧端子、出力端子、オープン端子及
びアース端子に対応するスルーホールを備えた電圧制御
発振器用の集合基板であって、この集合基板はスルーホ
ールを介して分割線に沿って分割される複数の子基板を
有し、そのうち任意の１つの子基板の出力端子と、前記
子基板に隣接した他の子基板のオープン端子とがスルー
ホールを共用していることを特徴とする、電圧制御発振
器用の集合基板を提供するものである。
【００１５】また、本発明の電圧制御発振器用の集合基
板においては、任意の１つの子基板と前記子基板に隣接
した他の子基板とが、それらの端子位置が互いに１８０
度異なるように配置されていることを特徴とする。
板においては、任意の１つの子基板と前記子基板に隣接
した他の子基板とが、それらの端子位置が互いに１８０
度異なるように配置されていることを特徴とする。
【００１６】また、本発明の電圧制御発振器用の集合基
板においては、任意の１つの子基板と前記子基板の端子
位置とその端子位置が１８０℃異なる他の子基板とが、
市松模様状若しくはストライプ状に配置されていること
を特徴とする。
板においては、任意の１つの子基板と前記子基板の端子
位置とその端子位置が１８０℃異なる他の子基板とが、
市松模様状若しくはストライプ状に配置されていること
を特徴とする。
【００１７】本発明の電圧制御発振器の製造方法は、電
圧制御発振器用の集合基板において、前記子基板を、任
意の１つの子基板（以下、子基板Ａとする）の出力端子
と、前記子基板に隣接した他の子基板（以下、子基板Ｂ
とする）のオープン端子とがスルーホールを共用するよ
うに配置したのものであって、ここで言うオープン端子
は付属する回路を有しない端子（ノンコネクタ端子）で
あるから、子基板Ａの出力端子は子基板Ｂのオープン端
子の負荷による影響を受けることが無い。したがって、
集合基板の状態で周波数の調整や電気的特性の測定を精
度良く行うことができ、かつ、捨て部等を設ける必要が
無く、電圧制御発振器の製造効率を向上できる。
圧制御発振器用の集合基板において、前記子基板を、任
意の１つの子基板（以下、子基板Ａとする）の出力端子
と、前記子基板に隣接した他の子基板（以下、子基板Ｂ
とする）のオープン端子とがスルーホールを共用するよ
うに配置したのものであって、ここで言うオープン端子
は付属する回路を有しない端子（ノンコネクタ端子）で
あるから、子基板Ａの出力端子は子基板Ｂのオープン端
子の負荷による影響を受けることが無い。したがって、
集合基板の状態で周波数の調整や電気的特性の測定を精
度良く行うことができ、かつ、捨て部等を設ける必要が
無く、電圧制御発振器の製造効率を向上できる。
【００１８】また、本発明の電圧制御発振器用の集合基
板によれば、子基板Ａの出力端子と、子基板Ｂのオープ
ン端子とがスルーホールを共用しているので、集合基板
の状態で周波数の調整や電気的特性の測定を精度良く行
うことができ、かつ、捨て部を設ける必要が無く、電圧
制御発振器の製造効率を向上できる。
板によれば、子基板Ａの出力端子と、子基板Ｂのオープ
ン端子とがスルーホールを共用しているので、集合基板
の状態で周波数の調整や電気的特性の測定を精度良く行
うことができ、かつ、捨て部を設ける必要が無く、電圧
制御発振器の製造効率を向上できる。
【００１９】
【発明の実施の形態】以下、本発明の電圧制御発振器の
製造方法、並びに、本発明の電圧制御発振器用の集合基
板を実施の形態例に従い説明する。
製造方法、並びに、本発明の電圧制御発振器用の集合基
板を実施の形態例に従い説明する。
【００２０】まず、図１（Ａ）に示すように、必要に応
じて電極パターンやビアホールを形成したガラスエポキ
シ系樹脂シート１ａ、１ｂ、１ｃ、１ｄ、１ｅ及び１ｆ
を準備し、これを順次積層する。次いで、図１（Ｂ）に
示すように、ガラスエポキシ系樹脂シート１ａ、１ｂ、
１ｃ、１ｄ、１ｅ及び１ｆを圧着した後、多層化形成処
理を施して集合基板１を形成する。ここで、集合基板１
は、電圧制御発振器を構成する子基板を集合してなる集
合基板（ワークサイズ基板）であって、後述するよう
に、任意の子基板Ａの回路とこの子基板Ａに隣接する子
基板Ｂの回路とは、その向きが互いに１８０度異なるよ
うに構成されている。
じて電極パターンやビアホールを形成したガラスエポキ
シ系樹脂シート１ａ、１ｂ、１ｃ、１ｄ、１ｅ及び１ｆ
を準備し、これを順次積層する。次いで、図１（Ｂ）に
示すように、ガラスエポキシ系樹脂シート１ａ、１ｂ、
１ｃ、１ｄ、１ｅ及び１ｆを圧着した後、多層化形成処
理を施して集合基板１を形成する。ここで、集合基板１
は、電圧制御発振器を構成する子基板を集合してなる集
合基板（ワークサイズ基板）であって、後述するよう
に、任意の子基板Ａの回路とこの子基板Ａに隣接する子
基板Ｂの回路とは、その向きが互いに１８０度異なるよ
うに構成されている。
【００２１】次いで、図１（Ｃ）に示すように、集合基
板１の分割線３上に、電圧制御発振器の出力端子Ｐ、電
源電圧端子ＶB、制御電圧端子ＶC、オープン端子ＮＣ、
アース端子ＧＮＤに対応するスルーホール２をそれぞれ
形成する。なお、出力端子Ｐは所定の発振周波数を出力
する端子、電源電圧端子ＶBは電源電圧が供給される端
子、制御電圧端子ＶCは発振周波数を調整するための制
御電圧が印加される端子、オープン端子ＮＣは付属する
回路を有しない端子、アース端子ＧＮＤはグランド電位
にある端子である。
板１の分割線３上に、電圧制御発振器の出力端子Ｐ、電
源電圧端子ＶB、制御電圧端子ＶC、オープン端子ＮＣ、
アース端子ＧＮＤに対応するスルーホール２をそれぞれ
形成する。なお、出力端子Ｐは所定の発振周波数を出力
する端子、電源電圧端子ＶBは電源電圧が供給される端
子、制御電圧端子ＶCは発振周波数を調整するための制
御電圧が印加される端子、オープン端子ＮＣは付属する
回路を有しない端子、アース端子ＧＮＤはグランド電位
にある端子である。
【００２２】ここで、図２（Ａ）に、分割線３上にスル
ーホール２を形成してなる集合基板１を示す。すなわ
ち、図２（Ｂ）に示すように、子基板Ａ3-3に隣接する
位置には、子基板Ｂ2-3、子基板Ｂ3-2、子基板Ｂ3-4、
子基板Ｂ4-3が配置されるというように、任意の１つの
子基板Ａと、子基板Ａに隣接した子基板Ｂとは互いにそ
の向きが１８０度異なるように、市松模様状に配置され
ている。また、各子基板における各端子の配置は、標準
的な電圧制御発振器の端子配置であって、例えば子基板
Ａ3-3の一方分割線３ａ上には、オープン端子ＮＣ、グ
ランド端子ＧＮＤ、出力端子Ｐが図示のように順次スル
ーホールによって形成されており、他方分割線３ｂ上に
は、オープン端子ＮＣに対向する位置に制御電圧端子Ｖ
C、グランド端子ＧＮＤに対向する位置に同じくグラン
ド端子ＧＮＤ、出力端子Ｐに対向する位置に電源電圧端
子ＶBが、同じく図示のようにスルーホールによって形
成されている。
ーホール２を形成してなる集合基板１を示す。すなわ
ち、図２（Ｂ）に示すように、子基板Ａ3-3に隣接する
位置には、子基板Ｂ2-3、子基板Ｂ3-2、子基板Ｂ3-4、
子基板Ｂ4-3が配置されるというように、任意の１つの
子基板Ａと、子基板Ａに隣接した子基板Ｂとは互いにそ
の向きが１８０度異なるように、市松模様状に配置され
ている。また、各子基板における各端子の配置は、標準
的な電圧制御発振器の端子配置であって、例えば子基板
Ａ3-3の一方分割線３ａ上には、オープン端子ＮＣ、グ
ランド端子ＧＮＤ、出力端子Ｐが図示のように順次スル
ーホールによって形成されており、他方分割線３ｂ上に
は、オープン端子ＮＣに対向する位置に制御電圧端子Ｖ
C、グランド端子ＧＮＤに対向する位置に同じくグラン
ド端子ＧＮＤ、出力端子Ｐに対向する位置に電源電圧端
子ＶBが、同じく図示のようにスルーホールによって形
成されている。
【００２３】つまり、集合基板１においては、子基板Ａ
3-3のオープン端子ＮＣが子基板Ｂ2-3の出力端子とスル
ーホール２ａを共用しており、同様に、子基板Ａ3-3の
一方グランド端子ＧＮＤが子基板Ｂ2-3のグランド端子
ＧＮＤとスルーホール２ｂを、子基板Ａ3-3の出力端子
Ｐが子基板Ｂ2-3のオープン端子ＮＣとスルーホール２
ｃを、子基板Ａ3-3の制御電圧端子ＶCが子基板Ｂ4-3の
電源電圧端子ＶBとスルーホール２ｄを、子基板Ａ3-3の
他方グランド端子ＧＮＤが子基板Ｂ4-3のグランド端子
ＧＮＤとスルーホール２ｅを、子基板Ａ3-3の電源電圧
端子ＶBが子基板Ｂ4-3の制御電圧端子ＶCとスルーホー
ル２ｆを、それぞれ共用している。
3-3のオープン端子ＮＣが子基板Ｂ2-3の出力端子とスル
ーホール２ａを共用しており、同様に、子基板Ａ3-3の
一方グランド端子ＧＮＤが子基板Ｂ2-3のグランド端子
ＧＮＤとスルーホール２ｂを、子基板Ａ3-3の出力端子
Ｐが子基板Ｂ2-3のオープン端子ＮＣとスルーホール２
ｃを、子基板Ａ3-3の制御電圧端子ＶCが子基板Ｂ4-3の
電源電圧端子ＶBとスルーホール２ｄを、子基板Ａ3-3の
他方グランド端子ＧＮＤが子基板Ｂ4-3のグランド端子
ＧＮＤとスルーホール２ｅを、子基板Ａ3-3の電源電圧
端子ＶBが子基板Ｂ4-3の制御電圧端子ＶCとスルーホー
ル２ｆを、それぞれ共用している。
【００２４】次いで、上述したように各端子が配置され
た集合基板１上に、トランジスタ、コンデンサ、抵抗体
等の各種実装部品を搭載し、さらに前記実装部品をシー
ルドする金属キャップを被せた後、図１（Ｄ）に示すよ
うに、集合基板１を分割線３に沿って分割する。する
と、電圧制御発振器用の基板（セラミック多層基板）で
ある複数の子基板４が得られる（なお、図１（Ｄ）で
は、スルーホール、実装部品及び金属キャップ等は省略
した）。
た集合基板１上に、トランジスタ、コンデンサ、抵抗体
等の各種実装部品を搭載し、さらに前記実装部品をシー
ルドする金属キャップを被せた後、図１（Ｄ）に示すよ
うに、集合基板１を分割線３に沿って分割する。する
と、電圧制御発振器用の基板（セラミック多層基板）で
ある複数の子基板４が得られる（なお、図１（Ｄ）で
は、スルーホール、実装部品及び金属キャップ等は省略
した）。
【００２５】このようにして得られた子基板４を図３を
参照に説明する。すなわち、電圧制御発振器８を構成す
る子基板４の一方端面９ａには、オープン端子ＮＣ、グ
ランド端子ＧＮＤ、出力端子Ｐがそれぞれ形成されてお
り、他方端面９ｂには、制御電圧端子ＶC、グランド端
子ＧＮＤ、電源電圧端子ＶBがそれぞれ形成されてい
る。また、子基板４の一方主面上には、トランジスタ、
コンデンサ、抵抗体等の各種実装部品５が搭載されてお
り、実装部品５は金属キャップ６でシールドされてい
る。なお、金属キャップ６は、その凸部７と子基板４の
アース端子ＧＮＤとの接合によって被せられる。また、
子基板４の一方端面９ａは、集合基板１の分割線３ａに
対応する面であり、他方端面９ｂは集合基板１の分割線
３ｂに対応する面である。また、電圧制御発振器８の等
価回路の概略は図４に示したようなものである。
参照に説明する。すなわち、電圧制御発振器８を構成す
る子基板４の一方端面９ａには、オープン端子ＮＣ、グ
ランド端子ＧＮＤ、出力端子Ｐがそれぞれ形成されてお
り、他方端面９ｂには、制御電圧端子ＶC、グランド端
子ＧＮＤ、電源電圧端子ＶBがそれぞれ形成されてい
る。また、子基板４の一方主面上には、トランジスタ、
コンデンサ、抵抗体等の各種実装部品５が搭載されてお
り、実装部品５は金属キャップ６でシールドされてい
る。なお、金属キャップ６は、その凸部７と子基板４の
アース端子ＧＮＤとの接合によって被せられる。また、
子基板４の一方端面９ａは、集合基板１の分割線３ａに
対応する面であり、他方端面９ｂは集合基板１の分割線
３ｂに対応する面である。また、電圧制御発振器８の等
価回路の概略は図４に示したようなものである。
【００２６】このように、集合基板１は、子基板Ａの出
力端子Ｐと子基板Ｂのオープン端子ＮＣとがスルーホー
ルを共用するように構成されており、オープン端子ＮＣ
は付属する回路を有しないノンコネクタ端子であるか
ら、子基板Ａの出力端子Ｐは電気的に独立する。したが
って、集合基板１の状態にて子基板Ａの出力端子Ｐの出
力を測定するに際し、図６に示した従来の電圧制御発振
器用の集合基板２１のように、子基板Ｂの電源電圧端子
ＶBの影響によってインピーダンスの不整合が発生せ
ず、精度良くその発振周波数を調整することができる。
また、出力端子Ｐには、電源電圧端子ＶBによる負荷が
無いので、出力レベル等の電気的特性を精度良く測定す
ることができる。
力端子Ｐと子基板Ｂのオープン端子ＮＣとがスルーホー
ルを共用するように構成されており、オープン端子ＮＣ
は付属する回路を有しないノンコネクタ端子であるか
ら、子基板Ａの出力端子Ｐは電気的に独立する。したが
って、集合基板１の状態にて子基板Ａの出力端子Ｐの出
力を測定するに際し、図６に示した従来の電圧制御発振
器用の集合基板２１のように、子基板Ｂの電源電圧端子
ＶBの影響によってインピーダンスの不整合が発生せ
ず、精度良くその発振周波数を調整することができる。
また、出力端子Ｐには、電源電圧端子ＶBによる負荷が
無いので、出力レベル等の電気的特性を精度良く測定す
ることができる。
【００２７】さらに、分割後の子基板にて周波数調整や
電気的特性の測定を行う場合のように、子基板のハンド
リングやその位置認識等の工程を実施する必要がなく
（もちろん場合によっては、子基板を分割した後に周波
数調整や電気的特性の測定を行ってもよい）、それに要
する時間やコストを省くことができる。また、出力端子
Ｐを独立して形成する必要がないので、集合基板の捨て
部を最小限に抑えて１つの集合基板からより多くの子基
板を得ることができる。
電気的特性の測定を行う場合のように、子基板のハンド
リングやその位置認識等の工程を実施する必要がなく
（もちろん場合によっては、子基板を分割した後に周波
数調整や電気的特性の測定を行ってもよい）、それに要
する時間やコストを省くことができる。また、出力端子
Ｐを独立して形成する必要がないので、集合基板の捨て
部を最小限に抑えて１つの集合基板からより多くの子基
板を得ることができる。
【００２８】以上、本発明を実施の形態例について説明
したが、本発明は上述した例に限定されるものではな
い。
したが、本発明は上述した例に限定されるものではな
い。
【００２９】例えば、電圧制御発振器用の集合基板にお
ける子基板の配置は、図２のような市松模様状の配置に
限定されるものではく、図５に示すように、子基板Ａの
列と子基板Ｂの列とをストライプ状に配置してもよい。
ける子基板の配置は、図２のような市松模様状の配置に
限定されるものではく、図５に示すように、子基板Ａの
列と子基板Ｂの列とをストライプ状に配置してもよい。
【００３０】すなわち、図５（Ａ）及び（Ｂ）に示すよ
うに、分割線１３上に各種端子に対応するスルーホール
１２を形成してなる集合基板１１において、子基板Ａ
1-1、Ａ1-2…を一列に配し、これらの子基板の列とスル
ーホールを共用する側に、子基板Ｂ1-1、Ｂ1-2…を一列
に配するというように、子基板Ａの列と子基板Ｂの列と
を交互に配置してもよい。
うに、分割線１３上に各種端子に対応するスルーホール
１２を形成してなる集合基板１１において、子基板Ａ
1-1、Ａ1-2…を一列に配し、これらの子基板の列とスル
ーホールを共用する側に、子基板Ｂ1-1、Ｂ1-2…を一列
に配するというように、子基板Ａの列と子基板Ｂの列と
を交互に配置してもよい。
【００３１】つまり、集合基板１１の分割線１３ａ上
に、子基板Ａ3-3のオープン端子ＮＣが子基板Ｂ2-3の出
力端子とスルーホール１２ａを、子基板Ａ3-3の一方グ
ランド端子ＧＮＤが子基板Ｂ2-3のグランド端子ＧＮＤ
とスルーホール１２ｂを、子基板Ａ3-3の出力端子Ｐが
子基板Ｂ2-3のオープン端子ＮＣとスルーホール１２ｃ
をそれぞれ共用するように配し、分割線１３ｂ上には、
子基板Ａ3-3の制御電圧端子ＶCが子基板Ｂ4-3の電源電
圧端子ＶBとスルーホール１２ｄを、子基板Ａ3-3の他方
グランド端子ＧＮＤが子基板Ｂ4-3のグランド端子ＧＮ
Ｄとスルーホール１２ｅを、子基板Ａ3-3の電源電圧端
子ＶBが子基板Ｂ4-3の制御電圧端子ＶCとスルーホール
１２ｆをそれぞれ共用するように配することもできる。
に、子基板Ａ3-3のオープン端子ＮＣが子基板Ｂ2-3の出
力端子とスルーホール１２ａを、子基板Ａ3-3の一方グ
ランド端子ＧＮＤが子基板Ｂ2-3のグランド端子ＧＮＤ
とスルーホール１２ｂを、子基板Ａ3-3の出力端子Ｐが
子基板Ｂ2-3のオープン端子ＮＣとスルーホール１２ｃ
をそれぞれ共用するように配し、分割線１３ｂ上には、
子基板Ａ3-3の制御電圧端子ＶCが子基板Ｂ4-3の電源電
圧端子ＶBとスルーホール１２ｄを、子基板Ａ3-3の他方
グランド端子ＧＮＤが子基板Ｂ4-3のグランド端子ＧＮ
Ｄとスルーホール１２ｅを、子基板Ａ3-3の電源電圧端
子ＶBが子基板Ｂ4-3の制御電圧端子ＶCとスルーホール
１２ｆをそれぞれ共用するように配することもできる。
【００３２】また、上述した実施の形態例では、集合基
板１にスルーホール２を形成した後、分割前に各種実装
部品５を搭載し、金属キャップ６を被せたが、これらの
工程は集合基板１の分割後であってもよい。
板１にスルーホール２を形成した後、分割前に各種実装
部品５を搭載し、金属キャップ６を被せたが、これらの
工程は集合基板１の分割後であってもよい。
【００３３】また、子基板の各端子の配置は、子基板Ａ
の出力端子と子基板Ｂのオープン端子とがスルーホール
を共用するように配置すればよく、他の端子（例えば、
アース端子ＧＮＤ等）は図２に示したような配置に限定
されるものではない。例えば、アース端子ＧＮＤは、出
力端子Ｐや制御電圧端子ＶCの設けられている面に隣接
する面に設けられていてもよい。
の出力端子と子基板Ｂのオープン端子とがスルーホール
を共用するように配置すればよく、他の端子（例えば、
アース端子ＧＮＤ等）は図２に示したような配置に限定
されるものではない。例えば、アース端子ＧＮＤは、出
力端子Ｐや制御電圧端子ＶCの設けられている面に隣接
する面に設けられていてもよい。
【００３４】また、ガラスエポキシ系樹脂シート１ａ〜
１ｆの材料、電極パターンの材料、ビアホールの材料な
どは任意に選択でき、加熱、加圧時間や多層化形成処理
方法などもこれらの材料特性に適した時間、雰囲気を選
択できる。また、ガラスエポキシ系樹脂シートの代わり
に、例えばテフロン系樹脂シート等の任意の樹脂シート
を使用することもできるし、或いは、セラミックグリー
ンシートを用いることもできる。また、電圧制御発振器
の回路構成は図４に示したものに限定されるものではな
く、公知の回路構成であってよい。
１ｆの材料、電極パターンの材料、ビアホールの材料な
どは任意に選択でき、加熱、加圧時間や多層化形成処理
方法などもこれらの材料特性に適した時間、雰囲気を選
択できる。また、ガラスエポキシ系樹脂シートの代わり
に、例えばテフロン系樹脂シート等の任意の樹脂シート
を使用することもできるし、或いは、セラミックグリー
ンシートを用いることもできる。また、電圧制御発振器
の回路構成は図４に示したものに限定されるものではな
く、公知の回路構成であってよい。
【００３５】
【発明の効果】本発明の電圧制御発振器の製造方法によ
れば、電圧制御発振器用の集合基板において、子基板Ａ
の出力端子と子基板Ｂのオープン端子とがスルーホール
を共用するように配置したので、子基板Ｂの端子（特に
制御電圧端子）による負荷が子基板Ａの出力端子の負荷
に影響を与えることが無く、したがって、集合基板の状
態で電圧制御発振器の周波数調整や電気的特性の測定を
精度良く行うことができると共に、電圧制御発振器の製
造効率を向上できる。
れば、電圧制御発振器用の集合基板において、子基板Ａ
の出力端子と子基板Ｂのオープン端子とがスルーホール
を共用するように配置したので、子基板Ｂの端子（特に
制御電圧端子）による負荷が子基板Ａの出力端子の負荷
に影響を与えることが無く、したがって、集合基板の状
態で電圧制御発振器の周波数調整や電気的特性の測定を
精度良く行うことができると共に、電圧制御発振器の製
造効率を向上できる。
【００３６】本発明の電圧制御発振器用の集合基板によ
れば、子基板Ａの出力端子と子基板Ｂのオープン端子と
がスルーホールを共用しているので、集合基板の状態で
周波数調整や電気的特性の測定を精度良く行うことがで
きる。また、集合基板に捨て部等を設ける必要がないの
で、電圧制御発振器の製造効率を向上できる。
れば、子基板Ａの出力端子と子基板Ｂのオープン端子と
がスルーホールを共用しているので、集合基板の状態で
周波数調整や電気的特性の測定を精度良く行うことがで
きる。また、集合基板に捨て部等を設ける必要がないの
で、電圧制御発振器の製造効率を向上できる。
【００３７】また、本発明の電圧制御発振器の製造方法
及び電圧制御発振器用の集合基板において、子基板Ａの
向きと子基板Ｂの向きとが互いに１８０度異なるよう
に、市松模様状やストライプ状に配置すれば、電圧制御
発振器の標準的な端子配置を変更することなく、電圧制
御発振器の周波数調整や電気的特性の測定を精度良く行
うことができる。
及び電圧制御発振器用の集合基板において、子基板Ａの
向きと子基板Ｂの向きとが互いに１８０度異なるよう
に、市松模様状やストライプ状に配置すれば、電圧制御
発振器の標準的な端子配置を変更することなく、電圧制
御発振器の周波数調整や電気的特性の測定を精度良く行
うことができる。
【図１】本実施の形態例による電圧制御発振器製造工程
の一工程段階を示す概略斜視図である。
の一工程段階を示す概略斜視図である。
【図２】同、電圧制御発振器用集合基板の概略平面図で
ある。
ある。
【図３】同、電圧制御発振器の概略斜視図である。
【図４】同、電圧制御発振器の等価回路図である。
【図５】本発明による他の電圧制御発振器用集合基板の
概略平面図である。
概略平面図である。
【図６】従来の電圧制御発振器の製造工程における集合
基板の概略平面図である。
基板の概略平面図である。
１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ…ガラスエポキシ
系樹脂シート １…集合基板 ２、２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ…スルーホー
ル ３…分割線 ４…子基板 ５…実装部品 ６…金属キャップ ７…凸部 ８…電圧制御発振器
系樹脂シート １…集合基板 ２、２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ…スルーホー
ル ３…分割線 ４…子基板 ５…実装部品 ６…金属キャップ ７…凸部 ８…電圧制御発振器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０５Ｋ 3/40 Ｃ Ｆターム(参考） 5E317 AA07 AA24 AA25 BB02 BB04 BB11 CD29 CD32 GG17 5E338 AA03 BB13 BB17 BB25 BB31 BB42 BB65 BB75 CC01 CC06 CC09 CD01 EE32 5J081 AA03 BB01 BB03 CC22 CC46 DD03 EE03 EE04 EE18 GG01 JJ12 JJ13 MM07 5J106 AA01 BB01 BB04 CC01 KK32 KK36
Claims (6)
- 【請求項１】 集合基板を準備する工程と、前記集合基
板の分割線上に電源電圧端子、制御電圧端子、出力端
子、オープン端子及びアース端子に対応するスルーホー
ルをそれぞれ形成する工程と、スルーホールを形成した
前記集合基板を前記分割線に沿って分割して、子基板を
形成する工程とを有する電圧制御発振器の製造方法にお
いて、 前記子基板を、任意の１つの子基板の出力端子と、前記
子基板に隣接した他の子基板のオープン端子とがスルー
ホールを共用するように配置したことを特徴とする、電
圧制御発振器の製造方法。 - 【請求項２】 前記集合基板において、任意の１つの子
基板と前記子基板に隣接した他の子基板とを、それらの
端子位置が互いに１８０度異なるように配置したことを
特徴とする、請求項１に記載の電圧制御発振器の製造方
法。 - 【請求項３】 前記集合基板において、任意の１つの子
基板と前記子基板の端子位置とその端子位置が１８０℃
異なる他の子基板とを、市松模様状若しくはストライプ
状に配置したことを特徴とする、請求項１又は２に記載
の電圧制御発振器の製造方法。 - 【請求項４】 分割線上に、電源電圧端子、制御電圧端
子、出力端子、オープン端子及びアース端子に対応する
スルーホールを備えた電圧制御発振器用の集合基板であ
って、この集合基板はスルーホールを介して分割線に沿
って分割される複数の子基板を有し、そのうち任意の１
つの子基板の出力端子と、前記子基板に隣接した他の子
基板のオープン端子とがスルーホールを共用しているこ
とを特徴とする、電圧制御発振器用の集合基板。 - 【請求項５】 任意の１つの子基板と前記子基板に隣接
した他の子基板とが、それらの端子位置が互いに１８０
度異なるように配置されていることを特徴とする、請求
項４に記載の電圧制御発振器用の集合基板。 - 【請求項６】 任意の１つの子基板と前記子基板の端子
位置とその端子位置が１８０℃異なる他の子基板とが、
市松模様状若しくはストライプ状に配置されていること
を特徴とする、請求項１又は２に記載の電圧制御発振器
用の集合基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102962A JP2000295036A (ja) | 1999-04-09 | 1999-04-09 | 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102962A JP2000295036A (ja) | 1999-04-09 | 1999-04-09 | 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000295036A true JP2000295036A (ja) | 2000-10-20 |
Family
ID=14341421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102962A Abandoned JP2000295036A (ja) | 1999-04-09 | 1999-04-09 | 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000295036A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353574A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 多数個取り電子部品搭載用基板 |
| JP2004047759A (ja) * | 2002-07-12 | 2004-02-12 | Alps Electric Co Ltd | 電子ユニットの集合基板 |
| JP2005310950A (ja) * | 2004-04-20 | 2005-11-04 | Yamaha Fine Technologies Co Ltd | プリント基板における導電パターンの製造方法および製造装置 |
| JP2007042888A (ja) * | 2005-08-03 | 2007-02-15 | Murata Mfg Co Ltd | 高周波モジュールの親基板，その周波数調整方法及びその製造方法 |
| JP5557924B2 (ja) * | 2010-11-02 | 2014-07-23 | 京セラ株式会社 | 多数個取り配線基板および配線基板ならびに電子装置 |
-
1999
- 1999-04-09 JP JP11102962A patent/JP2000295036A/ja not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353574A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 多数個取り電子部品搭載用基板 |
| JP4666812B2 (ja) * | 2001-05-28 | 2011-04-06 | 京セラ株式会社 | 多数個取り電子部品搭載用基板 |
| JP2004047759A (ja) * | 2002-07-12 | 2004-02-12 | Alps Electric Co Ltd | 電子ユニットの集合基板 |
| JP2005310950A (ja) * | 2004-04-20 | 2005-11-04 | Yamaha Fine Technologies Co Ltd | プリント基板における導電パターンの製造方法および製造装置 |
| JP4497354B2 (ja) * | 2004-04-20 | 2010-07-07 | ヤマハファインテック株式会社 | プリント基板における導電パターンの製造方法および製造装置 |
| JP2007042888A (ja) * | 2005-08-03 | 2007-02-15 | Murata Mfg Co Ltd | 高周波モジュールの親基板，その周波数調整方法及びその製造方法 |
| JP5557924B2 (ja) * | 2010-11-02 | 2014-07-23 | 京セラ株式会社 | 多数個取り配線基板および配線基板ならびに電子装置 |
| KR101458481B1 (ko) | 2010-11-02 | 2014-11-07 | 쿄세라 코포레이션 | 멀티파트 배선 기판, 배선 기판, 및 전자 장치 |
| US9526167B2 (en) | 2010-11-02 | 2016-12-20 | Kyocera Corporation | Many-up wiring substrate, wiring board, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| US9839132B2 (en) | Component-embedded substrate | |
| JPH10289837A (ja) | 積層電子部品 | |
| GB2395604A (en) | Ceramic multilayer substrate with through bars connecting external terminals | |
| KR20030030938A (ko) | 전자회로유닛 | |
| US7276840B2 (en) | Structure with a plurality of substrates, its manufacturing method and crystal oscillator with the structure | |
| JP2000295036A (ja) | 電圧制御発振器の製造方法、並びに、電圧制御発振器用の集合基板 | |
| JP3426988B2 (ja) | 多数個取り配線基板 | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| EP0910163B1 (en) | Oscillator module | |
| JP2004112751A (ja) | 表面実装型電子デバイス、絶縁基板母材、絶縁基板、及びこれらの製造方法 | |
| JPH09181443A (ja) | 電子部品の製造方法 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JP2011009437A (ja) | キャビティ構造をもつ積層基板、その製造方法、これを用いた回路モジュールおよびその製造方法 | |
| US6794947B2 (en) | Method for adjusting oscillator frequencies | |
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| US6801439B2 (en) | Multiple network electronic component | |
| JP2000340956A (ja) | 多層配線基板 | |
| US6639785B1 (en) | Capacitor component | |
| JPH0274099A (ja) | 電子部品内蔵多層樹脂基板 | |
| JP2002076629A (ja) | 複合多層配線基板 | |
| JP2004356527A (ja) | 回路基板及びそれを用いた電子装置並びにその製造方法 | |
| JP2002299782A (ja) | 回路基板 | |
| KR100896599B1 (ko) | 세라믹 다층 기판 및 그 제조 방법 | |
| JPS607363B2 (ja) | チツプ抵抗部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060123 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20071025 |