JPH09181443A - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JPH09181443A
JPH09181443A JP33690395A JP33690395A JPH09181443A JP H09181443 A JPH09181443 A JP H09181443A JP 33690395 A JP33690395 A JP 33690395A JP 33690395 A JP33690395 A JP 33690395A JP H09181443 A JPH09181443 A JP H09181443A
Authority
JP
Japan
Prior art keywords
substrate
forming
electronic component
hole
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33690395A
Other languages
English (en)
Inventor
Akiyoshi Moriyasu
明義 守安
Yasuyuki Morishima
靖之 森島
Toshiro Adachi
登志郎 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP33690395A priority Critical patent/JPH09181443A/ja
Publication of JPH09181443A publication Critical patent/JPH09181443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 製造が合理化でき、かつ、メッキ膜も均一に
形成できる電子部品の製造方法を提供する。 【解決手段】 誘電材料よりなる絶縁層1aと、絶縁層
1a面に導電ペーストを印刷して形成される電極層1b
とを複数積層し、一体に焼成することにより集合基板1
を形成する工程、集合基板1にスルーホール2をパンチ
又はドリルにより形成する工程、スルーホール2の壁面
にスルーホール電極3を形成する工程、集合基板1の一
方主面に配線パターン4を形成する工程、スルーホール
電極3に電解メッキ法によりメッキ膜を形成する工程、
集合基板1の一方主面に搭載部品5をハンダ6により実
装する工程、以上工程で、搭載部品5を備えた集合基板
1が製造される。そして、分割溝7に沿って集合基板1
を搭載部品5を備えた子基板20に分割して、電子部品
10が多数個製造される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面実装型ハイブ
リッドIC等に用いられる電子部品の製造方法に関する
ものである。
【0002】
【従来の技術】従来の電子部品の製造方法として、図7
(a)〜(c)に示すものがある。まず、図7(a)に
示すように、誘電材料よりなる絶縁層51と、絶縁層5
1面に導電ペーストを印刷して形成される電極層52と
を複数積層し、一体に焼成することにより集合基板(図
示せず)が得られ、得られた集合基板を分割することに
よって、電子部品用の子基板53が多数個製造される。
このとき、子基板53の端面には内部に形成されている
電極層52が引き出されている。次に、図7(b)に示
すように、子基板53の一方主面に配線パターン54を
印刷により形成し、そして、図7(c)に示すように、
子基板53の端面には、電極層52と配線パターン54
が電気的に接続するように外部電極55が印刷または塗
布等の方法により形成され、バレルメッキ方法により外
部電極55にメッキ膜を形成した後、子基板53の一方
主面に搭載部品56がハンダ57により接続され実装さ
れて、電子部品50が製造される。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
電子部品の製造方法においては、配線パターン形成から
部品搭載までを子基板で実施しなくてはならず、合理化
が難しくコスト高となっていた。また、外部電極をメッ
キするバレルメッキ方法も、時間が掛かり(約60
分)、メッキ膜が不均一に形成され、かつ、子基板に割
れや欠けなどが生じるといった問題があった。また、製
造された電子部品の電気的特性検査も電子部品一つ一つ
について行わなければならず、大変手間が掛かってい
た。
【0004】したがって、本発明の目的は、製造が合理
化でき、かつ、メッキ膜も均一に形成でき、割れや欠け
のない電子部品の製造方法を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、集合基板を準備する工程、該集合基板
を子基板に分割するための分割線上に複数のスルーホー
ルを形成する工程、前記スルーホールの内壁面にスルー
ホール電極を形成する工程、前記集合基板に配線パター
ンを形成する工程、前記スルーホール電極にメッキ膜を
形成する工程、前記集合基板に搭載部品を実装する工
程、前記搭載部品が実装された集合基板を前記分割線に
沿って切断し、搭載部品を備えた子基板に分割して電子
部品を得る工程とからなる電子部品の製造方法であっ
て、前記配線パターンを、前記スルーホール電極同士が
電気的に接続されるように形成し、前記スルーホール電
極にメッキ膜を形成する工程は、集合基板の状態で電解
メッキ方法を用いて行うことを特徴としている。
【0006】また、絶縁層と電極層を積層して集合基板
を形成する工程、該集合基板を子基板に分割するための
分割線上に複数のスルーホールを形成する工程、前記ス
ルーホールの内壁面にスルーホール電極を形成する工
程、前記集合基板に配線パターンを形成する工程、前記
スルーホール電極にメッキ膜を形成する工程、前記集合
基板に搭載部品を実装する工程、前記搭載部品が実装さ
れた集合基板を前記分割線に沿って切断し、搭載部品を
備えた子基板に分割して電子部品を得る工程とからなる
電子部品の製造方法であって、前記電極層を、前記スル
ーホール電極同士が電気的に接続されるように形成し、
前記スルーホール電極にメッキ膜を形成する工程は、電
解メッキ方法を用いることを特徴としている。
【0007】さらに、前記電子部品の製造方法におい
て、前記集合基板に搭載部品を実装する工程の後、前記
集合基板の分割線に沿って分割溝を設けることにより、
前記分割溝で区切られた子基板および前記スルーホール
電極を、前記子基板の各々の電気的特性を確認するた
め、それぞれ電気的に独立させ、前記分割溝に沿って前
記集合基板を切断し、搭載部品を備えた子基板に分割し
て電子部品を得ることを特徴としている。
【0008】これにより、集合基板の状態でスルーホー
ル電極に電解メッキ法でメッキ膜を形成できるため、部
品1つ1つにメッキする手間が省け、メッキ膜形成時間
も約5分と大幅に短縮し、かつ均一に膜が形成され、メ
ッキ作業による割れや欠けも生じない。
【0009】また、積層体からなる集合基板の電極層を
用いてスルーホール電極同士を導通するため、基板表面
上に、スルーホール電極導通用の配線パターンが形成さ
れず、基板面積を小さくでき、電子部品の小型化が図れ
る。
【0010】また、分割溝を形成することにより子基板
間(各電子部品間)が集合基板の状態で絶縁され、各ス
ルーホール電極も機能が独立しているため、集合基板の
状態で子基板(各電子部品)の電気的特性が確認でき、
確認作業が簡略化できる。
【0011】さらに、集合基板の状態で最終工程まで加
工できるため、電子部品がより高精度化され、電子部品
の製造及び出荷までのコストが削減できる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態の一つ
を図面を用いて説明する。図1は、電子部品の製造工程
を示す説明図である。また、図2(a)は、本発明の電
子部品の製造方法における集合基板1の平面図であり、
図2(b)は、搭載部品を備えた状態での集合基板1の
断面図である。
【0013】工程1として、まず、集合基板1を準備す
る。本実施の形態では、誘電材料よりなる絶縁層1a
と、絶縁層1a面に導電ペーストを印刷して形成される
電極層1bとを複数積層し、一体に焼成することにより
集合基板1を形成する。工程2として、集合基板1にス
ルーホール2をパンチ若しくはドリル等により形成す
る。工程3として、スルーホール2の壁面にスルーホー
ル電極3を形成する。工程4として、集合基板1の一方
主面に、導電ペーストを印刷,焼成して、配線パターン
4を形成する。工程5として、スルーホール電極3にメ
ッキ膜を形成する。工程6として、集合基板1の一方主
面に搭載部品5をハンダ6により実装し、以上工程で、
搭載部品5を備えた集合基板1が製造される。なお、誘
電材料からなる絶縁層1aは、例えば、酸化バリウム,
酸化アルミニウム,シリカを主成分とする混合セラミッ
クス、または、フッ素系樹脂等の樹脂、または、セラミ
ックと樹脂の混合体とからなる。そして、電極層1bお
よび配線パターン4に用いる導電ペーストは、銀ペース
ト,銀−パラジウムペースト,銅ペーストなど、一般的
に用いられる導電ペーストである。
【0014】集合基板1の一方主面に配線パターン4を
形成する工程(工程4)では、スルーホール電極3同士
が導通するような結線パターン4aと、一般の回路パタ
ーン4bが、印刷,焼成の工程を経て形成される。な
お、結線パターン4aと回路パターン4bの導電ペース
トの種類が異なる場合などは、結線パターン4aと回路
パターン4bはそれぞれ別々に印刷,焼成されて形成さ
れる。ここで、結線パターン4aは、後で説明する工程
(工程7)で子基板20を各々電気的に独立させるため
に、分割線Bを跨ぐように形成し、スルーホール電極3
同士を導通する。
【0015】スルーホール電極3にメッキ膜を形成する
工程(工程5)では、結線パターン4aの一端に電圧を
印加して、集合基板1の状態で電解メッキ方法により行
う。
【0016】次に、工程7として、一点鎖線で示す分割
線Bに沿って、集合基板1の一方主面側から配線パター
ン4の厚み分以上の分割溝7を形成する。ここで、一つ
のスルーホール電極3は、図3に示すように、2つの子
基板20a,20bに跨って形成されている。そのた
め、スルーホール電極3の機能が、例えば子基板20a
において接地端子GNDであれば、子基板20bにおい
ても、スルーホール電極3の機能は、接地端子GNDで
あるように設定する。これは、スルーホール電極3の機
能が、出力端子OUTの場合や、入力端子INの場合も
同様である。また、スルーホール電極3の機能を、子基
板20aに対して上記3つの機能の内一つを与え、子基
板20bに対して何も機能を与えない端子NCと設定す
る。逆に、子基板20bに機能を与え、子基板20aに
何も機能を与えないように設定する。このようにして、
子基板20はそれぞれ電気的に独立し、スルーホール電
極3も各々電気的に独立している。
【0017】これにより、集合基板1を完全に分割切断
することなく、子基板20の電気的特性の確認を行うこ
とが可能となる。
【0018】このように、電気的特性の確認が終わった
後、工程8として、分割溝7に沿って集合基板1をチョ
コレートを割るように、または、ダイシングカットによ
り切断するなどの方法により、搭載部品5を備えた子基
板20に分割して、図4に示すような電子部品10が多
数個得られる。このとき、メッキ膜が形成されたスルー
ホール電極3が端面に露出して外部電極となる。
【0019】上記実施の形態では、工程の順番を1番目
から8番目まで定めているが、例えば、工程3と工程4
の工程順は任意である。
【0020】また、上記実施の形態において、絶縁層1
aの材料は誘電材料に限定されるものでなく、例えば、
Ni,Co,Feからなるフェライトを主成分とする磁
性材料を用いたり、誘電材料と磁性材料を組み合わせて
用いても構わない。また、集合基板1として、積層体か
らなる基板を用いているが、アルミナ基板等の単板の基
板を用いても良い。
【0021】さらに、上記実施の形態では、結線パター
ン4aを集合基板1の一方主面に形成して、スルーホー
ル電極3間の導通を取っているが、他方主面に結線パタ
ーン4aを形成しても良く、一方主面および他方主面の
両面を用いて、スルーホール電極3間が導通するように
結線パターン4aを形成しても良い。
【0022】また、集合基板1が積層体の場合、図5に
示すように、集合基板1形成の際に、集合基板1の一方
主面近くの電極層1bを各スルーホール電極3が導通す
るように形成しても良い。このようにすれば、電解メッ
キ用の結線パターン4aは形成されないため、その分、
基板面積を小さくでき電子部品10の小型化が図れる。
【0023】また、図6(a)の集合基板1の断面図に
示すように、スルーホール電極3の開口部周辺を除く配
線パターン4を、インシュレータ,オーバーコート,メ
ッキレジスト等のコーティング膜8でコーティングして
も良く、図6(b)に示すように、配線パターン4形成
前に、集合基板1の表面にインシュレータ8aを形成し
ても良い。
【0024】
【発明の効果】以上のように、本発明による電子部品の
製造方法では、集合基板の状態でスルーホール電極に電
解メッキ法でメッキ膜を形成できるため、メッキ膜形成
時間が大幅に短縮し、かつ均一に膜が形成され、メッキ
作業による割れや欠けも生じない。
【0025】また、積層体からなる集合基板の電極層を
用いてスルーホール電極同士を導通するため、基板表面
上に結線パターンが形成されず、基板面積を小さくで
き、電子部品の小型化が図れる。
【0026】また、分割溝を形成することにより子基板
間(各電子部品間)が絶縁され、また、各スルーホール
電極も機能が独立しているため、集合基板の状態で子基
板(各電子部品)の電気的特性が確認でき、確認作業が
簡略化できる。
【0027】さらに、上記のように、集合基板の状態で
最終工程まで加工できるため、電子部品がより高精度化
され、電子部品の製造及び出荷までのコストが削減でき
るという効果が得られる。
【図面の簡単な説明】
【図1】本発明の一つの実施形態に係る電子部品の製造
方法における、工程を説明する説明斜視図である。
【図2】本発明の一つの実施形態に係る電子部品の製造
方法における集合基板を示す、(a)平面図であり、
(b)断面図である。
【図3】本発明の一つの実施形態に係る子基板と、スル
ーホール電極の機能の関係を示す説明図である。
【図4】本発明の一つの実施形態に係る電子部品の構造
を示す斜視図である。
【図5】本発明の他の実施形態に係る集合基板の断面図
である。
【図6】本発明のさらに他の実施の形態に係る、集合基
板の断面図である。
【図7】従来の電子部品の製造方法を示す斜視図であ
る。
【符号の説明】
1 集合基板 1a 絶縁層 1b 電極層 2 スルーホール 3 スルーホール電極 4 配線パターン 4a 結線パターン 4b 回路パターン 5 搭載部品 7 分割溝 10 電子部品 20,20a,20b 子基板 B 分割線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 集合基板を準備する工程、該集合基板を
    子基板に分割するための分割線上に複数のスルーホール
    を形成する工程、前記スルーホールの内壁面にスルーホ
    ール電極を形成する工程、前記集合基板に配線パターン
    を形成する工程、前記スルーホール電極にメッキ膜を形
    成する工程、前記集合基板に搭載部品を実装する工程、
    前記搭載部品が実装された集合基板を前記分割線に沿っ
    て切断し、搭載部品を備えた子基板に分割して電子部品
    を得る工程とからなる電子部品の製造方法であって、前
    記配線パターンを、前記スルーホール電極同士が電気的
    に接続されるように形成し、前記スルーホール電極にメ
    ッキ膜を形成する工程は、集合基板の状態で電解メッキ
    方法を用いて行うことを特徴とする電子部品の製造方
    法。
  2. 【請求項2】 絶縁層と電極層を積層して集合基板を形
    成する工程、該集合基板を子基板に分割するための分割
    線上に複数のスルーホールを形成する工程、前記スルー
    ホールの内壁面にスルーホール電極を形成する工程、前
    記集合基板に配線パターンを形成する工程、前記スルー
    ホール電極にメッキ膜を形成する工程、前記集合基板に
    搭載部品を実装する工程、前記搭載部品が実装された集
    合基板を前記分割線に沿って切断し、搭載部品を備えた
    子基板に分割して電子部品を得る工程とからなる電子部
    品の製造方法であって、前記電極層を、前記スルーホー
    ル電極同士が電気的に接続されるように形成し、前記ス
    ルーホール電極にメッキ膜を形成する工程は、集合基板
    の状態で電解メッキ方法を用いて行うことを特徴とする
    電子部品の製造方法。
  3. 【請求項3】 請求項1および2のいずれかに記載の電
    子部品の製造方法において、前記集合基板に搭載部品を
    実装する工程の後、前記集合基板の分割線に沿って分割
    溝を設けることにより、前記分割溝で区切られた子基板
    および前記スルーホール電極を、前記子基板の各々の電
    気的特性を確認するため、それぞれ電気的に独立させ、
    前記分割溝に沿って前記集合基板を切断し、搭載部品を
    備えた子基板に分割して電子部品を得ることを特徴とす
    る電子部品の製造方法。
JP33690395A 1995-12-25 1995-12-25 電子部品の製造方法 Pending JPH09181443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33690395A JPH09181443A (ja) 1995-12-25 1995-12-25 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33690395A JPH09181443A (ja) 1995-12-25 1995-12-25 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JPH09181443A true JPH09181443A (ja) 1997-07-11

Family

ID=18303710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33690395A Pending JPH09181443A (ja) 1995-12-25 1995-12-25 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPH09181443A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999060830A1 (de) * 1998-05-20 1999-11-25 Epcos Ag Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergleichen auf dem mehrfachnutzen
JP2002246703A (ja) * 2001-02-13 2002-08-30 Rohm Co Ltd 個片基板の製造方法および個片基板並びに集合基板
KR100363789B1 (ko) * 1999-12-17 2002-12-11 삼성전기주식회사 공진기용 기판의 제조방법
US6835601B2 (en) 1999-04-02 2004-12-28 Murata Manufacturing Co., Ltd Mother substrate, substrate element, and method for manufacturing the same
CN100341242C (zh) * 1999-04-02 2007-10-03 株式会社村田制作所 母片、基片元件及其制造方法
JP2008034678A (ja) * 2006-07-31 2008-02-14 Epson Toyocom Corp シート状基板母材及び電子デバイス
WO2011152085A1 (ja) * 2010-06-04 2011-12-08 株式会社 村田製作所 集合基板の製造方法
WO2018221131A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 電子部品

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999060830A1 (de) * 1998-05-20 1999-11-25 Epcos Ag Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergleichen auf dem mehrfachnutzen
US6555758B1 (en) 1998-05-20 2003-04-29 Epcos Ag Multiple blank for electronic components such as SAW components, and method of building up bumps, solder frames, spacers and the like
US6835601B2 (en) 1999-04-02 2004-12-28 Murata Manufacturing Co., Ltd Mother substrate, substrate element, and method for manufacturing the same
CN100341242C (zh) * 1999-04-02 2007-10-03 株式会社村田制作所 母片、基片元件及其制造方法
KR100363789B1 (ko) * 1999-12-17 2002-12-11 삼성전기주식회사 공진기용 기판의 제조방법
JP2002246703A (ja) * 2001-02-13 2002-08-30 Rohm Co Ltd 個片基板の製造方法および個片基板並びに集合基板
JP4554831B2 (ja) * 2001-02-13 2010-09-29 ローム株式会社 個片基板の製造方法および個片基板並びに集合基板
JP2008034678A (ja) * 2006-07-31 2008-02-14 Epson Toyocom Corp シート状基板母材及び電子デバイス
WO2011152085A1 (ja) * 2010-06-04 2011-12-08 株式会社 村田製作所 集合基板の製造方法
WO2018221131A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 電子部品
JPWO2018221131A1 (ja) * 2017-06-01 2019-11-07 株式会社村田製作所 電子部品
US10971456B2 (en) 2017-06-01 2021-04-06 Murata Manufacturing Co., Ltd. Electronic component

Similar Documents

Publication Publication Date Title
KR100295933B1 (ko) 비아형성방법및이에의한비아구조체
JP4138211B2 (ja) 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
KR100412155B1 (ko) 전자 부품 장치 및 그의 제조방법
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JP2002141248A (ja) セラミック電子部品およびその製造方法
JPH09181443A (ja) 電子部品の製造方法
JP2010073961A (ja) 積層型電子部品及びその製造方法
JP2000003825A (ja) 積層チップ部品の製造方法
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
US6236558B1 (en) Multilayer electronic part
JPH10294565A (ja) 多層回路基板
JP2000277916A (ja) 基板および分割基板
JP2000165004A (ja) 多数個取り配線基板
JP2002222729A (ja) 電子部品とその製造方法
JP2004047817A (ja) 積層フェライト基板,薄型コイル部品及びそれを使用した回路装置
JPH10135640A (ja) プリント配線板の構造及びその製造方法
JP4051751B2 (ja) 電子部品の端子の製造方法
JPH0466403B2 (ja)
JPH10270860A (ja) 多層プリント配線板
JP2001267467A (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JPH07283535A (ja) セラミックス多層プリント配線板の製作方法
JPH09205044A (ja) チップ部品の製造方法
JPH03185897A (ja) 多層配線基板の製造方法
JPH09199329A (ja) 積層シ−トコイルおよびその製造方法
JP2002093636A (ja) 積層インダクタ