JP2002141248A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法

Info

Publication number
JP2002141248A
JP2002141248A JP2000335589A JP2000335589A JP2002141248A JP 2002141248 A JP2002141248 A JP 2002141248A JP 2000335589 A JP2000335589 A JP 2000335589A JP 2000335589 A JP2000335589 A JP 2000335589A JP 2002141248 A JP2002141248 A JP 2002141248A
Authority
JP
Japan
Prior art keywords
ceramic
electronic component
ceramic electronic
external terminal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000335589A
Other languages
English (en)
Inventor
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000335589A priority Critical patent/JP2002141248A/ja
Priority to US10/004,229 priority patent/US6751101B2/en
Publication of JP2002141248A publication Critical patent/JP2002141248A/ja
Priority to US10/372,616 priority patent/US6760227B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Abstract

(57)【要約】 【課題】 外部端子電極となる端子用導体が予め設けら
れた集合電子部品を分割してセラミック電子部品を得よ
うとするとき、分割によって外部端子電極の欠損が生じ
ないようにする。 【解決手段】 外部端子電極となる複数の端子用導体４
５が設けられた生のセラミック成形体４７に対して、長
手の貫通孔４８を形成することによって、端子用導体４
５の各一部を貫通孔４８の内面上に露出させ、セラミッ
ク成形体４７を焼成し、セラミック焼結体を得た後、貫
通孔４８を通る切断溝５１に沿って分割することによっ
て、セラミック電子部品を取り出す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、セラミック電子
部品およびその製造方法に関するもので、特に、セラミ
ック電子部品の外部端子電極の形成態様および形成方法
における改良に関するものである。
【０００２】
【従来の技術】図１５は、この発明にとって興味ある従
来のセラミック電子部品１の外観を示す斜視図である。
【０００３】セラミック電子部品１は、たとえば、コン
デンサ、インダクタ、共振子、回路基板のような電子部
品を構成するものであり、積層構造または単層構造を有
するセラミック電子部品本体２を備えている。
【０００４】電子部品本体２は、互いに対向する第１お
よび第２の主面３および４とこれら第１および第２の主
面３および４間を連結する４つの側面５、６、７および
８とを有する直方体の形状をなしている。また、電子部
品本体２の少なくとも１つの側面、たとえば側面５およ
び７の各々には、複数の外部端子電極９が並んで設けら
れている。これら外部端子電極９は、側面５および７に
設けられた、たとえば断面半円状の凹部１０の内周面上
に形成されている。
【０００５】このようなセラミック電子部品１は、次の
ようにして製造される。
【０００６】まず、図１６に示すように、生のセラミッ
ク成形体１１が作製される。セラミック電子部品本体２
が積層構造を有している場合には、セラミック成形体１
１を作製するにあたって、複数のセラミックグリーンシ
ートを積層することが行なわれる。このセラミック成形
体１１は、ここから複数のセラミック電子部品１を取り
出すことが意図されている。
【０００７】次に、同じく図１６に示すように、セラミ
ック成形体１１に複数の貫通孔１２が設けられる。これ
ら貫通孔１２の各位置は、外部端子電極９の各々が設け
られる位置に対応している。
【０００８】次に、同じく図１６に示すように、セラミ
ック成形体１１の一方の主面１３または両方の主面１３
および１４上に、切断溝１５が形成される。図１８にお
いて、切断溝１５が両主面１３および１４上に形成され
ている状態がよく示されている。切断溝１５は、後の工
程において、複数のセラミック電子部品１を取り出そう
とするとき、複数のセラミック電子部品１相互間の境界
線に沿うブレイクをより容易にするためのものであり、
たとえば、セラミック成形体１１の厚みの約１／３〜１
／６程度の深さをもって形成される。
【０００９】次いで、セラミック成形体１１が焼成さ
れ、それによって、図１７にその一部を断面図で示すよ
うなセラミック焼結体１６が得られる。
【００１０】次に、図１７に示すように、貫通孔１２の
内周面上に、導電性ペースト１７を付与することによっ
て、外部端子電極９となるべき端子用導体１８が形成さ
れる。この端子用導体１８の形成のため、たとえばスク
リーン印刷が適用される。すなわち、矢印１９で示すよ
うに真空吸引が及ぼされた穴２０を有する台２１上に、
穴２０と貫通孔１２とが位置合わせされた状態で、セラ
ミック焼結体１６が置かれ、スクリーン２２に沿ってス
キージ２３を動作させることにより、導電性ペースト１
７が貫通孔１２の内周面上に付与される。
【００１１】上述したスクリーン印刷工程において、必
要に応じて、セラミック焼結体１６の主面１３上に、所
定のパターンをもって導電性ペースト１７が付与され、
それによって、配線のための導体膜が形成される。
【００１２】次に、導電性ペースト１７によって形成さ
れた端子用導体１８および配線用導体膜が焼成される。
【００１３】なお、セラミック成形体１１が積層構造を
有している場合には、図１７に示した工程は、この生の
セラミック成形体１１の状態で実施され、端子用導体１
８およびその他の配線用導体を形成する導電性ペースト
１７の焼成は、セラミック成形体１１の焼成と同時に行
なわれることがある。
【００１４】次に、端子用導体１８の表面に、必要に応
じて、ニッケル／金、ニッケル／錫、ニッケル／半田等
のめっきが施される。
【００１５】次に、必要に応じて、セラミック焼結体１
６の主面１３上に、搭載部品が実装される。
【００１６】また、切断溝１５の形成は、焼成前の図１
７に示した工程の後に行なわれたり、めっき工程の後ま
たは搭載部品実装後に行なわれたりする。
【００１７】このようにして、図１８に一部を示すよう
に、貫通孔１２の内周面上に端子用導体１８が形成され
たセラミック焼結体１６が得られる。
【００１８】次に、切断溝１５に沿って、セラミック焼
結体１６がブレイクされ、それによって、複数のセラミ
ック電子部品１が取り出される。図１９には、取り出さ
れたセラミック電子部品１の一部が拡大されて斜視図で
示されている。図１９において、貫通孔１２の分割によ
って与えられた凹部１０が図示されているとともに、端
子用導体１８の分割によって与えられた外部端子電極９
が図示されている。
【００１９】セラミック焼結体１６が、上述のように、
ブレイクされるとき、端子用導体１８が引張応力を伴い
ながら分断されるため、図１９に示すように、外部端子
電極９には、この分断によって露出する分断面２４がも
たらされる。
【００２０】
【発明が解決しようとする課題】しかしながら、上述し
たセラミック電子部品１またはその製造方法には、解決
されるべき問題がある。
【００２１】まず、外部端子電極９にもたらされた分断
面２４は、めっき膜によって覆われていないため、酸化
等が生じやすく、そのため、半田付け性が悪くなり、そ
の結果、外部端子電極９に対する良好な半田付けが阻害
されることがある。
【００２２】また、セラミック焼結体１６をブレイクす
る際、貫通孔１２の内周面上に形成された端子用導体１
８が引きちぎられるように分断されるため、必ずしも、
中央で分断されるとは限らず、極端な場合には、一方に
欠損が生じて断線不良がもたらされたり、さらには、セ
ラミック焼結体１６の一部とともに端子用導体１８の一
部が欠けるという致命的な不良がもたらされたりするこ
とがある。
【００２３】上述の問題を解決するため、端子用導体１
８の厚みおよびその上に形成されるめっき膜の厚みを薄
くすることが有効であるが、このように厚みを薄くする
と、断線不良につながることもある。
【００２４】他方、セラミック焼結体１６のブレイク後
に外部端子電極９を形成するようにすれば、上述の問題
は解消されるが、この場合には、生産性の低下という問
題を引き起こす。
【００２５】また、前述したブレイク時の外部端子電極
９における欠損の問題を解決するためには、端子用導体
１８は、図１７によく示されているように、貫通孔１２
を充填するのではなく、中空の状態で形成されなければ
ならない。そのため、貫通孔１２の径をそれほど小さく
することができない。その結果、セラミック電子部品１
の小型化を阻害してしまう。
【００２６】また、図１７に示すように、端子用導体１
８を形成するにあたって、台２１の穴２１の周辺部が導
電性ペースト１７によって汚されないようにしながら、
端子用導体１８を上述のように中空の状態で形成するた
めには、貫通孔１２より大きい径を有する穴２０を通し
て真空吸引を及ぼしながらスクリーン印刷する必要があ
る。このことから、形成された端子用導体１８には、主
面１３および１４上にまで延びる主面延長部２５が必ず
形成されることになる。しかしながら、主面延長部２５
の存在は、外部端子電極９の配置間隔を小さくすること
を妨げ、その結果、セラミック電子部品１の小型化を阻
害する。
【００２７】また、セラミック電子部品１は、少なくと
も出荷する前に、その特性を測定しなければならない。
しかしながら、セラミック電子部品１は、ブレイク前の
セラミック焼結体１６の段階では、外部端子電極９とな
る端子用導体１８が隣り合うセラミック電子部品１間に
跨って形成されているため、ブレイク後でないと、ここ
のセラミック電子部品１の特性を測定することができな
い。そのため、このような特性の測定を能率的に行なう
ことができない。
【００２８】また、セラミック電子部品１が回路基板で
あるときなどにおいては、その電子部品本体２の主面３
または４上に、別の電子部品が搭載されることがある。
この場合、電子部品の搭載は、集合電子部品の状態にあ
るセラミック焼結体１６に対して行なわれるのが能率的
である。しかしながら、上述したように、集合電子部品
の段階で特性の測定が不可能であるので、不良品となる
セラミック電子部品１に対しても、電子部品の搭載が行
なわれてしまい、そのため、このような搭載部品を無駄
にしてしまうことがあり、コスト上不利である。
【００２９】そこで、この発明の目的は、上述したよう
な問題を解決し得る、セラミック電子部品およびその製
造方法を提供しようとすることである。
【００３０】
【課題を解決するための手段】この発明は、互いに対向
する第１および第２の主面とこれら第１および第２の主
面間を連結する４つの側面とを有するセラミック電子部
品本体を備える、セラミック電子部品にまず向けられる
ものであって、上述した技術的課題を解決するため、少
なくとも１つの側面には、第１の主面から第２の主面に
まで貫通する切欠きが設けられ、この切欠き内には、複
数の外部端子電極が並んで設けられていることを特徴と
している。
【００３１】上述の外部端子電極は、セラミック電子部
品本体の第１の主面から第２の主面にまで貫通するよう
に設けられても、第１の主面から第２の主面にまで貫通
しないように設けられてもよい。
【００３２】また、好ましくは、切欠き内には、複数の
凹部が並んで設けられ、外部端子電極は、これら凹部を
埋めるように設けられる。
【００３３】また、セラミック電子部品本体は、積層構
造を有していても、単層構造を有していてもよいが、積
層構造を有する場合には、複数の積層されたセラミック
層およびセラミック層間の特定の界面に沿って設けられ
る内部導体膜を備えていてもよい。
【００３４】また、セラミック電子部品本体の第１およ
び第２の主面の少なくとも一方上に、外部導体膜が形成
されていてもよい。
【００３５】また、外部端子電極は、セラミック電子部
品本体の第１および第２の主面の少なくとも一方上にま
で延びる延長部を有してもよい。
【００３６】また、外部端子電極の全表面は、めっき膜
によって覆われていてもよい。
【００３７】この発明は、また、セラミック電子部品の
製造方法にも向けられる。
【００３８】この発明に係るセラミック電子部品の製造
方法は、第１の局面では、外部端子電極となる複数の端
子用導体が厚み方向の少なくとも一部において延びるよ
うに設けられた、生のセラミック成形体を作製する工程
と、セラミック成形体の複数の端子用導体が配列される
線に沿うように、セラミック成形体の互いに対向する第
１および第２の主面間を貫通する長手の貫通孔を形成す
ることによって、複数の端子用導体の各一部を１つの貫
通孔の内面上に露出させる工程と、セラミック成形体を
焼成することによって、焼結後のセラミック焼結体を得
る工程と、セラミック焼結体を、貫通孔を通る分割線に
沿って分割することによって、貫通孔の内面上に露出し
た端子用導体の一部をもって与えられた複数の外部端子
電極が、貫通孔の分割によって形成された切欠き内に並
んで設けられている、セラミック電子部品を取り出す工
程とを備えることを特徴としている。
【００３９】上述のように製造されようとするセラミッ
ク電子部品が積層構造を有するものである場合には、セ
ラミック成形体を作製する工程において、複数の端子用
導体が厚み方向に貫通するように設けられたセラミック
グリーンシートを含む複数のセラミックグリーンシート
を積層する工程が実施される。
【００４０】上述の場合、セラミック成形体を作製する
工程において、セラミックグリーンシートに、配線のた
めの導体膜およびビアホール導体を形成する工程が実施
されてもよい。
【００４１】この発明に係るセラミック電子部品の製造
方法は、第２の局面では、生のセラミック成形体を作製
する工程と、セラミック成形体の互いに対向する第１お
よび第２の主面間を貫通する長手の貫通孔を形成する工
程と、セラミック成形体を焼成することによって、焼結
後のセラミック焼結体を得る工程と、セラミック成形体
またはセラミック焼結体に対して、貫通孔の内面上に並
ぶように、複数の外部端子電極を形成する工程と、セラ
ミック焼結体を、貫通孔を通る分割線に沿って分割する
ことによって、貫通孔の内面上に形成された複数の外部
端子電極が、貫通孔の分割によって形成された切欠き内
に並んで設けられている、セラミック電子部品を取り出
す工程とを備えることを特徴としている。
【００４２】上述したように、製造されようとするセラ
ミック電子部品が積層構造を有するものである場合、セ
ラミック成形体を作製する工程において、複数のセラミ
ックグリーンシートを積層する工程が実施される。
【００４３】上述の場合、セラミック成形体を作製する
工程において、セラミックグリーンシートに、配線のた
めの導体膜およびビアホール導体を形成する工程が実施
されてもよい。
【００４４】以上の第１および第２の局面のいずれにお
いても、好ましくは、セラミック焼結体は、これを分割
線に沿って分割することによって複数のセラミック電子
部品を取り出せるようにされている、集合電子部品であ
り、セラミック焼結体を分割する工程は、この集合電子
部品を分割する工程である。特に、第１の局面の場合に
は、貫通孔を形成する工程では、貫通導体を分割するよ
うに貫通孔が形成される。
【００４５】上述した好ましい実施態様において、集合
電子部品を分割する工程の前に、集合電子部品の状態で
各セラミック電子部品の特性を測定する工程が実施され
ることが好ましい。
【００４６】この発明に係るセラミック電子部品の製造
方法において、セラミック焼結体を分割する工程の前
に、外部端子電極の表面にめっきを施す工程がさらに実
施されてもよい。
【００４７】この発明は、また、上述したような製造方
法によって得られた、セラミック電子部品にも向けられ
る。
【００４８】
【発明の実施の形態】図１は、この発明の一実施形態に
よるセラミック電子部品３１の外観を示す斜視図であ
る。
【００４９】セラミック電子部品３１は、セラミック電
子部品本体３２を備えている。電子部品本体３２は、互
いに対向する第１および第２の主面３３および３４とこ
れら第１および第２の主面３３および３４間を連結する
４つの側面３５、３６、３７および３８とを有してい
る。
【００５０】また、電子部品本体３２の少なくとも１つ
の側面、たとえば側面３５および３６の各々には、第１
の主面３３から第２の主面３４にまで貫通する切欠き３
９が設けられ、これら切欠き３９内には、複数の外部端
子電極４０が並んで設けられている。
【００５１】この実施形態では、外部端子電極４０は、
第１の主面３３から第２の主面３４にまで貫通するよう
に設けられている。また、切欠き３９内には、複数の凹
部４１が並んで設けられ、上述の外部端子電極４０は、
この凹部４１を埋めるように設けられている。
【００５２】また、電子部品本体３２の第１の主面３３
上には、いくつかの外部導体膜４２が形成されている。
これら外部導体膜４２は、特定の外部端子電極４０と電
気的に接続される。これら外部導体膜４２に電気的に接
続された状態で、図示しないが、搭載部品が主面３３上
に実装され、また、これら搭載部品を覆うように主面３
３上にはキャップが被せられることがある。
【００５３】なお、図示しないが、電子部品本体３２の
第２の主面３４上に、外部導体膜が形成されてもよい。
【００５４】また、外部導体膜４０の露出する全表面
は、めっき膜によって覆われていることが好ましい。
【００５５】このようなセラミック電子部品３１を製造
するため、図２ないし図４を参照して以下に説明するよ
うな工程が実施される。なお、以下に説明するセラミッ
ク電子部品３１の製造方法は、電子部品本体３２が積層
構造を有している場合のものである。
【００５６】まず、図２（１）に示すように、セラミッ
クグリーンシート４３が用意される。そして、セラミッ
クグリーンシート４３の所定の位置に、複数の貫通する
透孔４４が配列された状態で設けられる。この実施形態
では、透孔４４は、矩形の断面形状を有している。
【００５７】次に、図２（２）に示すように、各透孔４
４に導電性ペーストが充填され、それによって、端子用
導体４５がセラミックグリーンシート４３の厚み方向に
貫通するように設けられる。
【００５８】次に、図２（３）に示すように、セラミッ
クグリーンシート４３上に、導電性ペーストをたとえば
スクリーン印刷することによって、配線のための導体膜
４６が所定のパターンをもって形成される。この導体膜
４６は、セラミックグリーンシート４３の積層されたと
きの位置によって、前述した外部導体膜４２となること
も、内部導体膜となることもある。
【００５９】なお、導体膜４６の形成は、端子用導体４
５を形成するための透孔４４への導電性ペーストの充填
工程と同時に実施されてもよい。
【００６０】図２では図示しないが、セラミックグリー
ンシート４３に、配線のためのビアホール導体が形成さ
れることもある。このビアホール導体を形成するための
貫通孔の形成は、図２（１）に示した透孔４４を形成す
る工程と同時に実施され、この貫通孔への導電性ペース
トの充填は、図２（２）に示した透孔４４への導電性ペ
ーストの充填と同時に実施されてもよい。
【００６１】次に、図２（３）に示したセラミックグリ
ーンシート４３を含む複数のセラミックグリーンシート
が積層され、次いで積層方向にプレスされる。これによ
って、図３（１）に示すような生のセラミック成形体４
７が作製される。このセラミック成形体４７では、複数
の端子用導体４５が厚み方向の少なくとも一部において
延びるように設けられている。この実施形態では、端子
用導体４５は、セラミック成形体４７の厚み方向を貫通
するように設けられている。
【００６２】次に、図３（２）に示すように、セラミッ
ク成形体４７の複数の端子用導体４５が配列される線に
沿うように、長手の貫通孔４８が形成される。この貫通
孔４８は、セラミック成形体４７の互いに対向する第１
および第２の主面４９および５０間を貫通している。
【００６３】また、このような貫通孔４８の形成によっ
て、図５に拡大して示すように、複数の端子用導体４５
の各々は分割されるとともに、分割された複数の端子用
導体４５の各一部は、１つの貫通孔４８の内面上に露出
した状態となっている。そして、これら端子用導体４５
の分割されたそれぞれの部分が、外部端子電極４０を与
えている。
【００６４】次に、図３（２）に示すように、セラミッ
ク成形体４７の一方の主面４９または両主面４９および
５０上に、切断溝５１が形成される。この切断溝５１
は、後の分割工程で分割が実施される分割線に沿って形
成されるもので、特定の切断溝５１については、長手の
貫通孔４８を通る位置に延びている。切断溝５１は、た
とえば、セラミック成形体４７の厚みの約１／３〜１／
６程度の深さをもって形成される。
【００６５】次に、セラミック成形体４７は焼成され、
それによって、図４に示すようなセラミック焼結体５２
が得られる。このとき、外部端子電極４０を与える端子
用導体４５を構成する導電性ペーストも焼結する。セラ
ミック焼結体５２は、焼成による収縮が生じていること
を除いて、セラミック成形体４７と実質的に同様の外観
を有している。
【００６６】次に、端子用導体４５の分割によって与え
られた外部端子電極４２の表面に、ニッケル／金、ニッ
ケル／錫、ニッケル／半田等のめっきが施される。この
めっき工程において、セラミック焼結体５２の外表面上
に形成される外部導体膜４２の表面にもめっきが施され
てもよい。
【００６７】以上の工程を終えたとき、セラミック焼結
体５２における分割線に沿う切断溝５１によって区画さ
れた各領域には、得ようとするセラミック電子部品３１
が構成され、これらセラミック電子部品３１は、互いに
他のものに対して電気的に独立した状態となっている。
したがって、端子用導体４５の分割によって与えられた
外部端子電極４０を端子として、個々のセラミック電子
部品３１の特性を測定することができる。
【００６８】このように、特性が測定された後、良品と
判定されたセラミック電子部品３１上には、必要に応じ
て、他の電子部品が搭載され、また、キャップが被せら
れる。
【００６９】次に、複数のセラミック電子部品３１を取
り出すため、セラミック焼結体３２は、切断溝５１に沿
ってブレイクされる。
【００７０】このようにして、図１に示した状態にある
セラミック電子部品３１が得られる。このセラミック電
子部品３１において、複数の外部端子電極４０は、貫通
孔４８の内面上に露出した端子用導体４５の一部をもっ
て与えられたものであり、また、切欠き３９は、貫通孔
４８の分割によって形成されたものであり、この切欠き
３９内に複数の外部端子電極４０が並んで設けられてい
る。
【００７１】以上説明した実施形態に関して、以下のよ
うないくつかの変形例が可能である。
【００７２】上述した実施形態では、図５に示すよう
に、外部端子電極４０を与える外部導体膜４２は、断面
矩形の透孔４４内に設けられたが、図６に示すように、
外部導体膜４２を与える端子用導体４５は、断面円形の
透孔４４内に設けられてもよい。さらに、透孔４４は、
他の断面形状のものであってもよい。
【００７３】図６において、図５に示した要素に相当す
る要素には同様の参照符号を付し、重複する説明は省略
する。
【００７４】また、前述した実施形態では、透孔４４を
充填するように端子用導体４５が形成されたが、図７に
示すように、端子用導体４５は、中空部分を中央に残し
ながら、透孔４４の内周面に沿うように形成されてもよ
い。図７において、図５に示す要素に相当する要素には
同様の参照符号を付し、重複する説明は省略する。
【００７５】図１には電子部品本体３２の第２の主面３
４側が図示されないが、図８に示すように、外部端子電
極４０は、電子部品本体３２の第２の主面３４上にまで
延びる延長部５３を備えていてもよい。
【００７６】延長部５３は、外部端子電極４０を図示し
ない配線基板上の導電ランドに半田付けしようとすると
き、半田の付与面積を広くし、そのため、セラミック電
子部品３１と配線基板との間での接合力を高めるように
作用する。
【００７７】このような延長部５３は、セラミック成形
体４７またはセラミック焼結体５２の段階で、導電性ペ
ーストをスクリーン印刷することによって形成されるこ
とができる。なお、延長部５３は、電子部品本体３２の
第１の主面３３側に設けられてもよい。
【００７８】図８において、図１等に示した要素に相当
する要素には同様の参照符号を付し、重複する説明は省
略する。
【００７９】また、前述した実施形態では、電子部品本
体３２の側面３５および３７の各々に、１つずつ、切欠
き３９が設けられたが、図９に示すように、側面３５お
よび３７の各々に、２つずつ、切欠き３９が設けられて
もよい。さらに、切欠き３９の数は任意の変更すること
ができる。
【００８０】図９では、外部導体膜４２の図示が省略さ
れているが、図９において、図１等に示す要素に相当す
る要素には同様の参照符号を付し、重複する説明は省略
する。
【００８１】また、前述した実施形態では、外部端子電
極４０は、電子部品本体３２の第１の主面３３から第２
の主面３４にまで貫通するように設けられたが、図１
０、図１１および図１２のそれぞれに示すように、外部
端子電極４０は、第１の主面３３から第２の主面３４に
まで貫通しないように設けられてもよい。
【００８２】図１０では、外部端子電極４０は、第１の
主面３３にまで届かないように設けられている。
【００８３】図１１では、外部端子電極４０は、第１お
よび第２の主面３３および３４の双方に届かないように
設けられている。
【００８４】図１２では、外部端子電極４０は、第１の
主面３３にまで届かないように設けられているととも
に、電子部品本体３２の厚み方向に関して、２つの部分
に分断された状態となっている。
【００８５】これら図１０ないし図１２に示すような態
様で外部端子電極４０を形成するためには、セラミック
成形体４７を得るための積層工程において、図２に示し
たような端子用導体４５が設けられたセラミックグリー
ンシート４３とこのような端子用導体が設けられていな
いセラミックグリーンシートとを混在させて積層するよ
うにすればよい。
【００８６】図１０ないし図１２に示した外部端子電極
４０によれば、電子部品本体３２の第１の主面３３には
届かないように形成されているので、第１の主面３３上
で電子部品を搭載できる領域を広げることができる。ま
た、これらセラミック電子部品３１を配線基板上に半田
を用いて実装したとき、外部端子電極４０を覆うように
半田フィレットが形成されるが、この半田フィレットの
高さを制御することができる。セラミック電子部品３１
が高周波回路において用いられるとき、半田フィレット
はインダクタンス成分として作用するため、このような
半田フィレットの高さの制御は、インダクタンス成分の
低減およびそのばらつきの低減に寄与させることができ
る。
【００８７】特に、図１１に示すように設けられた外部
端子電極４０によれば、電子部品本体３２の第２の主面
３４にまで届かないように設けられているので、このセ
ラミック電子部品３１を実装する配線基板上の導電ラン
ドとの間での不所望な短絡をより確実に防止することが
できる。
【００８８】また、特に、図１２に示した外部端子電極
４０によれば、第２の主面３４側に位置する部分を配線
基板との半田付けのために用いながら、第１の主面３３
側に位置する部分を、たとえば、第１の主面３３を覆う
ように装着されるキャップとの半田接合のために用いる
ことができる。
【００８９】また、前述した実施形態では、切断溝５１
は、未焼成のセラミック成形体４７の段階で形成された
が、切断溝５１を形成する工程は任意に変更することが
でき、たとえば、焼結後のセラミック焼結体５２に段階
で切断溝５１を形成するようにしてもよい。この場合、
切断溝５１の形成のために、たとえば、レーザやダイヤ
モンド刃を備えるスクライバを適用することができる。
【００９０】また、図１に示したセラミック電子部品３
１においては、切欠き３９および外部端子電極４０が、
側面３５および３７のみに設けられたが、さらに側面３
６および／または３８に設けられてもよい。また、側面
３５〜３８のいずれか１つにのみ、切欠き３９および外
部端子電極４０が設けられてもよい。
【００９１】また、前述した実施形態では、電子部品本
体３２が積層構造を有していたが、単層構造を有する電
子部品本体を備えるセラミック電子部品であっても、前
述した製造方法を適用することができる。この場合に
は、図２に示したセラミックグリーンシート４３と実質
的に同様の構成を有するセラミック成形体に対して、図
３および図４を参照して説明した製造方法を適用すれば
よい。
【００９２】また、前述した実施形態では、セラミック
電子部品３１を製造するため、集合電子部品としてのセ
ラミック焼結体５２を作製し、これを分割することによ
って複数のセラミック電子部品３１を取り出すようにし
たが、単に１つのセラミック電子部品を得るためのセラ
ミック焼結体を作製し、このセラミック焼結体に設けら
れた長手の貫通孔を通る分割線に沿って分割することに
よって、セラミック焼結体の周囲部分を除去し、その結
果、単に１つのセラミック電子部品を取り出すようにし
てもよい。この場合には、長手の貫通孔は、端子用導体
を分割するように形成される必要はなく、単に、貫通孔
の内面上に端子用導体の一部が露出するように形成され
れば足りる。
【００９３】また、前述した実施形態では、セラミック
成形体４７に予め設けられていた端子用導体４５から外
部端子電極４０を形成するようにしたが、以下に説明す
るように、外部端子電極の形成方法に関して変更しても
よい。
【００９４】すなわち、図１３に示すように、端子用導
体を設けない状態で、生のセラミック成形体６１を作製
し、この生のセラミック成形体６１の互いに対向する第
１および第２の主面間を貫通する長手の貫通孔６２を形
成する。貫通孔６２の内面には、セラミック成形体６１
の内部に形成された内部導体膜６３の一部が露出してい
る。
【００９５】上述したセラミック成形体６１を作製する
にあたって、複数のセラミックグリーンシートを積層す
ることが行なわれるが、これらセラミックグリーンシー
トの特定のものには、必要に応じて、配線のための導体
膜およびビアホール導体が形成される。図１３に図示し
た内部導体膜６３は、この配線のための導体膜の一部で
ある。
【００９６】次いで、セラミック成形体６１における貫
通孔６２を通る線に沿って、図１４に示すように、切断
溝６４が第１および／または第２の主面上に形成され
る。
【００９７】また、上述した切断溝６４の形成の後また
は前に、貫通孔６２の内面上に並ぶように、複数の外部
端子電極６５が形成される。外部端子電極６５は、内部
導体膜６３と電気的に接続されるように形成される。外
部端子電極６５の形成には、導電性ペーストが用いら
れ、この導電性ペーストをスクリーン印刷またはディス
ペンサ等によって付与することが行なわれる。
【００９８】次いで、生のセラミック成形体６１は焼成
され、それによって、焼結後のセラミック焼結体が得ら
れる。このとき、外部端子電極６５を形成する導電性ペ
ーストも焼結する。
【００９９】次に、外部端子電極６５の表面に、ニッケ
ル／金、ニッケル／錫、ニッケル／半田等のめっきが施
される。
【０１００】次に、セラミック焼結体は、切断溝６４に
沿ってブレイクされ、それによって、複数のセラミック
電子部品が取り出される。このセラミック電子部品にお
いて、貫通孔６２の内面上に形成された複数の外部端子
電極６５は、貫通孔６２の分割によって形成された切欠
き内に並んで設けられた状態となる。
【０１０１】なお、上述した製造方法において、外部端
子電極６５の形成は、焼結後のセラミック焼結体に対し
て実施されてもよい。この場合には、外部端子電極６５
に対して、別に焼付け工程を実施する必要がある。
【０１０２】また、上述した製造方法は、積層構造を有
する電子部品本体を備えるセラミック電子部品の製造に
適用され、そのため、セラミック成形体６１を作製する
にあたり、複数のセラミックグリーンシートを積層する
ことを行なったが、単層構造を有する電子部品本体を備
えるセラミック電子部品の製造に対しても適用すること
ができる。この場合には、セラミック成形体６１を得る
ため、セラミックグリーンシートを積層する工程が不要
である。
【０１０３】この実施形態においても、集合電子部品の
状態にあるセラミック焼結体の段階で、個々のセラミッ
ク電子部品の特性を測定することができる。
【０１０４】
【発明の効果】以上のように、この発明に係るセラミッ
ク電子部品によれば、セラミック電子部品本体の少なく
とも１つの側面上に、第１の主面から第２の主面にまで
貫通する切欠きが設けられ、この切欠き内に、複数の外
部端子電極が並んで設けられているので、次のような第
１および第２の製造方法のいずれかを採用して製造する
ことができる。
【０１０５】第１の製造方法では、外部端子電極となる
複数の端子用導体が厚み方向の少なくとも一部において
延びるように設けられた、生のセラミック成形体を作製
する工程と、セラミック成形体の複数の端子用導体が配
列される線に沿うように、セラミック成形体の互いに対
向する第１および第２の主面間を貫通する長手の貫通孔
を形成することによって、複数の端子用導体の各一部を
１つの貫通孔の内面上に露出させる工程と、セラミック
成形体を焼成することによって、焼結後のセラミック焼
結体を得る工程と、セラミック焼結体を、貫通孔を通る
分割線に沿って分割することによって、貫通孔の内面上
に露出した端子用導体の一部をもって与えられた複数の
外部端子電極が、貫通孔の分割によって形成された切欠
き内に並んで設けられている、セラミック電子部品を取
り出す工程とが実施されるので、以下のような効果が奏
されることができる。
【０１０６】まず、セラミック焼結体を分割するとき、
外部端子電極が欠損したり、剥がれたりする不良が生じ
なくなり、得られたセラミック電子部品の品質の向上を
期待することができる。
【０１０７】また、外部端子電極を与えるための端子用
導体の径や配列ピッチを小さくすることができ、また、
電子部品本体の主面上で延びる主面延長部を形成しない
ように外部端子電極を形成することができるので、外部
端子電極を高密度に分布させることができ、そのため、
得られたセラミック電子部品の小型化かつ配線の高密度
化を図ることができる。
【０１０８】また、外部端子電極上にめっき膜が形成さ
れる場合、セラミック焼結体の分割後においても、この
めっき膜をそのまま維持することができるので、外部端
子電極において酸化等の問題が生じず、半田付け性の低
下の問題にも遭遇しない。
【０１０９】また、セラミック焼結体が、これを分割す
ることによって複数のセラミック電子部品を取り出せる
ようにされている、集合電子部品であるとき、分割前の
段階であっても、各セラミック電子部品のための外部端
子電極は、他のセラミック電子部品のための外部端子電
極と電気的に独立した状態となっているので、集合電子
部品の状態で、各セラミック電子部品の特性を測定する
ことができる。したがって、このような特性測定工程を
能率的に実施することができるとともに、不良品に対す
る以後の無駄な工程を実施しないようにすることができ
る。
【０１１０】第２の製造方法では、生のセラミック成形
体を作製する工程と、セラミック成形体の互いに対向す
る第１および第２の主面間を貫通する長手の貫通孔を形
成する工程と、セラミック成形体を焼成することによっ
て、焼結後のセラミック焼結体を得る工程と、セラミッ
ク成形体またはセラミック焼結体に対して、貫通孔の内
面上に並ぶように、複数の外部端子電極を形成する工程
と、セラミック焼結体を、貫通孔を通る分割線に沿って
分割することによって、貫通孔の内面上に形成された複
数の外部端子電極が、貫通孔の分割によって形成された
切欠き内に並んで設けられている、セラミック電子部品
を取り出す工程とが実施される。
【０１１１】したがって、外部端子電極の径や配列ピッ
チを小さくできる点については、上述した第１の製造方
法の場合に比べると劣るが、上述した第１の製造方法の
場合と実質的に同様の効果が奏される。
【０１１２】また、第１の製造方法によれば、外部端子
電極を、セラミック電子部品本体の第１の主面から第２
の主面にまで貫通しないように設けることが容易であ
る。このような態様で外部端子電極を形成することによ
り、ここに付与される半田フィレットの高さを制御で
き、そのため、このセラミック電子部品が高周波回路に
おいて用いられたとき、その特性を安定化させることが
できる。
【図面の簡単な説明】
【図１】この発明の一実施形態によるセラミック電子部
品３１の外観を示す斜視図である。
【図２】図１に示したセラミック電子部品３１の製造の
ために用意されるセラミックグリーンシート４３に対し
て実施される工程を順次示す斜視図である。
【図３】図２に示したセラミックグリーンシート４３を
含む複数のセラミックグリーンシートを積層して得られ
たセラミック成形体４７に対して実施される工程を順次
示す斜視図である。
【図４】図３（２）に示したセラミック成形体４７を焼
成して得られたセラミック焼結体５２を示す斜視図であ
る。
【図５】図３（２）に示したセラミック成形体４７の一
部を拡大して示す平面図である。
【図６】図５に示した部分に対応する部分を示す図であ
って、端子用導体４５の変形例を示している。
【図７】図５に示した部分の一部に対応する部分を拡大
して示す平面図であり、端子用導体４５の他の変形例を
示している。
【図８】セラミック電子部品３１の変形例を示す底面図
である。
【図９】セラミック電子部品３１の他の変形例を示す平
面図である。
【図１０】セラミック電子部品３１のさらに他の変形例
を示す正面図である。
【図１１】セラミック電子部品３１のさらに他の変形例
を示す正面図である。
【図１２】セラミック電子部品３１のさらに他の変形例
を示す正面図である。
【図１３】セラミック電子部品の製造方法に関する他の
実施形態を説明するためのセラミック成形体６１の一部
を示す斜視図である。
【図１４】図１３に示したセラミック成形体６１に外部
端子電極６５を形成した状態を示す斜視図である。
【図１５】この発明にとって興味ある従来のセラミック
電子部品１の外観を示す斜視図である。
【図１６】図１５に示したセラミック電子部品１を製造
するために作製されるセラミック成形体１１を示す斜視
図である。
【図１７】図１６に示したセラミック成形体１１を焼成
して得られたセラミック焼結体１６に対して端子用導体
１８を形成する工程を図解的に示す断面図である。
【図１８】図１７に示した端子用導体１８が形成された
セラミック焼結体１６の一部を示す斜視図である。
【図１９】図１８に示すセラミック焼結体１６を分割し
て得られたセラミック電子部品１の一部を示す斜視図で
ある。
【符号の説明】
３１ セラミック電子部品 ３２ セラミック電子部品本体 ３３ 電子部品本体の第１の主面 ３４ 電子部品本体の第２の主面 ３５〜３８ 電子部品本体の側面 ３９ 切欠き ４０，６５ 外部端子電極 ４１ 凹部 ４２ 外部導体膜 ４３ セラミックグリーンシート ４４ 透孔 ４５ 端子用導体 ４６ 導体膜 ４７，６１ セラミック成形体 ４８，６２ 長手の貫通孔 ４９ セラミック成形体またはセラミック焼結体の第１
の主面 ５０ セラミック成形体またはセラミック焼結体の第２
の主面 ５１，６４ 切断溝（分割線） ５２ セラミック焼結体 ５３ 延長部 ６３ 内部導体膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｇ 4/38 Ｈ０１Ｇ 4/38 Ａ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 互いに対向する第１および第２の主面と
    これら第１および第２の主面間を連結する４つの側面と
    を有するセラミック電子部品本体を備え、少なくとも１
    つの前記側面には、前記第１の主面から前記第２の主面
    にまで貫通する切欠きが設けられ、前記切欠き内には、
    複数の外部端子電極が並んで設けられている、セラミッ
    ク電子部品。
  2. 【請求項２】 前記外部端子電極は、前記第１の主面か
    ら前記第２の主面にまで貫通するように設けられる、請
    求項１に記載のセラミック電子部品。
  3. 【請求項３】 前記外部端子電極は、前記第１の主面か
    ら前記第２の主面にまで貫通しないように設けられる、
    請求項１に記載のセラミック電子部品。
  4. 【請求項４】 前記切欠き内には、複数の凹部が並んで
    設けられ、前記外部端子電極は、前記凹部を埋めるよう
    に設けられる、請求項１ないし３のいずれかに記載のセ
    ラミック電子部品。
  5. 【請求項５】 前記セラミック電子部品本体は、複数の
    積層されたセラミック層および前記セラミック層間の特
    定の界面に沿って設けられる内部導体膜を備える、請求
    項１ないし４のいずれかに記載のセラミック電子部品。
  6. 【請求項６】 前記第１および第２の主面の少なくとも
    一方上に形成される外部導体膜をさらに備える、請求項
    １ないし５のいずれかに記載のセラミック電子部品。
  7. 【請求項７】 前記外部端子電極は、前記第１および第
    ２の主面の少なくとも一方上にまで延びる延長部を備え
    る、請求項１ないし６のいずれかに記載のセラミック電
    子部品。
  8. 【請求項８】 前記外部端子電極の全表面は、めっき膜
    によって覆われている、請求項１ないし７のいずれかに
    記載のセラミック電子部品。
  9. 【請求項９】 外部端子電極となる複数の端子用導体が
    厚み方向の少なくとも一部において延びるように設けら
    れた、生のセラミック成形体を作製する工程と、 前記セラミック成形体の複数の前記端子用導体が配列さ
    れる線に沿うように、前記セラミック成形体の互いに対
    向する第１および第２の主面間を貫通する長手の貫通孔
    を形成することによって、複数の前記端子用導体の各一
    部を１つの前記貫通孔の内面上に露出させる工程と、 前記セラミック成形体を焼成することによって、焼結後
    のセラミック焼結体を得る工程と、 前記セラミック焼結体を、前記貫通孔を通る分割線に沿
    って分割することによって、前記貫通孔の内面上に露出
    した前記端子用導体の一部をもって与えられた複数の外
    部端子電極が、前記貫通孔の分割によって形成された切
    欠き内に並んで設けられている、セラミック電子部品を
    取り出す工程とを備える、セラミック電子部品の製造方
    法。
  10. 【請求項１０】 前記セラミック成形体を作製する工程
    は、複数の前記端子用導体が厚み方向に貫通するように
    設けられたセラミックグリーンシートを含む複数のセラ
    ミックグリーンシートを積層する工程を備える、請求項
    ９に記載のセラミック電子部品の製造方法。
  11. 【請求項１１】 前記セラミック成形体を作製する工程
    は、前記セラミックグリーンシートに、配線のための導
    体膜およびビアホール導体を形成する工程を備える、請
    求項１０に記載のセラミック電子部品の製造方法。
  12. 【請求項１２】 前記セラミック焼結体は、これを前記
    分割線に沿って分割することによって複数のセラミック
    電子部品を取り出せるようにされている、集合電子部品
    であり、前記セラミック焼結体を分割する工程は、前記
    集合電子部品を分割する工程であり、前記貫通孔を形成
    する工程では、前記貫通導体を分割するように前記貫通
    孔が形成される、請求項９ないし１１のいずれかに記載
    のセラミック電子部品の製造方法。
  13. 【請求項１３】 前記集合電子部品を分割する工程の前
    に、前記集合電子部品の状態で各前記セラミック電子部
    品の特性を測定する工程をさらに備える、請求項１２に
    記載のセラミック電子部品の製造方法。
  14. 【請求項１４】 前記セラミック焼結体を分割する工程
    の前に、前記外部端子電極の表面にめっきを施す工程を
    さらに備える、請求項９ないし１３のいずれかに記載の
    セラミック電子部品の製造方法。
  15. 【請求項１５】 生のセラミック成形体を作製する工程
    と、 前記セラミック成形体の互いに対向する第１および第２
    の主面間を貫通する長手の貫通孔を形成する工程と、 前記セラミック成形体を焼成することによって、焼結後
    のセラミック焼結体を得る工程と、 前記セラミック成形体または前記セラミック焼結体に対
    して、前記貫通孔の内面上に並ぶように、複数の外部端
    子電極を形成する工程と、 前記セラミック焼結体を、前記貫通孔を通る分割線に沿
    って分割することによって、前記貫通孔の内面上に形成
    された複数の外部端子電極が、前記貫通孔の分割によっ
    て形成された切欠き内に並んで設けられている、セラミ
    ック電子部品を取り出す工程とを備える、セラミック電
    子部品の製造方法。
  16. 【請求項１６】 前記セラミック成形体を作製する工程
    は、複数のセラミックグリーンシートを積層する工程を
    備える、請求項１５に記載のセラミック電子部品の製造
    方法。
  17. 【請求項１７】 前記セラミック成形体を作製する工程
    は、前記セラミックグリーンシートに、配線のための導
    体膜およびビアホール導体を形成する工程を備える、請
    求項１６に記載のセラミック電子部品の製造方法。
  18. 【請求項１８】 前記セラミック焼結体は、これを前記
    分割線に沿って分割することによって複数のセラミック
    電子部品を取り出せるようにされている、集合電子部品
    であり、前記セラミック焼結体を分割する工程は、前記
    集合電子部品を分割する工程である、請求項１５ないし
    １７のいずれかに記載のセラミック電子部品の製造方
    法。
  19. 【請求項１９】 前記集合電子部品を分割する工程の前
    に、前記集合電子部品の状態で各前記セラミック電子部
    品の特性を測定する工程をさらに備える、請求項１８に
    記載のセラミック電子部品の製造方法。
  20. 【請求項２０】 請求項９ないし１９のいずれかに記載
    の製造方法によって得られた、セラミック電子部品。
JP2000335589A 2000-11-02 2000-11-02 セラミック電子部品およびその製造方法 Pending JP2002141248A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000335589A JP2002141248A (ja) 2000-11-02 2000-11-02 セラミック電子部品およびその製造方法
US10/004,229 US6751101B2 (en) 2000-11-02 2001-11-02 Electronic component and method of producing the same
US10/372,616 US6760227B2 (en) 2000-11-02 2003-02-24 Multilayer ceramic electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000335589A JP2002141248A (ja) 2000-11-02 2000-11-02 セラミック電子部品およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005114567A Division JP4341576B2 (ja) 2005-04-12 2005-04-12 セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002141248A true JP2002141248A (ja) 2002-05-17

Family

ID=18811308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000335589A Pending JP2002141248A (ja) 2000-11-02 2000-11-02 セラミック電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US6751101B2 (ja)
JP (1) JP2002141248A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1324646B1 (en) * 2001-12-27 2009-04-01 Alps Electric Co., Ltd. Jumper chip component and mounting structure therefor
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
JP4792726B2 (ja) * 2003-10-30 2011-10-12 日亜化学工業株式会社 半導体素子用支持体の製造方法
KR100725363B1 (ko) * 2005-07-25 2007-06-07 삼성전자주식회사 회로 기판 및 그 제조 방법
JP3969453B1 (ja) * 2006-05-17 2007-09-05 株式会社村田製作所 ケース付き多層モジュール
WO2012025888A2 (en) * 2010-08-24 2012-03-01 Colorchip (Israel) Ltd. Light source mount
DE102011080705A1 (de) * 2011-08-09 2013-02-14 Osram Ag Verbindungselement für ein Multichipmodul und Multichipmodul
JP2013102035A (ja) * 2011-11-08 2013-05-23 Ngk Spark Plug Co Ltd セラミック基板およびその製造方法
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
US8759977B2 (en) 2012-04-30 2014-06-24 International Business Machines Corporation Elongated via structures
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US11417309B2 (en) * 2018-11-29 2022-08-16 Ascent Venture, Llc. Ultrasonic transducer with via formed in piezoelectric element and method of fabricating an ultrasonic transducer including milling a piezoelectric substrate
TW202234196A (zh) * 2021-02-17 2022-09-01 德承股份有限公司 具有接地功能的電子裝置支架

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
US4963843A (en) * 1988-10-31 1990-10-16 Motorola, Inc. Stripline filter with combline resonators
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
EP0582881B1 (en) * 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof
JP2976049B2 (ja) 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
JP2870371B2 (ja) * 1993-08-05 1999-03-17 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
JP3368645B2 (ja) 1993-12-27 2003-01-20 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
JP3301188B2 (ja) 1993-12-27 2002-07-15 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JP3223708B2 (ja) 1994-07-21 2001-10-29 株式会社村田製作所 積層電子部品およびその製造方法
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
JPH09186416A (ja) 1995-12-28 1997-07-15 Tokai Sanwa Denshi Kairo Kk 表面実装型電子部品用基板およびその製造方法
JPH10241996A (ja) * 1997-02-26 1998-09-11 Ngk Spark Plug Co Ltd 積層回路
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
JPH113836A (ja) 1997-06-11 1999-01-06 Murata Mfg Co Ltd 積層電子部品
JP3425711B2 (ja) 1997-06-17 2003-07-14 株式会社村田製作所 積層電子部品の製造方法
KR100259359B1 (ko) * 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
JP3906563B2 (ja) 1998-05-19 2007-04-18 松下電器産業株式会社 表面実装モジュール
JP4138211B2 (ja) * 2000-07-06 2008-08-27 株式会社村田製作所 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
JP3888263B2 (ja) * 2001-10-05 2007-02-28 株式会社村田製作所 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
US6751101B2 (en) 2004-06-15
US20020122301A1 (en) 2002-09-05

Similar Documents

Publication Publication Date Title
JP2002141248A (ja) セラミック電子部品およびその製造方法
JP2001267453A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
US6785941B2 (en) Method for manufacturing multi layer ceramic components
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JP2000138455A (ja) セラミック多層基板の製造方法
JP5448400B2 (ja) セラミック部品の製造方法
JP5236371B2 (ja) セラミック部品の製造方法
JP5442974B2 (ja) セラミック部品の製造方法
JP4329762B2 (ja) チップ型電子部品内蔵型多層基板
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
JP2873645B2 (ja) セラミック多層配線基板の製造方法
JP4341576B2 (ja) セラミック電子部品およびその製造方法
JP5314370B2 (ja) セラミック部品の製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2003282795A (ja) 配線基板
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JP5289874B2 (ja) セラミック部品の製造方法
JP4507378B2 (ja) 積層セラミック電子部品の製造方法および導電性ペースト
JPH02267989A (ja) セラミック回路基板およびその製造方法
JP2001267467A (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JPH0722752A (ja) 多層セラミック基板およびその製造方法
JP2551064B2 (ja) セラミック多層基板の製造方法
JP2004214540A (ja) 多層セラミック基板の製造方法
JP2006128297A (ja) 多数個取り配線基板および電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050712