JP3425711B2 - 積層電子部品の製造方法 - Google Patents
積層電子部品の製造方法Info
- Publication number
- JP3425711B2 JP3425711B2 JP16000997A JP16000997A JP3425711B2 JP 3425711 B2 JP3425711 B2 JP 3425711B2 JP 16000997 A JP16000997 A JP 16000997A JP 16000997 A JP16000997 A JP 16000997A JP 3425711 B2 JP3425711 B2 JP 3425711B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- collective substrate
- insulating sheets
- mother insulating
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004020 conductor Substances 0.000 claims description 23
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 12
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 235000019219 chocolate Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路要素を内部に
配置した積層電子部品の製造方法に関し、特に、積層電
子部品の外部電極の製造方法の改良に関する。 【０００２】 【従来の技術】図７に、従来の積層電子部品の斜視図を
示す。例えば、積層コンデンサ、積層インダクタ、多層
回路基板、多層複合電子部品で代表される積層電子部品
５０は、図示したチップ状の形態で適宜の回路基板上に
実装されるが、図７では、このような回路基板側に向け
られる面を上方に向けた状態で、積層電子部品５０が図
示されている。積層電子部品５０は、内部回路要素（図
示せず）を介在させた状態で複数の絶縁性シートが積層
されてなる積層体５１を備える。積層体５１の４つの側
面の各々には、積層体５１の外表面に露出する外部電極
５２が形成される。これらの外部電極５２は、絶縁体シ
ートに設けられ、かつ導電材が充填されたビアホールの
少なくとも側部を絶縁体シートの切断によって露出する
ことによって形成されるとともに、図示しないが、内部
回路要素に電気的に接続される。また、積層体５１の４
つの側面の各々には、段差５３が形成される。 【０００３】上述のような積層電子部品５０を得るため
に以下のような工程が実施される。まず、ドクターブレ
ード法などにより、シート成形を行い、マザー絶縁性シ
ートを得る。これらマザー絶縁性シートの特定のものに
は、シートを厚み方向に貫通するビアホールがパンチン
グ等により形成される。次いで、マザー絶縁性シートの
特定のものの上には、内部回路要素となるべき導電膜、
抵抗膜等が印刷される。このとき、すでに形成されたビ
アホール内に、導電材が充填される。次いで、これらの
マザー絶縁性シートが積み重ねられ、プレスされること
により、集合基板が得られる。次いで、この集合基板に
は、少なくともビアホールが分断されるように、切断線
に沿って溝がダイシングソーによって形成される。この
溝によって、溝の内側にビアホール内の導電材が露出す
ることとなる。次いで、集合基板は、マザー絶縁性シー
トを焼結させるため、焼成され、その後、集合基板は溝
に沿って完全に切断される。このようにして、溝の内側
にビアホール内の導電材が露出することにより形成され
た外部電極５２を備える積層電子部品５０（図７）が得
られる。なお、段差５３は、前述した溝の形成の結果も
たらされたものである。 【０００４】 【発明が解決しようとする課題】しかしながら、上述し
た積層電子部品においては、積層電子部品を構成する集
合基板の厚みが低背化の要求により、１．０ｍｍ以下の
ものが主流であり、その際の溝の深さは０．２〜０．５
ｍｍである。したがって、残り代が０．５〜０．８ｍｍ
程度しかなく、集合基板の状態で、溝形成後の工程、例
えば表面上に配線パターンを印刷する工程、印刷抵抗を
印刷、トリミングする工程などを実施すると、集合基板
が割れてしまうという問題があった。 【０００５】また、集合基板の溝は、ダイシングソーを
用いて焼成前に形成されるが、その際にダイシングソー
の焼き付き防止のため、集合基板に水をかける。したが
って、焼成前の集合基板が水分を含むため、集合基板を
構成するマザー絶縁性シートが剥がれたり、内部回路要
素を構成する導電材が酸化してしまうという問題もあっ
た。 【０００６】本発明は、このような問題点を解消するた
めになされたものであり、集合基板の状態で工程ライン
に流す際に、集合基板に割れが生じない積層電子部品の
製造方法を提供することを目的とする。 【０００７】 【課題を解決するための手段】上述の問題点を解決する
ため本発明の積層電子部品の製造方法は、所定の切断線
によって区画される各領域に設けられる積層電子部品の
製造方法であって、複数のマザー絶縁性シートを用意す
る工程と、前記複数のマザー絶縁性シートの所定の位置
にビアホールを形成する工程と、前記複数のマザー絶縁
性シート上に導電材を印刷して前記各領域に内部回路要
素を形成する工程と、前記ビアホールに外部電極となる
導電材を付与する工程と、前記ビアホールの少なくとも
側部が露出するように前記複数のマザー絶縁性シートに
打ち抜き部を形成する工程と、前記複数のマザー絶縁性
シートを積層、圧着して集合基板を形成する工程と、前
記集合基板を前記切断線に沿って切断する工程とを備え
ることを特徴とする。 【０００８】本発明の積層電子部品の製造方法によれ
ば、外部電極が設けられる打ち抜き部が、集合基板にお
いて、断続的あるいは部分的に存在するため、打ち抜き
部を深くして残り代を少なくしても、集合基板で製造工
程を流す際に集合基板に割れが生じない。 【０００９】 【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に、本発明に係る積層電子部品の
一実施例の斜視図を示す。積層電子部品１０は、図示し
たチップ状の形態で適宜の回路基板上に実装されるが、
図１では、積層電子部品１０の下面、すなわちこのよう
な回路基板側に向けられる面を上方に向けた状態で、図
示されている。 【００１０】積層電子部品１０は、回路要素（図示せ
ず）を内部に介在させた状態で複数の絶縁性シートが積
層されてなる積層体１１を備える。積層体１１の例えば
４つの側面の各々には、段差１２が設けられ、その段差
１２の側面１２ａに露出するように、積層体１１の一方
主面１１１で略半円状になる外部電極１３が形成され
る。これら外部電極１３は、図示しないが、内部回路要
素に電気的に接続される。 【００１１】上述したような、積層電子部品１０を得る
ための製造方法を図２を用いて説明する。まず、ドクタ
ーブレード法などによりシート成形を行い、複数のマザ
ー絶縁性シート１４ａ〜１４ｅを用意する（図２
（ａ））。 【００１２】次いで、これら複数のマザー絶縁性シート
１４ａ〜１４ｅの内、マザー絶縁性シート１４ｂ〜１４
ｅの所定の位置に、シートの厚み方向に貫通するビアホ
ール１５、１６がパンチングなどにより形成される（図
２（ｂ））。なお、ビアホール１５は内部回路要素を接
続するためのものであり、ビアホール１６は外部電極１
３となるためのものである。 【００１３】次いで、複数のマザー絶縁性シート１４ａ
〜１４ｅの内、マザー絶縁性シート１４ｂ〜１４ｃ上
に、導電材を印刷して、内部回路要素となる導電膜１７
が形成され、マザー絶縁体シート１４ｂ〜１４ｅのビア
ホール１５、１６内に導電材が充填される（図２
（ｃ））。 【００１４】次いで、マザー絶縁性シート１４ｄ、１４
ｅに形成されるとともに、内部に導電材が充填されたビ
アホール１６の側部１６ａが露出するように、シートの
厚み方向に貫通した打ち抜き部１８がパンチングなどに
より形成される（図２（ｄ））。 【００１５】次いで、複数のマザー絶縁性シート１４ａ
〜１４ｅが積み重ねられ、プレスされる。これによっ
て、集合基板１９が形成される（図２（ｅ））。 【００１６】そして、図３に示すように、機械的に独立
した複数の積層電子部品１０を得るために、集合基板１
９は、切断線２０に沿って集合基板１９の表面及び裏面
に設けられたスリット２１、２２を利用して完全に分割
される。この分割は、チョコレートを割るように、集合
基板１９を切断線２０に沿って割ることにより容易に達
成される。なお、一般的に、集合基板１９から分割され
た後、積層回路基板１０の状態で焼成されるが、集合基
板１９の状態で焼成した後、積層回路基板１０に分割し
てもよい。 【００１７】以上述べた製造方法からもわかるように、
段差１２は前述した打ち抜き部１８を形成した（図２
（ｄ））結果もたらされたものである。また、外部電極
１３は、内部に導電材が充填されたビアホール１６の側
部１６ａが露出するように、打ち抜き部１８を設けた
（図２（ｄ））結果もたらされたものである。 【００１８】上述の実施例によれば、外部電極が設けら
れる打ち抜き部が、集合基板において、断続的あるいは
部分的に存在するため、打ち抜き部を深くして残り代を
少なくしても、集合基板の状態で工程ラインに流す際
に、集合基板に割れが生じない。したがって、集合基板
を薄くすることができ、その結果、積層電子部品の低背
化が可能となる。 【００１９】また、ダイシングソーを用いて集合基板に
溝を設けることがないので、製造工程中において、水を
使用する必要がなく、その結果、集合基板を構成するマ
ザー絶縁性シートの剥がれや、内部回路要素を構成する
導電材の酸化を防止することができる。 【００２０】さらに、外部電極となるべき導電材が充填
されたビアホールがマザー絶縁性シートにすでに設けら
れ、このマザー絶縁シートに打ち抜き部を設けることに
より、導電材が露出して外部電極となるため、外部電極
を設けるための特別な工程が不要となる。 【００２１】なお、本発明を図１及び図２に示した実施
例に関して説明したが、本発明の範囲内において、その
他いくつかの変形例が可能である。 【００２２】例えば、図４に示す積層電子部品１０ａの
ように、積層体１１の一方主面１１１で略Ｕ字状になる
外部電極１３ａを備えていてもよい。この外部電極１３
ａは、略円形状のビアホールの側壁に導電材を塗布し、
そのビアホールの側部が露出するように打ち抜き部を設
けることにより形成される。 【００２３】また、図５に示す積層電子部品１０ｂのよ
うに、積層体１１の一方主面１１１で略矩形状になる外
部電極１３ｂを備えていてもよい。この外部電極１３ｂ
は、略矩形状のビアホールに導電材を充填し、そのビア
ホールの側部が露出するように打ち抜き部を設けること
により形成される。 【００２４】さらに、図６に示す積層電子部品１０ｃの
ように、１つの段差１２ｃごとに１つの外部電極１３が
設けられてもよい。この構造は、略円形状のビアホール
に導電材を充填し、そのビアホール１つ１つに対して、
打ち抜き部を１つ１つ設けることにより形成される。こ
の場合には、はんだを用いて回路基板上に実装する際
に、はんだが段差１２ｃからはみ出さないため、外部電
極の間隔を狭めることができる。その結果、積層電子部
品１０ｃが小型化する。 【００２５】 【発明の効果】本発明の積層電子部品の製造方法によれ
ば、外部電極が設けられる打ち抜き部が、集合基板にお
いて、断続的あるいは部分的に存在するため、打ち抜き
部を深くして残り代を少なくしても、集合基板の状態で
工程ラインに流す際に、集合基板に割れが生じない。し
たがって、集合基板を薄くすることができ、その結果、
積層電子部品の低背化が可能となる。 【００２６】また、ダイシングソーを用いて集合基板に
溝を設けることがないので、製造工程中において、水を
使用しないため、集合基板を構成するマザー絶縁性シー
トの剥がれや、内部回路要素を構成する導電材の酸化を
防止することができる。 【００２７】さらに、外部電極となるべき導電材が充填
されたビアホールがマザー絶縁性シートにすでに設けら
れ、このマザー絶縁シートに打ち抜き部を設けることに
より、導電材が露出して外部電極となるため、外部電極
を設けるための特別な工程が不要となる。
配置した積層電子部品の製造方法に関し、特に、積層電
子部品の外部電極の製造方法の改良に関する。 【０００２】 【従来の技術】図７に、従来の積層電子部品の斜視図を
示す。例えば、積層コンデンサ、積層インダクタ、多層
回路基板、多層複合電子部品で代表される積層電子部品
５０は、図示したチップ状の形態で適宜の回路基板上に
実装されるが、図７では、このような回路基板側に向け
られる面を上方に向けた状態で、積層電子部品５０が図
示されている。積層電子部品５０は、内部回路要素（図
示せず）を介在させた状態で複数の絶縁性シートが積層
されてなる積層体５１を備える。積層体５１の４つの側
面の各々には、積層体５１の外表面に露出する外部電極
５２が形成される。これらの外部電極５２は、絶縁体シ
ートに設けられ、かつ導電材が充填されたビアホールの
少なくとも側部を絶縁体シートの切断によって露出する
ことによって形成されるとともに、図示しないが、内部
回路要素に電気的に接続される。また、積層体５１の４
つの側面の各々には、段差５３が形成される。 【０００３】上述のような積層電子部品５０を得るため
に以下のような工程が実施される。まず、ドクターブレ
ード法などにより、シート成形を行い、マザー絶縁性シ
ートを得る。これらマザー絶縁性シートの特定のものに
は、シートを厚み方向に貫通するビアホールがパンチン
グ等により形成される。次いで、マザー絶縁性シートの
特定のものの上には、内部回路要素となるべき導電膜、
抵抗膜等が印刷される。このとき、すでに形成されたビ
アホール内に、導電材が充填される。次いで、これらの
マザー絶縁性シートが積み重ねられ、プレスされること
により、集合基板が得られる。次いで、この集合基板に
は、少なくともビアホールが分断されるように、切断線
に沿って溝がダイシングソーによって形成される。この
溝によって、溝の内側にビアホール内の導電材が露出す
ることとなる。次いで、集合基板は、マザー絶縁性シー
トを焼結させるため、焼成され、その後、集合基板は溝
に沿って完全に切断される。このようにして、溝の内側
にビアホール内の導電材が露出することにより形成され
た外部電極５２を備える積層電子部品５０（図７）が得
られる。なお、段差５３は、前述した溝の形成の結果も
たらされたものである。 【０００４】 【発明が解決しようとする課題】しかしながら、上述し
た積層電子部品においては、積層電子部品を構成する集
合基板の厚みが低背化の要求により、１．０ｍｍ以下の
ものが主流であり、その際の溝の深さは０．２〜０．５
ｍｍである。したがって、残り代が０．５〜０．８ｍｍ
程度しかなく、集合基板の状態で、溝形成後の工程、例
えば表面上に配線パターンを印刷する工程、印刷抵抗を
印刷、トリミングする工程などを実施すると、集合基板
が割れてしまうという問題があった。 【０００５】また、集合基板の溝は、ダイシングソーを
用いて焼成前に形成されるが、その際にダイシングソー
の焼き付き防止のため、集合基板に水をかける。したが
って、焼成前の集合基板が水分を含むため、集合基板を
構成するマザー絶縁性シートが剥がれたり、内部回路要
素を構成する導電材が酸化してしまうという問題もあっ
た。 【０００６】本発明は、このような問題点を解消するた
めになされたものであり、集合基板の状態で工程ライン
に流す際に、集合基板に割れが生じない積層電子部品の
製造方法を提供することを目的とする。 【０００７】 【課題を解決するための手段】上述の問題点を解決する
ため本発明の積層電子部品の製造方法は、所定の切断線
によって区画される各領域に設けられる積層電子部品の
製造方法であって、複数のマザー絶縁性シートを用意す
る工程と、前記複数のマザー絶縁性シートの所定の位置
にビアホールを形成する工程と、前記複数のマザー絶縁
性シート上に導電材を印刷して前記各領域に内部回路要
素を形成する工程と、前記ビアホールに外部電極となる
導電材を付与する工程と、前記ビアホールの少なくとも
側部が露出するように前記複数のマザー絶縁性シートに
打ち抜き部を形成する工程と、前記複数のマザー絶縁性
シートを積層、圧着して集合基板を形成する工程と、前
記集合基板を前記切断線に沿って切断する工程とを備え
ることを特徴とする。 【０００８】本発明の積層電子部品の製造方法によれ
ば、外部電極が設けられる打ち抜き部が、集合基板にお
いて、断続的あるいは部分的に存在するため、打ち抜き
部を深くして残り代を少なくしても、集合基板で製造工
程を流す際に集合基板に割れが生じない。 【０００９】 【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に、本発明に係る積層電子部品の
一実施例の斜視図を示す。積層電子部品１０は、図示し
たチップ状の形態で適宜の回路基板上に実装されるが、
図１では、積層電子部品１０の下面、すなわちこのよう
な回路基板側に向けられる面を上方に向けた状態で、図
示されている。 【００１０】積層電子部品１０は、回路要素（図示せ
ず）を内部に介在させた状態で複数の絶縁性シートが積
層されてなる積層体１１を備える。積層体１１の例えば
４つの側面の各々には、段差１２が設けられ、その段差
１２の側面１２ａに露出するように、積層体１１の一方
主面１１１で略半円状になる外部電極１３が形成され
る。これら外部電極１３は、図示しないが、内部回路要
素に電気的に接続される。 【００１１】上述したような、積層電子部品１０を得る
ための製造方法を図２を用いて説明する。まず、ドクタ
ーブレード法などによりシート成形を行い、複数のマザ
ー絶縁性シート１４ａ〜１４ｅを用意する（図２
（ａ））。 【００１２】次いで、これら複数のマザー絶縁性シート
１４ａ〜１４ｅの内、マザー絶縁性シート１４ｂ〜１４
ｅの所定の位置に、シートの厚み方向に貫通するビアホ
ール１５、１６がパンチングなどにより形成される（図
２（ｂ））。なお、ビアホール１５は内部回路要素を接
続するためのものであり、ビアホール１６は外部電極１
３となるためのものである。 【００１３】次いで、複数のマザー絶縁性シート１４ａ
〜１４ｅの内、マザー絶縁性シート１４ｂ〜１４ｃ上
に、導電材を印刷して、内部回路要素となる導電膜１７
が形成され、マザー絶縁体シート１４ｂ〜１４ｅのビア
ホール１５、１６内に導電材が充填される（図２
（ｃ））。 【００１４】次いで、マザー絶縁性シート１４ｄ、１４
ｅに形成されるとともに、内部に導電材が充填されたビ
アホール１６の側部１６ａが露出するように、シートの
厚み方向に貫通した打ち抜き部１８がパンチングなどに
より形成される（図２（ｄ））。 【００１５】次いで、複数のマザー絶縁性シート１４ａ
〜１４ｅが積み重ねられ、プレスされる。これによっ
て、集合基板１９が形成される（図２（ｅ））。 【００１６】そして、図３に示すように、機械的に独立
した複数の積層電子部品１０を得るために、集合基板１
９は、切断線２０に沿って集合基板１９の表面及び裏面
に設けられたスリット２１、２２を利用して完全に分割
される。この分割は、チョコレートを割るように、集合
基板１９を切断線２０に沿って割ることにより容易に達
成される。なお、一般的に、集合基板１９から分割され
た後、積層回路基板１０の状態で焼成されるが、集合基
板１９の状態で焼成した後、積層回路基板１０に分割し
てもよい。 【００１７】以上述べた製造方法からもわかるように、
段差１２は前述した打ち抜き部１８を形成した（図２
（ｄ））結果もたらされたものである。また、外部電極
１３は、内部に導電材が充填されたビアホール１６の側
部１６ａが露出するように、打ち抜き部１８を設けた
（図２（ｄ））結果もたらされたものである。 【００１８】上述の実施例によれば、外部電極が設けら
れる打ち抜き部が、集合基板において、断続的あるいは
部分的に存在するため、打ち抜き部を深くして残り代を
少なくしても、集合基板の状態で工程ラインに流す際
に、集合基板に割れが生じない。したがって、集合基板
を薄くすることができ、その結果、積層電子部品の低背
化が可能となる。 【００１９】また、ダイシングソーを用いて集合基板に
溝を設けることがないので、製造工程中において、水を
使用する必要がなく、その結果、集合基板を構成するマ
ザー絶縁性シートの剥がれや、内部回路要素を構成する
導電材の酸化を防止することができる。 【００２０】さらに、外部電極となるべき導電材が充填
されたビアホールがマザー絶縁性シートにすでに設けら
れ、このマザー絶縁シートに打ち抜き部を設けることに
より、導電材が露出して外部電極となるため、外部電極
を設けるための特別な工程が不要となる。 【００２１】なお、本発明を図１及び図２に示した実施
例に関して説明したが、本発明の範囲内において、その
他いくつかの変形例が可能である。 【００２２】例えば、図４に示す積層電子部品１０ａの
ように、積層体１１の一方主面１１１で略Ｕ字状になる
外部電極１３ａを備えていてもよい。この外部電極１３
ａは、略円形状のビアホールの側壁に導電材を塗布し、
そのビアホールの側部が露出するように打ち抜き部を設
けることにより形成される。 【００２３】また、図５に示す積層電子部品１０ｂのよ
うに、積層体１１の一方主面１１１で略矩形状になる外
部電極１３ｂを備えていてもよい。この外部電極１３ｂ
は、略矩形状のビアホールに導電材を充填し、そのビア
ホールの側部が露出するように打ち抜き部を設けること
により形成される。 【００２４】さらに、図６に示す積層電子部品１０ｃの
ように、１つの段差１２ｃごとに１つの外部電極１３が
設けられてもよい。この構造は、略円形状のビアホール
に導電材を充填し、そのビアホール１つ１つに対して、
打ち抜き部を１つ１つ設けることにより形成される。こ
の場合には、はんだを用いて回路基板上に実装する際
に、はんだが段差１２ｃからはみ出さないため、外部電
極の間隔を狭めることができる。その結果、積層電子部
品１０ｃが小型化する。 【００２５】 【発明の効果】本発明の積層電子部品の製造方法によれ
ば、外部電極が設けられる打ち抜き部が、集合基板にお
いて、断続的あるいは部分的に存在するため、打ち抜き
部を深くして残り代を少なくしても、集合基板の状態で
工程ラインに流す際に、集合基板に割れが生じない。し
たがって、集合基板を薄くすることができ、その結果、
積層電子部品の低背化が可能となる。 【００２６】また、ダイシングソーを用いて集合基板に
溝を設けることがないので、製造工程中において、水を
使用しないため、集合基板を構成するマザー絶縁性シー
トの剥がれや、内部回路要素を構成する導電材の酸化を
防止することができる。 【００２７】さらに、外部電極となるべき導電材が充填
されたビアホールがマザー絶縁性シートにすでに設けら
れ、このマザー絶縁シートに打ち抜き部を設けることに
より、導電材が露出して外部電極となるため、外部電極
を設けるための特別な工程が不要となる。
【図面の簡単な説明】
【図１】本発明に係る積層電子部品の一実施例を示す斜
視図である。 【図２】図１に示した積層電子部品を得るための製造工
程を示す断面図である。 【図３】図２（ｅ）に示した集合基板を示す拡大斜視図
である。 【図４】図１に示した積層電子部品の変形例を示す斜視
図である。 【図５】図１に示した積層電子部品の別の変形例を示す
斜視図である。 【図６】図１に示した積層電子部品のさらに別の変形例
を示す斜視図である。 【図７】従来の積層電子部品を示す斜視図である。 【符号の説明】 １０、１０ａ、１０ｂ、１０ｃ 積層電子部品 １３ 外部電極 １４ａ〜１４ｅ マザー絶縁性シート １６ ビアホール １６ａ 側部 １７ 内部回路要素（導電膜） １８ 打ち抜き部 １９ 集合基板 ２０ 切断線
視図である。 【図２】図１に示した積層電子部品を得るための製造工
程を示す断面図である。 【図３】図２（ｅ）に示した集合基板を示す拡大斜視図
である。 【図４】図１に示した積層電子部品の変形例を示す斜視
図である。 【図５】図１に示した積層電子部品の別の変形例を示す
斜視図である。 【図６】図１に示した積層電子部品のさらに別の変形例
を示す斜視図である。 【図７】従来の積層電子部品を示す斜視図である。 【符号の説明】 １０、１０ａ、１０ｂ、１０ｃ 積層電子部品 １３ 外部電極 １４ａ〜１４ｅ マザー絶縁性シート １６ ビアホール １６ａ 側部 １７ 内部回路要素（導電膜） １８ 打ち抜き部 １９ 集合基板 ２０ 切断線
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｇ 4/252 Ｈ０１Ｆ 15/10 Ｃ
Ｈ０５Ｋ 3/46 Ｈ０１Ｇ 1/14 Ｖ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 所定の切断線によって区画される各領域
に設けられる積層電子部品の製造方法であって、 複数のマザー絶縁性シートを用意する工程と、前記複数
のマザー絶縁性シートの所定の位置にビアホールを形成
する工程と、前記複数のマザー絶縁性シート上に導電材
を印刷して前記各領域に内部回路要素を形成する工程
と、前記ビアホールに外部電極となる導電材を付与する
工程と、前記ビアホールの少なくとも側部が露出するよ
うに前記複数のマザー絶縁性シートに打ち抜き部を形成
する工程と、前記複数のマザー絶縁性シートを積層、圧
着して集合基板を形成する工程と、前記集合基板を前記
切断線に沿って切断する工程とを備えることを特徴とす
る積層電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16000997A JP3425711B2 (ja) | 1997-06-17 | 1997-06-17 | 積層電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16000997A JP3425711B2 (ja) | 1997-06-17 | 1997-06-17 | 積層電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118157A JPH118157A (ja) | 1999-01-12 |
| JP3425711B2 true JP3425711B2 (ja) | 2003-07-14 |
Family
ID=15706012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16000997A Expired - Lifetime JP3425711B2 (ja) | 1997-06-17 | 1997-06-17 | 積層電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3425711B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141248A (ja) | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| US6760227B2 (en) | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| CN102300384A (zh) * | 2010-06-23 | 2011-12-28 | 环旭电子股份有限公司 | 多层式印刷电路板 |
| JP2012174713A (ja) * | 2011-02-17 | 2012-09-10 | Kyocera Corp | 電子部品収納用パッケージ、およびそれを備えた電子装置 |
| WO2015033788A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社 村田製作所 | 積層電子部品の製造方法 |
| JP2016006846A (ja) * | 2014-05-27 | 2016-01-14 | 京セラ株式会社 | 配線基板および電子装置 |
| WO2017217308A1 (ja) * | 2016-06-17 | 2017-12-21 | 株式会社村田製作所 | 電子部品、振動板、電子機器および電子部品の製造方法 |
-
1997
- 1997-06-17 JP JP16000997A patent/JP3425711B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH118157A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644107A (en) | Method of manufacturing a multilayer electronic component | |
| JP2976049B2 (ja) | 積層電子部品 | |
| JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
| JP3425711B2 (ja) | 積層電子部品の製造方法 | |
| JP3257532B2 (ja) | 積層電子部品の製造方法およびその特性測定方法 | |
| JPH07192961A (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
| JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
| JP3301188B2 (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
| JPH03181191A (ja) | 配線基板 | |
| JPH113836A (ja) | 積層電子部品 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4651152B2 (ja) | 多数個取りセラミック配線基板 | |
| JPH08241827A (ja) | 積層電子部品及びその製造方法 | |
| JP3257531B2 (ja) | 積層電子部品 | |
| JP2000164451A (ja) | 積層セラミックコンデンサ | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JPH10200257A (ja) | 多層回路基板及びその製造方法 | |
| JP7122939B2 (ja) | 配線基板およびその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP4025655B2 (ja) | 配線基板 | |
| JP2768655B2 (ja) | チップ部品の製造方法 | |
| JPH0738217A (ja) | セラミック基板 | |
| JPH09120934A (ja) | 多連貫通コンデンサ | |
| JPH11111551A (ja) | 積層型電子部品の製造方法 | |
| JP4604656B2 (ja) | 積層部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |