JPH08241827A - 積層電子部品及びその製造方法 - Google Patents
積層電子部品及びその製造方法Info
- Publication number
- JPH08241827A JPH08241827A JP7044351A JP4435195A JPH08241827A JP H08241827 A JPH08241827 A JP H08241827A JP 7044351 A JP7044351 A JP 7044351A JP 4435195 A JP4435195 A JP 4435195A JP H08241827 A JPH08241827 A JP H08241827A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- electronic component
- laminated electronic
- laminated body
- mother
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Abstract
(57)【要約】
【目的】 回路基板実装時のたわみに対する強度が強
く、外部電極へのめっき成膜、あるいはペースト塗布が
容易で、外部電極の配置ピッチを細かくできる積層電子
部品及びその製造方法を提供する。 【構成】 内部に回路要素を介在させた状態で複数の絶
縁性シートを積層して、相対する主面と該主面間を連結
する側面からなる積層体１１を構成し、該積層体１１の
外表面に、回路要素に電気的に接続された複数の外部電
極１３を備える積層電子部品１０において、積層体１１
の一方主面１１１に、少なくとも１つの段差１２を設け
ることにより、第１の面１１１ａに比べて第２の面１１
１ｂを凹ませて形成し、第２の面１１１ｂに少なくとも
１つの外部電極１３を設ける。
く、外部電極へのめっき成膜、あるいはペースト塗布が
容易で、外部電極の配置ピッチを細かくできる積層電子
部品及びその製造方法を提供する。 【構成】 内部に回路要素を介在させた状態で複数の絶
縁性シートを積層して、相対する主面と該主面間を連結
する側面からなる積層体１１を構成し、該積層体１１の
外表面に、回路要素に電気的に接続された複数の外部電
極１３を備える積層電子部品１０において、積層体１１
の一方主面１１１に、少なくとも１つの段差１２を設け
ることにより、第１の面１１１ａに比べて第２の面１１
１ｂを凹ませて形成し、第２の面１１１ｂに少なくとも
１つの外部電極１３を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、回路要素を内部に配置
した積層電子部品及びその製造方法に関し、特に、積層
電子部品の外部電極の構造の改良に関する。
した積層電子部品及びその製造方法に関し、特に、積層
電子部品の外部電極の構造の改良に関する。
【０００２】
【従来の技術】例えば、積層コンデンサ、積層インダク
タ、多層回路基板、多層複合電子部品で代表される積層
電子部品は、導電膜および／または抵抗膜のような回路
要素を内部に介在させた状態で複数の絶縁性シートが積
層されてなる積層体を有する。絶縁性シートとしては、
代表的なものとして、セラミックシートが用いられる。
タ、多層回路基板、多層複合電子部品で代表される積層
電子部品は、導電膜および／または抵抗膜のような回路
要素を内部に介在させた状態で複数の絶縁性シートが積
層されてなる積層体を有する。絶縁性シートとしては、
代表的なものとして、セラミックシートが用いられる。
【０００３】図１２は、従来の積層電子部品の外観を示
す斜視図である。積層電子部品５０は、回路要素（図示
せず）を内部に介在させた状態で複数の絶縁性シートが
積層されてなる積層体５１を有する。積層体５１のたと
えば４つの側面の各々には、積層体５１の外表面に露出
する外部電極５２が形成される。これらの外部電極５２
は、図示しないが、内部の回路要素に電気的に接続され
ている。外部電極５２は、絶縁性シートに設けられるも
ので、導電材が充填されたビアホールの側部を絶縁性シ
ートの切断によって形成されるものである。また、積層
体５１の４つの側面の各々には、段差５３が形成されて
いる。
す斜視図である。積層電子部品５０は、回路要素（図示
せず）を内部に介在させた状態で複数の絶縁性シートが
積層されてなる積層体５１を有する。積層体５１のたと
えば４つの側面の各々には、積層体５１の外表面に露出
する外部電極５２が形成される。これらの外部電極５２
は、図示しないが、内部の回路要素に電気的に接続され
ている。外部電極５２は、絶縁性シートに設けられるも
ので、導電材が充填されたビアホールの側部を絶縁性シ
ートの切断によって形成されるものである。また、積層
体５１の４つの側面の各々には、段差５３が形成されて
いる。
【０００４】上述した積層電子部品５０を得るために、
図１３に示すようなマザー積層体５４が用意される。マ
ザー積層体５４は、回路要素（図示せず）を内部に介在
させた状態で複数のマザー絶縁性シートが積層されてな
るものである。
図１３に示すようなマザー積層体５４が用意される。マ
ザー積層体５４は、回路要素（図示せず）を内部に介在
させた状態で複数のマザー絶縁性シートが積層されてな
るものである。
【０００５】図１４に示すように、このマザー積層体５
４には、図示しない回路要素と電気的に接続される導電
材５８が充填されたビアホール５９が設けられ、これら
ビアホール５９が分断されるように所定の切断線５５
（図１３の一点鎖線）に沿って溝６０がダイシングソー
によって形成される。この溝６０の形成によって、溝６
０の内側面にビアホール５９内の導電材５８が露出する
状態となるとともに、導電材５８が分断され、溝６０に
よって囲まれた個々の積層電子部品５０は、互いに他の
ものに対して電気的に独立した状態となる。図１２に示
した外部電極５２は、これらビアホール５９内の導電材
５８によって与えられる。また、溝６０の底面とそれに
対向するマザー積層体５４の下面とに、スリット６１及
び６２が設けられている。
４には、図示しない回路要素と電気的に接続される導電
材５８が充填されたビアホール５９が設けられ、これら
ビアホール５９が分断されるように所定の切断線５５
（図１３の一点鎖線）に沿って溝６０がダイシングソー
によって形成される。この溝６０の形成によって、溝６
０の内側面にビアホール５９内の導電材５８が露出する
状態となるとともに、導電材５８が分断され、溝６０に
よって囲まれた個々の積層電子部品５０は、互いに他の
ものに対して電気的に独立した状態となる。図１２に示
した外部電極５２は、これらビアホール５９内の導電材
５８によって与えられる。また、溝６０の底面とそれに
対向するマザー積層体５４の下面とに、スリット６１及
び６２が設けられている。
【０００６】次いで、機械的に独立した複数の積層電子
部品５０を得るため、マザー積層体５４は、スリット６
１及び６２を利用して、溝６０（図１４）に沿って完全
に切断される。
部品５０を得るため、マザー積層体５４は、スリット６
１及び６２を利用して、溝６０（図１４）に沿って完全
に切断される。
【０００７】このようにして、図１２に示した積層電子
部品５０が得られる。以上、述べた説明からわかるよう
に、段差５３は、前述した溝６０の形成の結果もたらさ
れたものである。
部品５０が得られる。以上、述べた説明からわかるよう
に、段差５３は、前述した溝６０の形成の結果もたらさ
れたものである。
【０００８】図１５は、従来の別の構造の積層電子部品
の外観を示す斜視図である。この積層電子部品５０ａ
も、回路素子（図示せず）を内部に介在させた状態で複
数の絶縁性シートが積層されてなる積層体５１を有す
る。積層体５１のたとえば４つの側面の各々には、回路
素子に電気的に接続された外部電極５２が形成される。
これら外部電極５２は、図１５において想像線（２点鎖
線）で示すようにスルーホール６３を分割することによ
って与えられる。すなわち、所定の切断線に沿って切断
することにより、複数の積層電子部品５０ａが得られる
ように用意されたマザー積層体（図示せず）において、
スルーホール６３を形成し、その内周面上に外部電極５
２となる導電層を形成した後、このマザー積層体が、ス
ルーホール６３を分割するように切断される。
の外観を示す斜視図である。この積層電子部品５０ａ
も、回路素子（図示せず）を内部に介在させた状態で複
数の絶縁性シートが積層されてなる積層体５１を有す
る。積層体５１のたとえば４つの側面の各々には、回路
素子に電気的に接続された外部電極５２が形成される。
これら外部電極５２は、図１５において想像線（２点鎖
線）で示すようにスルーホール６３を分割することによ
って与えられる。すなわち、所定の切断線に沿って切断
することにより、複数の積層電子部品５０ａが得られる
ように用意されたマザー積層体（図示せず）において、
スルーホール６３を形成し、その内周面上に外部電極５
２となる導電層を形成した後、このマザー積層体が、ス
ルーホール６３を分割するように切断される。
【０００９】これら積層電子部品５０及び５０ａは、チ
ップ状に形成され、外部電極５２を介して適宜の回路基
板上に表面実装される。
ップ状に形成され、外部電極５２を介して適宜の回路基
板上に表面実装される。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た積層電子部品５０においては、外部電極５２として、
はんだ付け性確保、はんだ食われ防止のために、Ｎｉ／
Ａｕ、Ｎｉ／Ｓｎ等のめっき成膜を施すが、マザー積層
体５４の状態でめっき成膜する際に、溝が細い、すなわ
ち外部電極部の開口が狭いため、外部電極５２全体にめ
っき成膜することが困難である。
た積層電子部品５０においては、外部電極５２として、
はんだ付け性確保、はんだ食われ防止のために、Ｎｉ／
Ａｕ、Ｎｉ／Ｓｎ等のめっき成膜を施すが、マザー積層
体５４の状態でめっき成膜する際に、溝が細い、すなわ
ち外部電極部の開口が狭いため、外部電極５２全体にめ
っき成膜することが困難である。
【００１１】また、回路基板に実装する際、略垂直に位
置する外部電極５２と回路基板上のランドとを繋ぐよう
に、はんだフィレット（図示せず）が設けられている。
すなわち、外部電極５２が微小のビアホール５９で形成
されているため、外部電極５２と回路基板上のランドと
の間に、はんだ層が存在しない。従って、たわみに対す
る強度が弱くなり、積層電子部品５０が回路基板から脱
落しやすくなる。
置する外部電極５２と回路基板上のランドとを繋ぐよう
に、はんだフィレット（図示せず）が設けられている。
すなわち、外部電極５２が微小のビアホール５９で形成
されているため、外部電極５２と回路基板上のランドと
の間に、はんだ層が存在しない。従って、たわみに対す
る強度が弱くなり、積層電子部品５０が回路基板から脱
落しやすくなる。
【００１２】さらに、ビアホール５９内に導電材５８を
充填するための工程が必要なため、コストが高くなる。
充填するための工程が必要なため、コストが高くなる。
【００１３】また、溝６０が必ず必要なため、低背化要
求に対して積層体５１の厚みを薄くすると、マザー積層
体５４で取り扱う工程において、割れる恐れがある。
求に対して積層体５１の厚みを薄くすると、マザー積層
体５４で取り扱う工程において、割れる恐れがある。
【００１４】一方、上述した積層電子部品５０ａにおい
ては、外部電極５２がスルーホール６３により形成され
ているため、積層体５１の上面及び下面の有効面積が少
なくなる。
ては、外部電極５２がスルーホール６３により形成され
ているため、積層体５１の上面及び下面の有効面積が少
なくなる。
【００１５】また、スルーホール６３は、ドリルによっ
て開けられるが、そのときの直径は、０．３ｍｍより小
さくすることは困難であるため、外部電極５２のピッチ
に制約を与える。
て開けられるが、そのときの直径は、０．３ｍｍより小
さくすることは困難であるため、外部電極５２のピッチ
に制約を与える。
【００１６】さらに、スルーホール６３を形成するため
のドリルの寿命が比較的短いため、コストが高くなる。
のドリルの寿命が比較的短いため、コストが高くなる。
【００１７】また、スルーホール６３の径を０．３ｍｍ
φ以下にすると、外部電極部の開口が狭くなるため、ス
ルーホール６３内面の導電層へのめっき成膜、あるいは
ペースト塗布が困難となる。
φ以下にすると、外部電極部の開口が狭くなるため、ス
ルーホール６３内面の導電層へのめっき成膜、あるいは
ペースト塗布が困難となる。
【００１８】本発明の目的は、回路基板実装時のたわみ
に対する強度が強く、外部電極へのめっき成膜、あるい
はペースト塗布が容易で、外部電極の配置ピッチを細か
くできる積層電子部品及びその製造方法を提供するもの
である。
に対する強度が強く、外部電極へのめっき成膜、あるい
はペースト塗布が容易で、外部電極の配置ピッチを細か
くできる積層電子部品及びその製造方法を提供するもの
である。
【００１９】
【課題を解決するための手段】上述の問題点を解決する
ため、本発明は、内部に回路要素を介在させた状態で複
数の絶縁性シートを積層して、相対する主面と該主面間
を連結する側面からなる積層体を構成し、該積層体の外
表面に、前記回路要素に電気的に接続された複数の外部
電極を備える積層電子部品において、前記積層体の一方
主面に、少なくとも１つの段差を設けることにより、第
１の面に比べて第２の面を凹ませて形成し、該第２の面
に少なくとも１つの前記外部電極を設けることを特徴と
する。
ため、本発明は、内部に回路要素を介在させた状態で複
数の絶縁性シートを積層して、相対する主面と該主面間
を連結する側面からなる積層体を構成し、該積層体の外
表面に、前記回路要素に電気的に接続された複数の外部
電極を備える積層電子部品において、前記積層体の一方
主面に、少なくとも１つの段差を設けることにより、第
１の面に比べて第２の面を凹ませて形成し、該第２の面
に少なくとも１つの前記外部電極を設けることを特徴と
する。
【００２０】また、前記第２の面が、前記積層体の外周
部に設けられていることを特徴とする。
部に設けられていることを特徴とする。
【００２１】また、前記第２の面を、前記第１の面に対
して前記積層体の一方主面の側端部が低くなるように傾
斜させることを特徴とする。
して前記積層体の一方主面の側端部が低くなるように傾
斜させることを特徴とする。
【００２２】また所定の切断線によって区画される各領
域に回路要素を分布させた状態で、複数のマザー絶縁性
シートが積層されてなるマザー積層体と、前記回路要素
に電気的に接続され、かつ前記マザー積層体の外表面に
形成された外部電極とを有する積層電子部品の集合体
を、前記切断線に沿って切断することによって得られる
前記積層電子部品において、前記切断線に沿って切断さ
れる複数の前記積層電子部品が有する前記外部電極が、
複数の前記積層電子部品間で電気的に独立することを特
徴とする。
域に回路要素を分布させた状態で、複数のマザー絶縁性
シートが積層されてなるマザー積層体と、前記回路要素
に電気的に接続され、かつ前記マザー積層体の外表面に
形成された外部電極とを有する積層電子部品の集合体
を、前記切断線に沿って切断することによって得られる
前記積層電子部品において、前記切断線に沿って切断さ
れる複数の前記積層電子部品が有する前記外部電極が、
複数の前記積層電子部品間で電気的に独立することを特
徴とする。
【００２３】また、前記外部電極が、前記回路要素と同
時に前記絶縁性シートに、印刷されてなることを特徴と
する。
時に前記絶縁性シートに、印刷されてなることを特徴と
する。
【００２４】また、前記第２の面が、前記絶縁性シート
をパンチングして形成されることを特徴とする。
をパンチングして形成されることを特徴とする。
【００２５】
【作用】請求項１の積層電子部品によれば、積層電子部
品を構成している積層体の一方主面の第１の面に比べて
凹ませて形成した第２の面上に、外部電極を設けている
ため、実装する際、回路基板上のランドと外部電極との
間に、ギャップを設けることができる。
品を構成している積層体の一方主面の第１の面に比べて
凹ませて形成した第２の面上に、外部電極を設けている
ため、実装する際、回路基板上のランドと外部電極との
間に、ギャップを設けることができる。
【００２６】請求項２の積層電子部品によれば、積層体
の一方主面の外周部に、第１の面に比べて凹ませて形成
した第２の面を設けているため、外部電極を形成する領
域を広くすることができる。
の一方主面の外周部に、第１の面に比べて凹ませて形成
した第２の面を設けているため、外部電極を形成する領
域を広くすることができる。
【００２７】請求項３の積層電子部品によれば、外部電
極を設けている第１の面に比べて凹ませて形成した第２
の面を、第１の面に対して一方主面の側端部が低くなる
ように傾斜させているため、実装する際、回路基板上の
ランドと外部電極との間に、さらに広いギャップを設け
ることができる。
極を設けている第１の面に比べて凹ませて形成した第２
の面を、第１の面に対して一方主面の側端部が低くなる
ように傾斜させているため、実装する際、回路基板上の
ランドと外部電極との間に、さらに広いギャップを設け
ることができる。
【００２８】請求項４の積層電子部品によれば、切断線
に沿って区画される複数の積層電子部品が有する外部電
極が、複数の積層電子部品間で電気的に独立して形成さ
れているため、マザー積層体として機械的に一体化され
たまま、個々の積層電子部品の特性を測定することがで
きる。
に沿って区画される複数の積層電子部品が有する外部電
極が、複数の積層電子部品間で電気的に独立して形成さ
れているため、マザー積層体として機械的に一体化され
たまま、個々の積層電子部品の特性を測定することがで
きる。
【００２９】請求項５の積層電子部品の製造方法によれ
ば、外部電極が回路要素と同時に絶縁性シートに印刷さ
れて形成されるため、外部電極を設けるための新たな工
程が不要となる。
ば、外部電極が回路要素と同時に絶縁性シートに印刷さ
れて形成されるため、外部電極を設けるための新たな工
程が不要となる。
【００３０】請求項６の積層電子部品の製造方法によれ
ば、積層する絶縁性シートをパンチングすることにより
段差を形成することができるため、マザー積層体で工程
を実施することができる。
ば、積層する絶縁性シートをパンチングすることにより
段差を形成することができるため、マザー積層体で工程
を実施することができる。
【００３１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。なお、各実施例中において、同一もしくは同等の
部分には同一番号を付し、その詳細な説明は省略する。
する。なお、各実施例中において、同一もしくは同等の
部分には同一番号を付し、その詳細な説明は省略する。
【００３２】図１は、本発明の一実施例に係る積層電子
部品の外観を示す斜視図である。積層電子部品１０は、
図示したチップ状の形態で適宜の回路基板上に実装され
るが、図１では、積層電子部品１０の下面、すなわちこ
のような回路基板側に向けられる面を上方に向けた状態
で、図示されている。
部品の外観を示す斜視図である。積層電子部品１０は、
図示したチップ状の形態で適宜の回路基板上に実装され
るが、図１では、積層電子部品１０の下面、すなわちこ
のような回路基板側に向けられる面を上方に向けた状態
で、図示されている。
【００３３】積層電子部品１０は、回路要素（図示せ
ず）を内部に介在させた状態で複数の絶縁性シートが積
層されてなる積層体１１を有する。積層体１１の一方主
面、すなわち積層体１１の下面１１１の複数か所に、段
差１２を設けることにより、第１の面１１１ａに比べて
複数の第２の面１１１ｂを凹ませて形成する。これら複
数の第２の面１１１ｂ上には、それぞれ１つずつの外部
電極１３が形成される。段差１２の形状は、円形、角
形、あるいはそれらを組合わせた形のいずれでもよい。
また、段差１２の高さは、０．０１〜０．３ｍｍ程度で
ある。
ず）を内部に介在させた状態で複数の絶縁性シートが積
層されてなる積層体１１を有する。積層体１１の一方主
面、すなわち積層体１１の下面１１１の複数か所に、段
差１２を設けることにより、第１の面１１１ａに比べて
複数の第２の面１１１ｂを凹ませて形成する。これら複
数の第２の面１１１ｂ上には、それぞれ１つずつの外部
電極１３が形成される。段差１２の形状は、円形、角
形、あるいはそれらを組合わせた形のいずれでもよい。
また、段差１２の高さは、０．０１〜０．３ｍｍ程度で
ある。
【００３４】上述したような積層電子部品１０を得るた
め、例えば以下のような工程で形成される図２に示すよ
うなマザー積層体１４が用意される。なお、本実施例で
は、マザー絶縁性シートとして、セラミックグリーンシ
ートを用いているが、他の材料からなるマザー絶縁性シ
ートに置き換えられてもよい。
め、例えば以下のような工程で形成される図２に示すよ
うなマザー積層体１４が用意される。なお、本実施例で
は、マザー絶縁性シートとして、セラミックグリーンシ
ートを用いているが、他の材料からなるマザー絶縁性シ
ートに置き換えられてもよい。
【００３５】図３及び図４にプレス前後のマザー積層体
１４の断面図を示す。まず、図３に示すように、ドクタ
ーブレード法などにより、シート形成を行い、マザー絶
縁体１４を構成するセラミックグリーンシート１６、１
７、１８、１９及び２０を得る。そして、セラミックグ
リーンシート１７、１８及び１９には、シートの厚み方
向の電気的導通を可能とするため、シートを貫通するビ
アホール２１がパンチング等により形成される。
１４の断面図を示す。まず、図３に示すように、ドクタ
ーブレード法などにより、シート形成を行い、マザー絶
縁体１４を構成するセラミックグリーンシート１６、１
７、１８、１９及び２０を得る。そして、セラミックグ
リーンシート１７、１８及び１９には、シートの厚み方
向の電気的導通を可能とするため、シートを貫通するビ
アホール２１がパンチング等により形成される。
【００３６】次いで、セラミックグリーンシート１７及
び１８には、回路要素（図示せず）となるべき導電膜お
よび／または抵抗膜１７ａ及び１８ａが、セラミックグ
リーンシート１９には、外部電極１３が印刷される。そ
して、最下層のセラミックグリーンシート２０の段差部
となる部分２２は、段差１２を設けるためにパンチング
等により取り除かれる。
び１８には、回路要素（図示せず）となるべき導電膜お
よび／または抵抗膜１７ａ及び１８ａが、セラミックグ
リーンシート１９には、外部電極１３が印刷される。そ
して、最下層のセラミックグリーンシート２０の段差部
となる部分２２は、段差１２を設けるためにパンチング
等により取り除かれる。
【００３７】次いで、セラミックグリーンシート１６、
１７、１８、１９及び２０が積み重ねられ、プレスされ
る。これによって、図４に示すようなマザー積層体１４
が得られる。
１７、１８、１９及び２０が積み重ねられ、プレスされ
る。これによって、図４に示すようなマザー積層体１４
が得られる。
【００３８】外部電極１３には、Ａｇ、Ｃｕ、Ｐｄ、Ａ
ｇ／Ｐｄ等が用いられ、図示しないが、回路要素と接続
されている。そして、外部電極１３は、回路要素と同時
にマザー絶縁性シートに印刷し、マザー絶縁性シートと
同時に焼成するのが一般的であるが、マザー絶縁性シー
ト焼成後に外部電極１３を印刷した後、焼き付けてもよ
い。このとき、外部電極１３は、図５に示すように、個
々の積層電子部品１０が独立するように分離したパター
ンとして印刷されているため、互いに他のものに対して
電気的に独立している。
ｇ／Ｐｄ等が用いられ、図示しないが、回路要素と接続
されている。そして、外部電極１３は、回路要素と同時
にマザー絶縁性シートに印刷し、マザー絶縁性シートと
同時に焼成するのが一般的であるが、マザー絶縁性シー
ト焼成後に外部電極１３を印刷した後、焼き付けてもよ
い。このとき、外部電極１３は、図５に示すように、個
々の積層電子部品１０が独立するように分離したパター
ンとして印刷されているため、互いに他のものに対して
電気的に独立している。
【００３９】次いで、はんだ付性の確保とはんだ食われ
防止のため、外部電極１３には、Ｎｉ／Ａｕ、Ｎｉ／Ｓ
ｎ等がめっき成膜される。
防止のため、外部電極１３には、Ｎｉ／Ａｕ、Ｎｉ／Ｓ
ｎ等がめっき成膜される。
【００４０】次いで、図５に示すように、マザー積層体
１４には、切断線１５（図２）に沿って、マザー積層体
１４の上面１４２と下面１４１とに、対向するようにそ
れぞれブレイク用スリット２４及び２５が設けられる。
ブレイク用スリット２４及び２５は、いずれか一方が省
略されてもよい。
１４には、切断線１５（図２）に沿って、マザー積層体
１４の上面１４２と下面１４１とに、対向するようにそ
れぞれブレイク用スリット２４及び２５が設けられる。
ブレイク用スリット２４及び２５は、いずれか一方が省
略されてもよい。
【００４１】次いで、マザー積層体１４は、マザー絶縁
体１４を構成するセラミックグリーンシート１６、１
７、１８、１９及び２０を焼結させるため、焼成され
る。その後、必要に応じて、マザー積層体１４の表面に
導電膜および／または抵抗膜（図示せず）が形成され、
そして、保護膜（図示せず）が形成される。また、必要
に応じて外部電極１３にめっき成膜（図示せず）が施さ
れる。
体１４を構成するセラミックグリーンシート１６、１
７、１８、１９及び２０を焼結させるため、焼成され
る。その後、必要に応じて、マザー積層体１４の表面に
導電膜および／または抵抗膜（図示せず）が形成され、
そして、保護膜（図示せず）が形成される。また、必要
に応じて外部電極１３にめっき成膜（図示せず）が施さ
れる。
【００４２】以上の工程を終えたとき、図５に示すよう
に、マザー積層体１４に含まれる複数の積層電子部品１
０は、互いに他のものに対して電気的に独立しているた
め、外部電極１３を用いて個々の積層電子部品１０の特
性を測定することが可能である。
に、マザー積層体１４に含まれる複数の積層電子部品１
０は、互いに他のものに対して電気的に独立しているた
め、外部電極１３を用いて個々の積層電子部品１０の特
性を測定することが可能である。
【００４３】本実施例では、図５に示すように、外部電
極１３は、個々の積層電子部品１０で電気的に独立する
ように、分離したパターンとして形成したが、つながっ
た状態で形成し、ブレイク用スリット２４によって分離
する方法を用いてもよい。
極１３は、個々の積層電子部品１０で電気的に独立する
ように、分離したパターンとして形成したが、つながっ
た状態で形成し、ブレイク用スリット２４によって分離
する方法を用いてもよい。
【００４４】このように、特性が測定された後、良品と
判断された積層電子部品１０の上面１１２（図６）上に
は、必要に応じて、複合化のための他の電子部品（図示
せず）が実装される。
判断された積層電子部品１０の上面１１２（図６）上に
は、必要に応じて、複合化のための他の電子部品（図示
せず）が実装される。
【００４５】本発明では、ここまで述べた工程が、マザ
ー積層体１４の状態で能率的に行うことができる。な
お、積層電子部品１０の出荷はこの段階で行ってもよ
い。
ー積層体１４の状態で能率的に行うことができる。な
お、積層電子部品１０の出荷はこの段階で行ってもよ
い。
【００４６】次いで、機械的に独立した複数の積層電子
部品１０を得るため、マザー積層体１４は、切断線１５
（図２）に沿って形成されたブレイク用スリット２４及
び２５を利用して、完全に分割される。
部品１０を得るため、マザー積層体１４は、切断線１５
（図２）に沿って形成されたブレイク用スリット２４及
び２５を利用して、完全に分割される。
【００４７】このようにして、図１に示した積層電子部
品１０が得られる。また、図示しないが、必要に応じて
ケーシングされる。
品１０が得られる。また、図示しないが、必要に応じて
ケーシングされる。
【００４８】上述したように、本発明によれば、積層体
１１の下面１１１の第１の面１１１ａに比べて凹ませた
第２の面１１１ｂ上に、外部電極１３を設けているた
め、マザー積層体１４の状態でめっき成膜を実施して
も、めっき成膜が外部電極１３全体に均一性良く施され
る。従って、はんだ付け性確保、はんだ食われ防止が向
上する。
１１の下面１１１の第１の面１１１ａに比べて凹ませた
第２の面１１１ｂ上に、外部電極１３を設けているた
め、マザー積層体１４の状態でめっき成膜を実施して
も、めっき成膜が外部電極１３全体に均一性良く施され
る。従って、はんだ付け性確保、はんだ食われ防止が向
上する。
【００４９】また、図６に示すように、回路基板２６上
に置かれたとき、回路基板２６と外部電極１３との間で
ギャップが形成される。従って、回路基板２６上に積層
電子部品１０を実装する場合は、回路基板２６上のラン
ド２７と、外部電極１３との間に、はんだ層２８が形成
されるため、積層電子部品１０と回路基板２６の電気的
接続が強くなる。
に置かれたとき、回路基板２６と外部電極１３との間で
ギャップが形成される。従って、回路基板２６上に積層
電子部品１０を実装する場合は、回路基板２６上のラン
ド２７と、外部電極１３との間に、はんだ層２８が形成
されるため、積層電子部品１０と回路基板２６の電気的
接続が強くなる。
【００５０】さらに、回路基板２６上のランド２７と外
部電極１３との間に、はんだ層２８が存在するため、た
わみに対する強度が強くなり、回路基板２６から積層電
子部品１０が脱落しにくくなる。
部電極１３との間に、はんだ層２８が存在するため、た
わみに対する強度が強くなり、回路基板２６から積層電
子部品１０が脱落しにくくなる。
【００５１】また、溝等が存在しないため、低背化要求
に対してマザー積層体１４を薄くしても、工程途中で割
れる恐れはない。
に対してマザー積層体１４を薄くしても、工程途中で割
れる恐れはない。
【００５２】さらに、外部電極１３は、積層体１１の下
面１１１（図６）のみに形成されているため、積層体１
１の上面１１２（図６）は、外部電極１３に干渉される
ことなく、複合化のための他の部品の実装面として広く
利用することができる。
面１１１（図６）のみに形成されているため、積層体１
１の上面１１２（図６）は、外部電極１３に干渉される
ことなく、複合化のための他の部品の実装面として広く
利用することができる。
【００５３】また、外部電極１３は、印刷により形成さ
れるため、電極ピッチを細かくすることが可能である。
れるため、電極ピッチを細かくすることが可能である。
【００５４】さらに、ドリル等を使用せず、マザー絶縁
性シートの一部をパンチング等により取り除くだけで、
段差１２を形成することができるため、製造コストを安
くすることが可能となる。
性シートの一部をパンチング等により取り除くだけで、
段差１２を形成することができるため、製造コストを安
くすることが可能となる。
【００５５】また、導電材等の充填を必要としないた
め、製造コストを安くすることが可能となる。
め、製造コストを安くすることが可能となる。
【００５６】さらに、外部電極１３が回路要素と同時に
マザー絶縁性シートに印刷されて形成されるため、外部
電極１３を設けるための新たな工程を付加する必要がな
い。従って、製造コストを安くすることが可能となる。
マザー絶縁性シートに印刷されて形成されるため、外部
電極１３を設けるための新たな工程を付加する必要がな
い。従って、製造コストを安くすることが可能となる。
【００５７】また、個々の積層電子部品の外部電極１３
が、互いに電気的に独立するように形成されることによ
り、複数の積層電子部品１０が、電気的に互いに独立し
た状態で、マザー積層体１４として機械的に一体化され
たまま、個々の積層電子部品１０の特性を測定すること
ができる。従って、機械的に独立した積層電子部品１０
を取り扱う必要がなく、例えばマザー積層体１４の状態
で、能率的に多数の積層電子部品１０の特性を測定する
ことができる。
が、互いに電気的に独立するように形成されることによ
り、複数の積層電子部品１０が、電気的に互いに独立し
た状態で、マザー積層体１４として機械的に一体化され
たまま、個々の積層電子部品１０の特性を測定すること
ができる。従って、機械的に独立した積層電子部品１０
を取り扱う必要がなく、例えばマザー積層体１４の状態
で、能率的に多数の積層電子部品１０の特性を測定する
ことができる。
【００５８】図７は、本発明の別の実施例に係る積層電
子部品の外観を示す斜視図である。積層電子部品１０ａ
は、積層電子部品１０と比較して、積層体１１の下面１
１１に、段差１２を設けることにより、第１の面に比べ
て凹ませて形成した第２の面１１１ｂ内に、複数の外部
電極１３が形成される点で異なる。この場合は、１つの
第２の面１１１ｂに複数の外部電極１３が形成されるた
め、積層電子部品１０の場合と同様の効果が得られるう
えに、外部電極１３のピッチを細かくすることができ
る。
子部品の外観を示す斜視図である。積層電子部品１０ａ
は、積層電子部品１０と比較して、積層体１１の下面１
１１に、段差１２を設けることにより、第１の面に比べ
て凹ませて形成した第２の面１１１ｂ内に、複数の外部
電極１３が形成される点で異なる。この場合は、１つの
第２の面１１１ｂに複数の外部電極１３が形成されるた
め、積層電子部品１０の場合と同様の効果が得られるう
えに、外部電極１３のピッチを細かくすることができ
る。
【００５９】図８は、本発明のさらに別の実施例に係る
積層電子部品の外観を示す斜視図である。積層電子部品
１０ｂは、積層電子部品１０と比較して、積層体１１の
下面１１１の相対する側端部に、一方側面１１３から他
方側面１１４にかけて段差１２を設ける点で異なる。本
実施例では、第１の面１１１ａに比べて凹ませた第２の
面１１１ｂ内に、複数の外部電極１３が形成されている
が、１つの外部電極１３が形成されている場合でもよ
い。この場合は、積層電子部品１０ａの場合と同様の効
果が得られるうえに、パンチングする穴の数が削減さ
れ、工程を簡単にすることができる。
積層電子部品の外観を示す斜視図である。積層電子部品
１０ｂは、積層電子部品１０と比較して、積層体１１の
下面１１１の相対する側端部に、一方側面１１３から他
方側面１１４にかけて段差１２を設ける点で異なる。本
実施例では、第１の面１１１ａに比べて凹ませた第２の
面１１１ｂ内に、複数の外部電極１３が形成されている
が、１つの外部電極１３が形成されている場合でもよ
い。この場合は、積層電子部品１０ａの場合と同様の効
果が得られるうえに、パンチングする穴の数が削減さ
れ、工程を簡単にすることができる。
【００６０】図９は、本発明のさらに別の実施例に係る
積層電子部品の外観を示す斜視図である。積層電子部品
１０ｃは、積層電子部品１０と比較して、積層体１１の
下面１１１の４隅に、段差１２を設ける点で異なる。す
なわち、第１の面１１１ａに比べて凹ませた第２の面１
１１ｂが、積層体１１の下面１１１の４隅に形成されて
いる。本実施例では、第１の面１１１ａに比べて凹ませ
た第２の面１１１ｂ内に、１つの外部電極１３が形成さ
れているが、複数の外部電極１３が形成されている場合
でもよい。この場合は、それぞれの外部電極１３の間隔
を広くすることができるため、積層電子部品１０の場合
と同様の効果が得られるうえに、高周波での相互干渉を
防ぐことができる。
積層電子部品の外観を示す斜視図である。積層電子部品
１０ｃは、積層電子部品１０と比較して、積層体１１の
下面１１１の４隅に、段差１２を設ける点で異なる。す
なわち、第１の面１１１ａに比べて凹ませた第２の面１
１１ｂが、積層体１１の下面１１１の４隅に形成されて
いる。本実施例では、第１の面１１１ａに比べて凹ませ
た第２の面１１１ｂ内に、１つの外部電極１３が形成さ
れているが、複数の外部電極１３が形成されている場合
でもよい。この場合は、それぞれの外部電極１３の間隔
を広くすることができるため、積層電子部品１０の場合
と同様の効果が得られるうえに、高周波での相互干渉を
防ぐことができる。
【００６１】図１０は、本発明のさらに別の実施例に係
る積層電子部品の外観を示す斜視図である。積層電子部
品１０ｄは、積層電子部品１０と比較して、積層体１１
の下面１１１の４つの側端部に、段差１２を設ける点で
異なる。すなわち、第１の面１１１ａに比べて凹ませた
第２の面１１１ｂが、積層体１１の下面１１１の外周部
に形成されている。この場合は、積層電子部品１０の場
合と同様の効果が得られるうえに、外部電極を形成する
領域が広くなるため、積層電子部品１０ｄが数多くの外
部電極１３を有することができる。
る積層電子部品の外観を示す斜視図である。積層電子部
品１０ｄは、積層電子部品１０と比較して、積層体１１
の下面１１１の４つの側端部に、段差１２を設ける点で
異なる。すなわち、第１の面１１１ａに比べて凹ませた
第２の面１１１ｂが、積層体１１の下面１１１の外周部
に形成されている。この場合は、積層電子部品１０の場
合と同様の効果が得られるうえに、外部電極を形成する
領域が広くなるため、積層電子部品１０ｄが数多くの外
部電極１３を有することができる。
【００６２】図１１は、本発明のさらに別の実施例に係
る積層電子部品の外観を示す斜視図である。積層電子部
品１０ｅは、積層電子部品１０と比較して、積層体１１
の下面１１１の第１の面１１１ａに比べて凹ませた第２
の面１１１ｂに、第１の面１１１ａに対して積層体１１
の下面１１１の側端部が低くなるような傾斜２６を設け
る点で異なる。この場合は、積層電子部品１０の場合と
同様の効果が得られるうえに、回路基板２６（図６）上
のランド２７（図６）と、外部電極１３との間に存在す
るはんだ層２８（図６）がさらに厚くなるため、たわみ
に対する強度がさらに強くなり、回路基板２６（図６）
からの積層電子部品１０ｅの脱落がより効果的に防げ
る。
る積層電子部品の外観を示す斜視図である。積層電子部
品１０ｅは、積層電子部品１０と比較して、積層体１１
の下面１１１の第１の面１１１ａに比べて凹ませた第２
の面１１１ｂに、第１の面１１１ａに対して積層体１１
の下面１１１の側端部が低くなるような傾斜２６を設け
る点で異なる。この場合は、積層電子部品１０の場合と
同様の効果が得られるうえに、回路基板２６（図６）上
のランド２７（図６）と、外部電極１３との間に存在す
るはんだ層２８（図６）がさらに厚くなるため、たわみ
に対する強度がさらに強くなり、回路基板２６（図６）
からの積層電子部品１０ｅの脱落がより効果的に防げ
る。
【００６３】
【発明の効果】請求項１の積層電子部品によれば、積層
体の一方主面、すなわち積層体の下面の第１の面に比べ
て凹ませた第２の面上に、外部電極を設けているため、
マザー積層体の状態でめっき成膜を実施しても、めっき
成膜が外部電極全体に均一性良く施される。従って、は
んだ付け性確保、はんだ食われ防止が向上する。
体の一方主面、すなわち積層体の下面の第１の面に比べ
て凹ませた第２の面上に、外部電極を設けているため、
マザー積層体の状態でめっき成膜を実施しても、めっき
成膜が外部電極全体に均一性良く施される。従って、は
んだ付け性確保、はんだ食われ防止が向上する。
【００６４】また、回路基板上に置かれたとき、回路基
板と外部電極との間でギャップが形成される。従って、
回路基板上に積層電子部品を実装する場合は、回路基板
上のランドと、外部電極との間に、はんだ層が形成され
るため、積層電子部品と回路基板の電気的接続が強くな
る。
板と外部電極との間でギャップが形成される。従って、
回路基板上に積層電子部品を実装する場合は、回路基板
上のランドと、外部電極との間に、はんだ層が形成され
るため、積層電子部品と回路基板の電気的接続が強くな
る。
【００６５】さらに、回路基板上のランドと外部電極と
の間に、はんだ層が存在するため、たわみに対する強度
が強くなり、回路基板から積層電子部品が脱落しにくく
なる。
の間に、はんだ層が存在するため、たわみに対する強度
が強くなり、回路基板から積層電子部品が脱落しにくく
なる。
【００６６】また、溝等が存在しないため、低背化要求
に対してマザー積層体を薄くしても、工程途中で割れる
恐れはない。
に対してマザー積層体を薄くしても、工程途中で割れる
恐れはない。
【００６７】さらに、外部電極は、積層体の下面のみに
形成されているため、積層体の上面は、外部電極に干渉
されることなく、複合化のための他の部品の実装面とし
て広く利用することができる。
形成されているため、積層体の上面は、外部電極に干渉
されることなく、複合化のための他の部品の実装面とし
て広く利用することができる。
【００６８】また、外部電極は、印刷により形成される
ため、電極ピッチを細かくすることが可能である。
ため、電極ピッチを細かくすることが可能である。
【００６９】さらに、導電材等の充填を必要としないた
め、製造コストを安くする可能となる。
め、製造コストを安くする可能となる。
【００７０】請求項２の積層電子部品によれば、積層体
の下面の外周部に、第１の面と比べて凹ませた第２の面
を設けているため、外部電極を形成する領域を広くする
ことができ、積層電子部品が数多くの外部電極を有する
ことができる。
の下面の外周部に、第１の面と比べて凹ませた第２の面
を設けているため、外部電極を形成する領域を広くする
ことができ、積層電子部品が数多くの外部電極を有する
ことができる。
【００７１】請求項３の積層電子部品によれば、外部電
極を形成している積層体の下面の第１の面と比べて凹ま
せた第２の面に、第１の面に対して積層体の下面の側端
部が低くなるような傾斜を設けている。従って、実装す
る際、回路基板上のランドと、外部電極との間に存在す
るはんだ層がさらに厚くなるため、たわみに対する強度
がさらに強くなり、回路基板からの積層電子部品の脱落
をより効果的に防ぐことができる。
極を形成している積層体の下面の第１の面と比べて凹ま
せた第２の面に、第１の面に対して積層体の下面の側端
部が低くなるような傾斜を設けている。従って、実装す
る際、回路基板上のランドと、外部電極との間に存在す
るはんだ層がさらに厚くなるため、たわみに対する強度
がさらに強くなり、回路基板からの積層電子部品の脱落
をより効果的に防ぐことができる。
【００７２】請求項４の積層電子部品の製造方法によれ
ば、個々の積層電子部品の外部電極が、互いに電気的に
独立するように形成されることにより、複数の積層電子
部品が、互いに電気的に独立した状態で、マザー積層体
として機械的に一体化されたまま、個々の積層電子部品
の特性を測定することができる。従って、機械的に独立
した積層電子部品を取り扱う必要がなく、例えばマザー
積層体の状態で、能率的に多数の積層電子部品の特性を
測定することができる。
ば、個々の積層電子部品の外部電極が、互いに電気的に
独立するように形成されることにより、複数の積層電子
部品が、互いに電気的に独立した状態で、マザー積層体
として機械的に一体化されたまま、個々の積層電子部品
の特性を測定することができる。従って、機械的に独立
した積層電子部品を取り扱う必要がなく、例えばマザー
積層体の状態で、能率的に多数の積層電子部品の特性を
測定することができる。
【００７３】また、上述した特性測定を実施するための
形態である、ブレイク用スリットを有するマザー積層体
を、出荷時の形態とすれば、需要者側において、マザー
積層体をブレイク用スリットに沿って分割するだけで、
そこから個々の積層電子部品を取り出すことができる。
この場合、個々の積層電子部品の特性測定を既に終えて
おくことができるため、問題なく実装工程を実施するこ
とができるとともに、マザー積層体の状態は、個々の積
層電子部品がばらばらの状態にある場合に比べて、その
梱包及び取扱が容易である。
形態である、ブレイク用スリットを有するマザー積層体
を、出荷時の形態とすれば、需要者側において、マザー
積層体をブレイク用スリットに沿って分割するだけで、
そこから個々の積層電子部品を取り出すことができる。
この場合、個々の積層電子部品の特性測定を既に終えて
おくことができるため、問題なく実装工程を実施するこ
とができるとともに、マザー積層体の状態は、個々の積
層電子部品がばらばらの状態にある場合に比べて、その
梱包及び取扱が容易である。
【００７４】請求項５の積層電子部品の製造方法によれ
ば、外部電極が回路要素と同時に絶縁性シートに印刷さ
れて形成されるため、外部電極を設けるための新たな工
程を付加する必要がない。従って、製造コストを安くす
ることが可能となる。
ば、外部電極が回路要素と同時に絶縁性シートに印刷さ
れて形成されるため、外部電極を設けるための新たな工
程を付加する必要がない。従って、製造コストを安くす
ることが可能となる。
【００７５】請求項６の積層電子部品の製造方法によれ
ば、マザー絶縁性シート状態で、段差部となる部分をパ
ンチング等により除り除くことにより、容易に、段差を
設けことができるため、ドリル等が必要なく、製造コス
トを安くすることが可能となる。
ば、マザー絶縁性シート状態で、段差部となる部分をパ
ンチング等により除り除くことにより、容易に、段差を
設けことができるため、ドリル等が必要なく、製造コス
トを安くすることが可能となる。
【図１】本発明の一実施例に係る積層電子部品の外観を
示す斜視図である。
示す斜視図である。
【図２】図１に示した積層電子部品を得るために準備さ
れるマザー積層体を示す斜視図である。
れるマザー積層体を示す斜視図である。
【図３】図２に示したマザー積層体のプレス前を示す断
面図である。
面図である。
【図４】図２に示したマザー積層体のプレス後を示す断
面図である。
面図である。
【図５】図２に示したマザー積層体を示す拡大斜視図で
ある。
ある。
【図６】図１に示した積層電子部品が回路基板に表面実
装された状態を示す断面図である。
装された状態を示す断面図である。
【図７】本発明の別の実施例に係る積層電子部品の外観
を示す斜視図である。
を示す斜視図である。
【図８】本発明のさらに別の実施例に係る積層電子部品
の外観を示す斜視図である。
の外観を示す斜視図である。
【図９】本発明のさらに別の実施例に係る積層電子部品
の外観を示す斜視図である。
の外観を示す斜視図である。
【図１０】本発明のさらに別の実施例に係る積層電子部
品の外観を示す斜視図である。
品の外観を示す斜視図である。
【図１１】本発明のさらに別の実施例に係る積層電子部
品の外観を示す斜視図である。
品の外観を示す斜視図である。
【図１２】従来の積層電子部品の外観を示す斜視図であ
る。
る。
【図１３】図１１に示した従来の積層電子部品を得るた
めに準備されるマザー積層体を示す斜視図である。
めに準備されるマザー積層体を示す斜視図である。
【図１４】図１２に示したマザー積層体を示す拡大斜視
図である。
図である。
【図１５】従来の別の積層電子部品の外観を示す斜視図
である。
である。
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ 積
層電子部品 １１ 積層体 １１１ 積層体の下面 １１１ａ 第１の面 １１１ｂ 第２の面 １１２ 積層体の上面 １２ 段差 １３ 外部電極 １４ マザー積層体 １４１ マザー積層体の下面 １４２ マザー積層体の上面 １５ 切断線 １６、１７、１８、１９、２０ マザー絶縁性
シート １７ａ，１８ａ 導電膜（回路要素） ２１ ビアホール ２２ 段差形成部 ２４、２５ ブレイク用スリット ２６ 回路基板 ２７ ランド ２８ はんだ層
層電子部品 １１ 積層体 １１１ 積層体の下面 １１１ａ 第１の面 １１１ｂ 第２の面 １１２ 積層体の上面 １２ 段差 １３ 外部電極 １４ マザー積層体 １４１ マザー積層体の下面 １４２ マザー積層体の上面 １５ 切断線 １６、１７、１８、１９、２０ マザー絶縁性
シート １７ａ，１８ａ 導電膜（回路要素） ２１ ビアホール ２２ 段差形成部 ２４、２５ ブレイク用スリット ２６ 回路基板 ２７ ランド ２８ はんだ層
Claims (6)
- 【請求項１】 内部に回路要素を介在させた状態で複数
の絶縁性シートを積層して、相対する主面と該主面間を
連結する側面からなる積層体を構成し、該積層体の外表
面に、前記回路要素に電気的に接続された複数の外部電
極を備える積層電子部品において、 前記積層体の一方主面に、少なくとも１つの段差を設け
ることにより、第１の面に比べて第２の面を凹ませて形
成し、該第２の面に少なくとも１つの前記外部電極を設
けることを特徴とする積層電子部品。 - 【請求項２】 前記第２の面が、前記積層体の外周部に
設けられていることを特徴とする請求項１に記載の積層
電子部品。 - 【請求項３】 前記第２の面を、前記第１の面に対して
前記積層体の一方主面の側端部が低くなるように傾斜さ
せることを特徴とする請求項１または２のいずれかに記
載の積層電子部品。 - 【請求項４】 所定の切断線によって区画される各領域
に回路要素を分布させた状態で、複数のマザー絶縁性シ
ートが積層されてなるマザー積層体と、 前記回路要素に電気的に接続され、かつ前記マザー積層
体の外表面に形成された外部電極とを有する積層電子部
品の集合体を、前記切断線に沿って切断することによっ
て得られる前記積層電子部品において、 前記切断線に沿って切断される複数の前記積層電子部品
が有する前記外部電極が、複数の前記積層電子部品間で
電気的に独立することを特徴とする請求項１乃至３のい
ずれかに記載の積層電子部品。 - 【請求項５】 前記外部電極が、前記回路要素と同時に
前記絶縁性シートに、印刷されてなることを特徴とする
請求項１乃至４のいずれかに記載の積層電子部品の製造
方法。 - 【請求項６】 前記第２の面が、前記絶縁性シートをパ
ンチングして形成されることを特徴とする請求項１乃至
４のいずれかに記載の積層電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7044351A JPH08241827A (ja) | 1995-03-03 | 1995-03-03 | 積層電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7044351A JPH08241827A (ja) | 1995-03-03 | 1995-03-03 | 積層電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08241827A true JPH08241827A (ja) | 1996-09-17 |
Family
ID=12689102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7044351A Pending JPH08241827A (ja) | 1995-03-03 | 1995-03-03 | 積層電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08241827A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6151775A (en) * | 1997-01-06 | 2000-11-28 | Murata Manufacturing Co., Ltd. | Multilayer circuit board and method of producing the same |
| WO2001019149A1 (fr) * | 1999-09-02 | 2001-03-15 | Ibiden Co., Ltd. | Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte |
| WO2001019148A1 (fr) * | 1999-09-02 | 2001-03-15 | Ibiden Co., Ltd. | Carte de circuit imprime et procede de fabrication associe |
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2002198654A (ja) * | 2000-12-25 | 2002-07-12 | Kyocera Corp | 電気素子内蔵配線基板およびその製造方法 |
| US6787884B2 (en) | 2002-05-30 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production |
| WO2018180178A1 (ja) * | 2017-03-30 | 2018-10-04 | 株式会社村田製作所 | 電子部品 |
-
1995
- 1995-03-03 JP JP7044351A patent/JPH08241827A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6151775A (en) * | 1997-01-06 | 2000-11-28 | Murata Manufacturing Co., Ltd. | Multilayer circuit board and method of producing the same |
| US8107253B2 (en) | 1999-09-02 | 2012-01-31 | Ibiden Co., Ltd. | Printed circuit board |
| US7307852B2 (en) | 1999-09-02 | 2007-12-11 | Ibiden Co., Ltd. | Printed circuit board and method for manufacturing printed circuit board |
| US9060446B2 (en) | 1999-09-02 | 2015-06-16 | Ibiden Co., Ltd. | Printed circuit board |
| US8780573B2 (en) | 1999-09-02 | 2014-07-15 | Ibiden Co., Ltd. | Printed circuit board |
| CN100381027C (zh) * | 1999-09-02 | 2008-04-09 | 伊比登株式会社 | 印刷布线板及其制造方法 |
| US8331102B2 (en) | 1999-09-02 | 2012-12-11 | Ibiden Co., Ltd. | Printed circuit board |
| WO2001019148A1 (fr) * | 1999-09-02 | 2001-03-15 | Ibiden Co., Ltd. | Carte de circuit imprime et procede de fabrication associe |
| CN100381026C (zh) * | 1999-09-02 | 2008-04-09 | 伊比登株式会社 | 印刷布线板及其制造方法 |
| WO2001019149A1 (fr) * | 1999-09-02 | 2001-03-15 | Ibiden Co., Ltd. | Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte |
| US7855894B2 (en) | 1999-09-02 | 2010-12-21 | Ibiden Co., Ltd. | Printed circuit board |
| US7995352B2 (en) | 1999-09-02 | 2011-08-09 | Ibiden Co., Ltd. | Printed circuit board |
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2002198654A (ja) * | 2000-12-25 | 2002-07-12 | Kyocera Corp | 電気素子内蔵配線基板およびその製造方法 |
| US6787884B2 (en) | 2002-05-30 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production |
| US7140104B2 (en) | 2002-05-30 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Method of producing circuit component built-in module with embedded circuit component |
| WO2018180178A1 (ja) * | 2017-03-30 | 2018-10-04 | 株式会社村田製作所 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976049B2 (ja) | 積層電子部品 | |
| JP2870371B2 (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
| US5625935A (en) | Method of manufacturing a multilayer electronic component | |
| US5635669A (en) | Multilayer electronic component | |
| US6751101B2 (en) | Electronic component and method of producing the same | |
| JP2003178928A (ja) | 積層セラミック電子部品、集合電子部品および積層セラミック電子部品の製造方法 | |
| JP3257532B2 (ja) | 積層電子部品の製造方法およびその特性測定方法 | |
| US6788545B2 (en) | Composite electronic component and method of producing same | |
| JP3368645B2 (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
| JPH08241827A (ja) | 積層電子部品及びその製造方法 | |
| JP3301188B2 (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
| JP3227648B2 (ja) | 多層回路基板及びその製造方法 | |
| JP3257531B2 (ja) | 積層電子部品 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3425711B2 (ja) | 積層電子部品の製造方法 | |
| JPH113836A (ja) | 積層電子部品 | |
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 | |
| JP2000164451A (ja) | 積層セラミックコンデンサ | |
| JP4341576B2 (ja) | セラミック電子部品およびその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH10200257A (ja) | 多層回路基板及びその製造方法 | |
| JPH11340073A (ja) | 積層セラミックコンデンサ | |
| JP2006287262A (ja) | 積層セラミック電子部品 | |
| JPH11307320A (ja) | チップ抵抗器とその製造方法 | |
| JPH10270286A (ja) | 積層チップ部品の製造方法 |