JP2003178928A - 積層セラミック電子部品、集合電子部品および積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品、集合電子部品および積層セラミック電子部品の製造方法Info
- Publication number
- JP2003178928A JP2003178928A JP2002244878A JP2002244878A JP2003178928A JP 2003178928 A JP2003178928 A JP 2003178928A JP 2002244878 A JP2002244878 A JP 2002244878A JP 2002244878 A JP2002244878 A JP 2002244878A JP 2003178928 A JP2003178928 A JP 2003178928A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- hole
- joining
- cover
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＧＡ（ランド・グリッド・アレイ）タイプ
の外部端子電極を備える積層セラミック電子部品におい
て、その平面寸法を大きくすることなく、かつ搭載部品
のための実装面積を狭くすることなく、搭載部品を覆う
ためのカバーを取り付けることができるようにする。 【解決手段】 電子部品本体４８の側面４９に、切欠き
５０を設け、この切欠き５０の内面の一部に、接合用ビ
アホール導体を分割して得られた接合用電極４６を形成
する。カバーには、脚部が設けられ、カバーの脚部が切
欠き５０内に位置された状態で、脚部を接合用電極４６
に接合することによって、カバーを電子部品本体４８に
固定する。
の外部端子電極を備える積層セラミック電子部品におい
て、その平面寸法を大きくすることなく、かつ搭載部品
のための実装面積を狭くすることなく、搭載部品を覆う
ためのカバーを取り付けることができるようにする。 【解決手段】 電子部品本体４８の側面４９に、切欠き
５０を設け、この切欠き５０の内面の一部に、接合用ビ
アホール導体を分割して得られた接合用電極４６を形成
する。カバーには、脚部が設けられ、カバーの脚部が切
欠き５０内に位置された状態で、脚部を接合用電極４６
に接合することによって、カバーを電子部品本体４８に
固定する。
Description
【０００１】
【発明の属する技術分野】この発明は、積層セラミック
電子部品およびその製造方法、ならびに積層セラミック
電子部品を得るための工程の途中に得られる集合電子部
品に関するもので、特に、カバーを備える積層セラミッ
ク電子部品において、カバーを電子部品本体に取り付け
るための構造の改良に関するものである。
電子部品およびその製造方法、ならびに積層セラミック
電子部品を得るための工程の途中に得られる集合電子部
品に関するもので、特に、カバーを備える積層セラミッ
ク電子部品において、カバーを電子部品本体に取り付け
るための構造の改良に関するものである。
【０００２】
【従来の技術】この発明にとって興味ある積層セラミッ
ク電子部品の形態として、図１４または図１５に示すも
のがある。
ク電子部品の形態として、図１４または図１５に示すも
のがある。
【０００３】図１４に示した積層セラミック電子部品１
は、電子部品本体２を備え、電子部品本体２の側面に外
部端子電極３が形成されている。電子部品本体２は、複
数のセラミック層を積層した構造を有し、また、その内
部には、内部回路用導体としての導体膜やビアホール導
体が形成されているが、これらについては図示を省略し
ている。
は、電子部品本体２を備え、電子部品本体２の側面に外
部端子電極３が形成されている。電子部品本体２は、複
数のセラミック層を積層した構造を有し、また、その内
部には、内部回路用導体としての導体膜やビアホール導
体が形成されているが、これらについては図示を省略し
ている。
【０００４】積層セラミック電子部品１は、配線基板４
上に実装されるとき、配線基板４上に形成された接続ラ
ンド５に対して、外部端子電極３が半田６を介して接続
される。このとき、外部端子電極３が、電子部品本体２
の側面上に形成されているため、半田６は半田フィレッ
トを形成する。
上に実装されるとき、配線基板４上に形成された接続ラ
ンド５に対して、外部端子電極３が半田６を介して接続
される。このとき、外部端子電極３が、電子部品本体２
の側面上に形成されているため、半田６は半田フィレッ
トを形成する。
【０００５】図１５に示した積層セラミック電子部品１
１は、電子部品本体１２を備え、この電子部品本体１２
の下方に向く主面１３上に外部端子電極１４が形成され
ている。電子部品本体１２は、複数のセラミック層１５
を積層した構造を有し、また、その内部には、内部回路
用導体としての内部回路用導体膜１６および内部回路用
ビアホール導体１７が形成されている。
１は、電子部品本体１２を備え、この電子部品本体１２
の下方に向く主面１３上に外部端子電極１４が形成され
ている。電子部品本体１２は、複数のセラミック層１５
を積層した構造を有し、また、その内部には、内部回路
用導体としての内部回路用導体膜１６および内部回路用
ビアホール導体１７が形成されている。
【０００６】外部端子電極１４は、ＬＧＡ（ランド・グ
リッド・アレイ）タイプと呼ばれるもので、この積層セ
ラミック電子部品１１を配線基板４上に実装しようとす
るとき、配線基板４上の接続ランド５に対向するように
外部端子電極１４が配置され、半田１８を介して、外部
端子電極１４と接続ランド５とが接続される。半田１８
による半田付けには、通常、クリーム半田を接続ランド
５上に印刷し、次いで、配線基板４上に積層セラミック
電子部品１１を配置し、クリーム半田をリフローするこ
とが行なわれる。
リッド・アレイ）タイプと呼ばれるもので、この積層セ
ラミック電子部品１１を配線基板４上に実装しようとす
るとき、配線基板４上の接続ランド５に対向するように
外部端子電極１４が配置され、半田１８を介して、外部
端子電極１４と接続ランド５とが接続される。半田１８
による半田付けには、通常、クリーム半田を接続ランド
５上に印刷し、次いで、配線基板４上に積層セラミック
電子部品１１を配置し、クリーム半田をリフローするこ
とが行なわれる。
【０００７】図１５に示したＬＧＡタイプの外部端子電
極１４を備える積層セラミック電子部品１１によれば、
図１４に示したような電子部品本体２の側面上に外部端
子電極３が形成された積層セラミック電子部品１の場合
とは異なり、半田１８による半田フィレットが形成され
ないので、積層セラミック電子部品１１自身が有する平
面寸法そのものが、実装に必要な平面寸法となる。その
ため、実装に必要な平面寸法を小さくすることができ、
より高密度な実装が可能となる。
極１４を備える積層セラミック電子部品１１によれば、
図１４に示したような電子部品本体２の側面上に外部端
子電極３が形成された積層セラミック電子部品１の場合
とは異なり、半田１８による半田フィレットが形成され
ないので、積層セラミック電子部品１１自身が有する平
面寸法そのものが、実装に必要な平面寸法となる。その
ため、実装に必要な平面寸法を小さくすることができ、
より高密度な実装が可能となる。
【０００８】このような積層セラミック電子部品１また
は１１において、電子部品本体２または１２に内蔵でき
ない、たとえば、インダクタ、コンデンサ、抵抗器、ト
ランジスタ、ダイオードまたはＩＣ等の電子部品につい
ては、電子部品本体２または１２の上方に向く主面上に
搭載されることがある。図１４では、この搭載部品の図
示が省略されているが、図１５には、電子部品本体１２
の上方に向く主面１９上にいくつかの搭載部品２０が図
示されている。
は１１において、電子部品本体２または１２に内蔵でき
ない、たとえば、インダクタ、コンデンサ、抵抗器、ト
ランジスタ、ダイオードまたはＩＣ等の電子部品につい
ては、電子部品本体２または１２の上方に向く主面上に
搭載されることがある。図１４では、この搭載部品の図
示が省略されているが、図１５には、電子部品本体１２
の上方に向く主面１９上にいくつかの搭載部品２０が図
示されている。
【０００９】このような搭載部品２０が搭載されると
き、積層セラミック電子部品１または１１を表面実装可
能な状態とすること等を目的として、図１４および図１
５のそれぞれにおいて破線で示すようなカバー７および
２１がそれぞれ電子部品本体２および１２に接合され
る。カバー７および２１は、器状をなしていて、それぞ
れ、その開口が電子部品本体２および１２側に向けられ
た状態で配置される。
き、積層セラミック電子部品１または１１を表面実装可
能な状態とすること等を目的として、図１４および図１
５のそれぞれにおいて破線で示すようなカバー７および
２１がそれぞれ電子部品本体２および１２に接合され
る。カバー７および２１は、器状をなしていて、それぞ
れ、その開口が電子部品本体２および１２側に向けられ
た状態で配置される。
【００１０】
【発明が解決しようとする課題】図１４に示した積層セ
ラミック電子部品１の場合には、カバー７は、金属から
構成されるとき、いずれかの外部端子電極３に半田付け
等によって接合すれば、電子部品本体２に固定すること
ができる。
ラミック電子部品１の場合には、カバー７は、金属から
構成されるとき、いずれかの外部端子電極３に半田付け
等によって接合すれば、電子部品本体２に固定すること
ができる。
【００１１】これに対して、図１５に示した積層セラミ
ック電子部品１１の場合には、電子部品本体１２の側面
上には外部端子電極が形成されないため、上述した積層
セラミック電子部品１の場合とは異なり、カバー２１を
簡単には取り付けることができない。
ック電子部品１１の場合には、電子部品本体１２の側面
上には外部端子電極が形成されないため、上述した積層
セラミック電子部品１の場合とは異なり、カバー２１を
簡単には取り付けることができない。
【００１２】たとえば、電子部品本体１２の下方に向く
外部端子電極１４を利用してカバー２１を取り付けよう
とすれば、積層セラミック電子部品１１の平面寸法が、
電子部品本体１２の平面寸法よりカバー２１の厚みおよ
び外部端子電極１４への接合部分の寸法分だけ大きくな
り、積層セラミック電子部品１１の小型化を妨げること
になる。
外部端子電極１４を利用してカバー２１を取り付けよう
とすれば、積層セラミック電子部品１１の平面寸法が、
電子部品本体１２の平面寸法よりカバー２１の厚みおよ
び外部端子電極１４への接合部分の寸法分だけ大きくな
り、積層セラミック電子部品１１の小型化を妨げること
になる。
【００１３】また、図１６に示すように、電子部品本体
１２の上方に向く主面１９上に接合用電極２２を形成
し、カバー２１の開口を規定する端縁部２３を、接合用
電極２２に対向するように内側へ折り曲げ、この端縁部
２３を接合用電極２２に半田２４を介して半田付けする
という方法もある。
１２の上方に向く主面１９上に接合用電極２２を形成
し、カバー２１の開口を規定する端縁部２３を、接合用
電極２２に対向するように内側へ折り曲げ、この端縁部
２３を接合用電極２２に半田２４を介して半田付けする
という方法もある。
【００１４】しかしながら、上述のような方法を採用し
たときには、接合用電極２２の面積分だけ、電子部品本
体１２の主面１９上での搭載部品２０のための実装面積
が小さくなるので、この実装面積をある程度以上に確保
するためには、積層セラミック電子部品１１のある程度
の大型化が強いられることになる。
たときには、接合用電極２２の面積分だけ、電子部品本
体１２の主面１９上での搭載部品２０のための実装面積
が小さくなるので、この実装面積をある程度以上に確保
するためには、積層セラミック電子部品１１のある程度
の大型化が強いられることになる。
【００１５】また、カバー２１が金属から構成されると
き、その加工上の問題から、折り曲げられた端縁部２３
の面積をそれほど小さくできず、また、接合用電極２２
と端縁部２３との間での必要な接合強度の確保のために
も、接合用電極２２および端縁部２３の面積をそれほど
小さくできない。したがって、接合用電極２２および端
縁部２３の面積は、電子部品本体１２の平面寸法の大小
に関らず、ある程度以上必要ということになり、電子部
品本体２２の平面寸法がより小さくなるほど、前述した
搭載部品２０のための実装面積に対する制約の問題がよ
り顕著になってくる。
き、その加工上の問題から、折り曲げられた端縁部２３
の面積をそれほど小さくできず、また、接合用電極２２
と端縁部２３との間での必要な接合強度の確保のために
も、接合用電極２２および端縁部２３の面積をそれほど
小さくできない。したがって、接合用電極２２および端
縁部２３の面積は、電子部品本体１２の平面寸法の大小
に関らず、ある程度以上必要ということになり、電子部
品本体２２の平面寸法がより小さくなるほど、前述した
搭載部品２０のための実装面積に対する制約の問題がよ
り顕著になってくる。
【００１６】他方、積層セラミック電子部品に備える電
子部品本体の側面に形成された電極として、図１７に示
すようなものも提案されている。図１７には、積層セラ
ミック電子部品２５に備える電子部品本体２６の一部が
拡大されて斜視図で示されている。電子部品本体２６の
側面２７には、上下に貫通する切欠き２８が形成され、
この切欠き２８の内面を覆うように電極２９が形成され
ている。
子部品本体の側面に形成された電極として、図１７に示
すようなものも提案されている。図１７には、積層セラ
ミック電子部品２５に備える電子部品本体２６の一部が
拡大されて斜視図で示されている。電子部品本体２６の
側面２７には、上下に貫通する切欠き２８が形成され、
この切欠き２８の内面を覆うように電極２９が形成され
ている。
【００１７】上述の電極２９は、たとえば、次のような
方法によって形成されることができる。
方法によって形成されることができる。
【００１８】この方法では、基本的に複数の電子部品本
体２６を取り出すための集合電子部品を作製した上で、
これを所定の分割線に沿って分割し、それによって、複
数の電子部品本体２６を取り出そうとすることが行なわ
れる。
体２６を取り出すための集合電子部品を作製した上で、
これを所定の分割線に沿って分割し、それによって、複
数の電子部品本体２６を取り出そうとすることが行なわ
れる。
【００１９】より詳細には、複数のセラミック層を積層
した構造を有する集合電子部品が作製される。この集合
電子部品には、その焼成前か焼成後のいずれかの段階
で、切欠き２８となるべき貫通孔が設けられる。そし
て、貫通孔の内面には、電極２９となるべき導体が付与
される。この導体としては、典型的には、導電性ペース
トが用いられる。導電性ペーストを付与したとき、通
常、貫通孔の両端の開口の周囲にまで導電性ペーストが
付与される。
した構造を有する集合電子部品が作製される。この集合
電子部品には、その焼成前か焼成後のいずれかの段階
で、切欠き２８となるべき貫通孔が設けられる。そし
て、貫通孔の内面には、電極２９となるべき導体が付与
される。この導体としては、典型的には、導電性ペース
トが用いられる。導電性ペーストを付与したとき、通
常、貫通孔の両端の開口の周囲にまで導電性ペーストが
付与される。
【００２０】次に、集合電子部品を、焼成後の段階で、
貫通孔を通る分割線に沿って分割することが行なわれ
る。この分割によって現れた面が側面２７となる。ま
た、貫通孔は、分割されて切欠き２８となり、貫通孔の
内面上に付与された導体も、分割されて電極２９とな
る。
貫通孔を通る分割線に沿って分割することが行なわれ
る。この分割によって現れた面が側面２７となる。ま
た、貫通孔は、分割されて切欠き２８となり、貫通孔の
内面上に付与された導体も、分割されて電極２９とな
る。
【００２１】しかしながら、上述した方法には、次のよ
うな問題がある。
うな問題がある。
【００２２】集合電子部品を分割するとき、通常、いわ
ゆるチョコレートブレークが適用されるが、この分割の
際に、導体が適正に分割されないことがある。その結
果、分割された一方の電子部品本体２６の切欠き２８内
にある電極２９の一部が他方の電子部品本体２６の切欠
き２８内の電極２９側に奪われたり、極端な場合には、
一方の電子部品本体２６の切欠き２８内に電極２９が形
成されなかったりすることがある。
ゆるチョコレートブレークが適用されるが、この分割の
際に、導体が適正に分割されないことがある。その結
果、分割された一方の電子部品本体２６の切欠き２８内
にある電極２９の一部が他方の電子部品本体２６の切欠
き２８内の電極２９側に奪われたり、極端な場合には、
一方の電子部品本体２６の切欠き２８内に電極２９が形
成されなかったりすることがある。
【００２３】この問題を解決するためには、貫通孔の内
面に導体をできるだけ薄くかつ均一に付与する必要があ
るが、このように導体を薄くかつ均一に付与することは
比較的困難である。
面に導体をできるだけ薄くかつ均一に付与する必要があ
るが、このように導体を薄くかつ均一に付与することは
比較的困難である。
【００２４】上述した方法に代えて、生の集合電子部品
を構成する複数のセラミックグリーンシートの各々に、
これらを積層する前の段階で、貫通孔を設け、その内面
に導体を付与することも行なわれている。この場合に
は、貫通孔を設け、その内面に導体を付与した後、複数
のセラミックグリーンシートが積層され、積層方向にプ
レスされ、それによって、生の集合電子部品を得、この
生の集合電子部品が焼成される。
を構成する複数のセラミックグリーンシートの各々に、
これらを積層する前の段階で、貫通孔を設け、その内面
に導体を付与することも行なわれている。この場合に
は、貫通孔を設け、その内面に導体を付与した後、複数
のセラミックグリーンシートが積層され、積層方向にプ
レスされ、それによって、生の集合電子部品を得、この
生の集合電子部品が焼成される。
【００２５】しかしながら、この方法を適用した場合に
も、集合電子部品を分割して複数の電子部品本体２６を
得るようにしているので、前述した方法の場合と同様の
問題に遭遇する。さらに、この方法では、貫通孔が設け
られたセラミックグリーンシートを積層し、プレスする
ので、このプレス工程において付与される熱および圧力
のため、各セラミックグリーンシートに設けられた穴が
不所望に変形するという問題や、積層工程において貫通
孔相互の位置ずれが生じ得るという問題に遭遇すること
がある。
も、集合電子部品を分割して複数の電子部品本体２６を
得るようにしているので、前述した方法の場合と同様の
問題に遭遇する。さらに、この方法では、貫通孔が設け
られたセラミックグリーンシートを積層し、プレスする
ので、このプレス工程において付与される熱および圧力
のため、各セラミックグリーンシートに設けられた穴が
不所望に変形するという問題や、積層工程において貫通
孔相互の位置ずれが生じ得るという問題に遭遇すること
がある。
【００２６】そこで、この発明の目的は、上述のような
いくつかの従来技術において遭遇し得る問題を解決し得
る、カバーを備える積層セラミック電子部品およびその
製造方法を提供しようとすることである。
いくつかの従来技術において遭遇し得る問題を解決し得
る、カバーを備える積層セラミック電子部品およびその
製造方法を提供しようとすることである。
【００２７】この発明の他の目的は、上述した積層セラ
ミック電子部品を得るための工程の途中に得られる集合
電子部品を提供しようとすることである。
ミック電子部品を得るための工程の途中に得られる集合
電子部品を提供しようとすることである。
【００２８】
【課題を解決するための手段】上述した技術的課題を解
決するため、この発明に係る積層セラミック電子部品
は、次のような構成を備えることを特徴としている。
決するため、この発明に係る積層セラミック電子部品
は、次のような構成を備えることを特徴としている。
【００２９】この発明に係る積層セラミック電子部品
は、複数のセラミック層を積層した構造を有し、かつ互
いに対向する第１および第２の主面とこれら第１および
第２の主面間を連結する側面とを有する、電子部品本体
を備えている。
は、複数のセラミック層を積層した構造を有し、かつ互
いに対向する第１および第２の主面とこれら第１および
第２の主面間を連結する側面とを有する、電子部品本体
を備えている。
【００３０】上述の電子部品本体の側面には、第１の主
面から第２の主面にまで延びる切欠きが設けられ、この
切欠きの内面の一部には、接合用ビアホール導体を分割
して得られた接合用電極が形成される。
面から第２の主面にまで延びる切欠きが設けられ、この
切欠きの内面の一部には、接合用ビアホール導体を分割
して得られた接合用電極が形成される。
【００３１】電子部品本体の第１の主面上には、搭載部
品が実装される。
品が実装される。
【００３２】この搭載部品を覆うように、器状のカバー
がその開口を電子部品本体側に向けた状態で配置され、
このカバーには、切欠き内に位置される脚部が設けら
れ、カバーは脚部が接合用電極に接合されることによっ
て、電子部品本体に固定される。
がその開口を電子部品本体側に向けた状態で配置され、
このカバーには、切欠き内に位置される脚部が設けら
れ、カバーは脚部が接合用電極に接合されることによっ
て、電子部品本体に固定される。
【００３３】また、この積層セラミック電子部品を配線
基板に接続するための外部端子電極は電子部品本体の第
２の主面上に形成される。
基板に接続するための外部端子電極は電子部品本体の第
２の主面上に形成される。
【００３４】このような積層セラミック電子部品におい
て、好ましくは、カバーは金属からなり、このカバーの
脚部と接合用電極とは半田または導電性接着剤によって
接合される。
て、好ましくは、カバーは金属からなり、このカバーの
脚部と接合用電極とは半田または導電性接着剤によって
接合される。
【００３５】上述の場合、接合用電極は、電子部品本体
の内部に位置するグラウンド電極と電気的に接続される
ことがより好ましい。
の内部に位置するグラウンド電極と電気的に接続される
ことがより好ましい。
【００３６】この発明は、また、複数の積層セラミック
電子部品を得るための工程の途中に得られる集合電子部
品にも向けられる。
電子部品を得るための工程の途中に得られる集合電子部
品にも向けられる。
【００３７】この集合電子部品は、複数のセラミック層
を積層した構造を有し、かつ互いに対向する第１および
第２の主面を有し、所定の分割線に沿って主面と直交す
る方向に分割することによって、上述したような複数の
積層セラミック電子部品に備える電子部品本体を取り出
せるようにされているものであって、次のような構成を
備えることを特徴としている。
を積層した構造を有し、かつ互いに対向する第１および
第２の主面を有し、所定の分割線に沿って主面と直交す
る方向に分割することによって、上述したような複数の
積層セラミック電子部品に備える電子部品本体を取り出
せるようにされているものであって、次のような構成を
備えることを特徴としている。
【００３８】すなわち、分割線を跨るように、前述した
接合用ビアホール導体が設けられるとともに、この接合
用ビアホール導体を分割するように、第１および第２の
主面間を貫通する貫通孔が設けられ、この貫通孔によっ
て分割された接合用ビアホール導体の各分割部分をもっ
て前述した接合用電極が与えられることを特徴としてい
る。
接合用ビアホール導体が設けられるとともに、この接合
用ビアホール導体を分割するように、第１および第２の
主面間を貫通する貫通孔が設けられ、この貫通孔によっ
て分割された接合用ビアホール導体の各分割部分をもっ
て前述した接合用電極が与えられることを特徴としてい
る。
【００３９】この発明は、さらに、前述したような積層
セラミック電子部品の製造方法にも向けられる。
セラミック電子部品の製造方法にも向けられる。
【００４０】この積層セラミック電子部品の製造方法
は、複数のセラミックグリーンシートを積層した構造を
有し、前述した接合用電極となる接合用ビアホール導体
が設けられた、生の集合電子部品を作製する工程と、生
の集合電子部品の接合用ビアホール導体を分割する位置
に、生の集合電子部品の互いに対向する第１および第２
の主面間を貫通する貫通孔を形成することによって、接
合用ビアホール導体を貫通孔の内面の一部上に露出させ
る工程と、生の集合電子部品を焼成する工程と、集合電
子部品を、貫通孔を通る分割線に沿って分割し、それに
よって、貫通孔を分割して形成された切欠きの内面の一
部に、接合用ビアホール導体を分割して得られた接合用
電極が形成された、複数の電子部品本体を取り出す工程
と、電子部品本体の第１の主面上に、搭載部品を実装す
る工程と、搭載部品を覆うように、前述したカバーをそ
の開口が電子部品本体側に向けられた状態で配置し、か
つ、脚部を切欠き内に位置させるとともに、脚部を接合
用電極に接合することによって、カバーを電子部品本体
に固定する工程と、集合電子部品の第２の主面を与える
セラミックグリーンシートの一方主面上または集合電子
部品の第２の主面上に、外部端子電極を形成する工程と
を備えることを特徴としている。
は、複数のセラミックグリーンシートを積層した構造を
有し、前述した接合用電極となる接合用ビアホール導体
が設けられた、生の集合電子部品を作製する工程と、生
の集合電子部品の接合用ビアホール導体を分割する位置
に、生の集合電子部品の互いに対向する第１および第２
の主面間を貫通する貫通孔を形成することによって、接
合用ビアホール導体を貫通孔の内面の一部上に露出させ
る工程と、生の集合電子部品を焼成する工程と、集合電
子部品を、貫通孔を通る分割線に沿って分割し、それに
よって、貫通孔を分割して形成された切欠きの内面の一
部に、接合用ビアホール導体を分割して得られた接合用
電極が形成された、複数の電子部品本体を取り出す工程
と、電子部品本体の第１の主面上に、搭載部品を実装す
る工程と、搭載部品を覆うように、前述したカバーをそ
の開口が電子部品本体側に向けられた状態で配置し、か
つ、脚部を切欠き内に位置させるとともに、脚部を接合
用電極に接合することによって、カバーを電子部品本体
に固定する工程と、集合電子部品の第２の主面を与える
セラミックグリーンシートの一方主面上または集合電子
部品の第２の主面上に、外部端子電極を形成する工程と
を備えることを特徴としている。
【００４１】好ましくは、生の集合電子部品を作製する
にあたって、複数のセラミックグリーンシートを用意す
る工程と、特定のセラミックグリーンシートに接合用ビ
アホール導体を位置させるための透孔を設ける工程と、
透孔内に接合用ビアホール導体を形成する工程と、特定
のセラミックグリーンシート上に内部回路用導体膜を形
成する工程と、複数のセラミックグリーンシートを積層
する工程とが実施される。
にあたって、複数のセラミックグリーンシートを用意す
る工程と、特定のセラミックグリーンシートに接合用ビ
アホール導体を位置させるための透孔を設ける工程と、
透孔内に接合用ビアホール導体を形成する工程と、特定
のセラミックグリーンシート上に内部回路用導体膜を形
成する工程と、複数のセラミックグリーンシートを積層
する工程とが実施される。
【００４２】上述した透孔内に接合用ビアホール導体を
形成する工程において、接合用ビアホール導体は、この
透孔を充填するように形成されることが好ましい。
形成する工程において、接合用ビアホール導体は、この
透孔を充填するように形成されることが好ましい。
【００４３】また、接合用ビアホール導体を位置させる
ための透孔を設ける工程において、内部回路用ビアホー
ル導体を位置させるための透孔を同時に設けるようにし
てもよい。
ための透孔を設ける工程において、内部回路用ビアホー
ル導体を位置させるための透孔を同時に設けるようにし
てもよい。
【００４４】また、搭載部品を実装する工程は、集合電
子部品の状態にある電子部品本体に対して実施されるこ
とが好ましい。
子部品の状態にある電子部品本体に対して実施されるこ
とが好ましい。
【００４５】また、カバーを電子部品本体に固定する工
程は、分割後の電子部品本体に対して実施されることが
好ましい。
程は、分割後の電子部品本体に対して実施されることが
好ましい。
【００４６】
【発明の実施の形態】図１ないし図９は、この発明の一
実施形態を説明するためのものである。図８および図９
には、積層セラミック電子部品３１が示され、この積層
セラミック電子部品３１を得るため、図１ないし図７を
それぞれ参照して説明する工程が順次実施される。以下
に、積層セラミック電子部品３１の製造方法について説
明する。
実施形態を説明するためのものである。図８および図９
には、積層セラミック電子部品３１が示され、この積層
セラミック電子部品３１を得るため、図１ないし図７を
それぞれ参照して説明する工程が順次実施される。以下
に、積層セラミック電子部品３１の製造方法について説
明する。
【００４７】まず、図１に示すようなセラミックグリー
ンシート３２を含む複数のセラミックグリーンシートが
用意される。この図１とともに、後述する図２ないし図
４においては、後の集合電子部品の分割工程において分
割されるべき分割線３３の位置を１点鎖線で示してい
る。
ンシート３２を含む複数のセラミックグリーンシートが
用意される。この図１とともに、後述する図２ないし図
４においては、後の集合電子部品の分割工程において分
割されるべき分割線３３の位置を１点鎖線で示してい
る。
【００４８】セラミックグリーンシート３２には、後述
する接合用ビアホール導体を位置させるための透孔３４
が分割線３３上に設けられ、また、内部回路用ビアホー
ル導体を位置させるための透孔３５が設けられる。
する接合用ビアホール導体を位置させるための透孔３４
が分割線３３上に設けられ、また、内部回路用ビアホー
ル導体を位置させるための透孔３５が設けられる。
【００４９】次に、図２に示すように、たとえば導電性
ペーストを透孔３４および３５に充填することによっ
て、透孔３４内に接合用ビアホール導体３６が形成さ
れ、また、透孔３５内に内部回路用ビアホール導体３７
が形成される。
ペーストを透孔３４および３５に充填することによっ
て、透孔３４内に接合用ビアホール導体３６が形成さ
れ、また、透孔３５内に内部回路用ビアホール導体３７
が形成される。
【００５０】また、セラミックグリーンシート３２上に
は、たとえば導電性ペーストによって、内部回路用導体
膜３８が形成される。また、この工程において、後述す
る図３に示した外部端子電極３９、および図７に示した
接続ランド４０が、導電性ペーストによって形成され
る。また、図５には、内部回路用導体膜３８の一例とし
てのグラウンド電極４１の一部が図示されている。グラ
ウンド電極４１も、内部回路用導体膜３８の形成工程に
おいて形成される。このグラウンド電極４１接合用ビア
ホール導体３６に接続されている。
は、たとえば導電性ペーストによって、内部回路用導体
膜３８が形成される。また、この工程において、後述す
る図３に示した外部端子電極３９、および図７に示した
接続ランド４０が、導電性ペーストによって形成され
る。また、図５には、内部回路用導体膜３８の一例とし
てのグラウンド電極４１の一部が図示されている。グラ
ウンド電極４１も、内部回路用導体膜３８の形成工程に
おいて形成される。このグラウンド電極４１接合用ビア
ホール導体３６に接続されている。
【００５１】上述した接合用ビアホール導体３６、内部
回路用ビアホール導体３７、内部回路用導体膜３８、外
部端子電極３９、接続ランド４０およびグラウンド電極
４１を形成するための導電性ペーストに含まれる導電成
分としては、たとえば、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐ
ｔ、ＣｕまたはＣｕＯを主成分とするものが用いられ
る。
回路用ビアホール導体３７、内部回路用導体膜３８、外
部端子電極３９、接続ランド４０およびグラウンド電極
４１を形成するための導電性ペーストに含まれる導電成
分としては、たとえば、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐ
ｔ、ＣｕまたはＣｕＯを主成分とするものが用いられ
る。
【００５２】複数のセラミックグリーンシート３２を積
層し、積層方向にプレスすることによって、図３に示す
ような生の集合電子部品４２が得られる。生の集合電子
部品４２は、互いに対向する第１および第２の主面４３
および４４を有している。図３では、外部端子電極３９
が形成された第２の主面４４側から生の集合電子部品４
２が図示されている。図３において図示しないが、第１
の主面４３上には、図７に示した接続ランド４０が形成
されている。
層し、積層方向にプレスすることによって、図３に示す
ような生の集合電子部品４２が得られる。生の集合電子
部品４２は、互いに対向する第１および第２の主面４３
および４４を有している。図３では、外部端子電極３９
が形成された第２の主面４４側から生の集合電子部品４
２が図示されている。図３において図示しないが、第１
の主面４３上には、図７に示した接続ランド４０が形成
されている。
【００５３】図示の実施形態では、生の集合電子部品４
２に備える複数のセラミックグリーンシート３２のすべ
てに接合用ビアホール導体３６が形成され、これら接合
用ビアホール導体３６が生の集合電子部品４２の厚み方
向に連なり、第１の主面４３から第２の主面４４に至る
まで貫通した状態で設けられている。
２に備える複数のセラミックグリーンシート３２のすべ
てに接合用ビアホール導体３６が形成され、これら接合
用ビアホール導体３６が生の集合電子部品４２の厚み方
向に連なり、第１の主面４３から第２の主面４４に至る
まで貫通した状態で設けられている。
【００５４】なお、接合用ビアホール導体３６は、図示
の実施形態とは異なり、生の集合電子部品４２の厚み方
向の一部にのみ形成されてもよい。
の実施形態とは異なり、生の集合電子部品４２の厚み方
向の一部にのみ形成されてもよい。
【００５５】また、言うまでもないが、図２に示した内
部回路用ビアホール導体３７および内部回路用導体膜３
８の形成態様は一例に過ぎない。したがって、内部回路
用ビアホール導体３７および内部回路用導体膜３８の形
成態様は、通常、セラミックグリーンシート３２毎に異
なり、また、内部回路用ビアホール導体３７および内部
回路用導体膜３８のいずれもが形成されないセラミック
グリーンシート３２が生の集合電子部品４２において積
層されることもある。
部回路用ビアホール導体３７および内部回路用導体膜３
８の形成態様は一例に過ぎない。したがって、内部回路
用ビアホール導体３７および内部回路用導体膜３８の形
成態様は、通常、セラミックグリーンシート３２毎に異
なり、また、内部回路用ビアホール導体３７および内部
回路用導体膜３８のいずれもが形成されないセラミック
グリーンシート３２が生の集合電子部品４２において積
層されることもある。
【００５６】次に、図４に示すように、分割線３３上で
あって、接合用ビアホール導体３６を分割する位置に、
第１および第２の主面４３および４４間を貫通する貫通
孔４５が形成される。貫通孔４５の形態状態が、図５に
拡大された平面図で示されている。貫通孔４５の形成に
よって、接合用ビアホール導体３６は、貫通孔４５の内
面の一部上に露出する状態となり、この接合用ビアホー
ル導体３６の露出する部分によって接合用電極４６が与
えられる。
あって、接合用ビアホール導体３６を分割する位置に、
第１および第２の主面４３および４４間を貫通する貫通
孔４５が形成される。貫通孔４５の形態状態が、図５に
拡大された平面図で示されている。貫通孔４５の形成に
よって、接合用ビアホール導体３６は、貫通孔４５の内
面の一部上に露出する状態となり、この接合用ビアホー
ル導体３６の露出する部分によって接合用電極４６が与
えられる。
【００５７】次に、生の集合電子部品４２が焼成され
る。
る。
【００５８】次に、必要に応じて、外部端子電極３９、
接続ランド４０および接合用電極４６に対して、たとえ
ば、Ｎｉ／Ｓｎ、Ｎｉ／ＡｕまたはＮｉ／半田等のめっ
きが施される。
接続ランド４０および接合用電極４６に対して、たとえ
ば、Ｎｉ／Ｓｎ、Ｎｉ／ＡｕまたはＮｉ／半田等のめっ
きが施される。
【００５９】次に、図４において図示しないが、図７に
示されているように、集合電子部品４２の第１の主面４
３側に、いくつかの搭載部品４７が実装される。これら
搭載部品４７は、接続ランド４０に半田付けされる。
示されているように、集合電子部品４２の第１の主面４
３側に、いくつかの搭載部品４７が実装される。これら
搭載部品４７は、接続ランド４０に半田付けされる。
【００６０】次に、集合電子部品４２は、貫通孔４５を
通る分割線３３に沿って分割され、それによって、図６
および図７に示すような複数の電子部品本体４８が取り
出される。この分割に際しては、いわゆるチョコレート
ブレークが適用される。このチョコレートブレークを容
易に進めることができるように、集合電子部品４２の第
１および／または第２の主面４３および／または４４に
は、図示しないが、分割線３３に沿って溝を形成してお
くことが好ましい。
通る分割線３３に沿って分割され、それによって、図６
および図７に示すような複数の電子部品本体４８が取り
出される。この分割に際しては、いわゆるチョコレート
ブレークが適用される。このチョコレートブレークを容
易に進めることができるように、集合電子部品４２の第
１および／または第２の主面４３および／または４４に
は、図示しないが、分割線３３に沿って溝を形成してお
くことが好ましい。
【００６１】図６には、電子部品本体４８が第２の主面
４４側から図示され、図７には、電子部品本体４８が第
１の主面４３側から図示されている。電子部品本体４８
の側面４９には、貫通孔４５を分割して形成された切欠
き５０が、第１の主面４３から第２の主面４４にまで延
びるように設けられている。これら切欠き５０の内面の
一部には、接合用ビアホール導体３６を分割して得られ
た接合用電極４６が形成されている。
４４側から図示され、図７には、電子部品本体４８が第
１の主面４３側から図示されている。電子部品本体４８
の側面４９には、貫通孔４５を分割して形成された切欠
き５０が、第１の主面４３から第２の主面４４にまで延
びるように設けられている。これら切欠き５０の内面の
一部には、接合用ビアホール導体３６を分割して得られ
た接合用電極４６が形成されている。
【００６２】次に、図８および図９に示すように、搭載
部品４７を覆うように、カバー５１が取り付けられる。
カバー５１は、器状をなしていて、その開口が電子部品
本体４８の第１の主面４３側に向けられた状態で配置さ
れる。
部品４７を覆うように、カバー５１が取り付けられる。
カバー５１は、器状をなしていて、その開口が電子部品
本体４８の第１の主面４３側に向けられた状態で配置さ
れる。
【００６３】また、カバー５１は、脚部５２を備え、こ
れら脚部５２は、それぞれ、切欠き５０内に位置され
る。この状態において、カバー５１が金属から構成され
る場合には、脚部５２を、半田または導電性接着剤（図
示せず。）によって接合用電極４６に接合することによ
り、カバー５１が電子部品本体４８に固定される。
れら脚部５２は、それぞれ、切欠き５０内に位置され
る。この状態において、カバー５１が金属から構成され
る場合には、脚部５２を、半田または導電性接着剤（図
示せず。）によって接合用電極４６に接合することによ
り、カバー５１が電子部品本体４８に固定される。
【００６４】カバー５１の材質としては、積層セラミッ
ク電子部品３１が高周波用途に向けられる場合には、他
の電子部品との高周波信号の輻射やノイズ干渉を防ぐた
め、および、加工しやすく安価なものとするためには、
たとえば、リン青銅や４２アロイ（４２Ｎｉ／Ｆｅ）や
５０アロイ（５０Ｎｉ／Ｆｅ）等の金属を用いることが
好ましい。
ク電子部品３１が高周波用途に向けられる場合には、他
の電子部品との高周波信号の輻射やノイズ干渉を防ぐた
め、および、加工しやすく安価なものとするためには、
たとえば、リン青銅や４２アロイ（４２Ｎｉ／Ｆｅ）や
５０アロイ（５０Ｎｉ／Ｆｅ）等の金属を用いることが
好ましい。
【００６５】また、脚部５２と接合用電極４６との接合
のために半田が用いられる場合には、カバー５１側に、
予め半田めっきまたは錫めっき等を施しておくことが好
ましい。
のために半田が用いられる場合には、カバー５１側に、
予め半田めっきまたは錫めっき等を施しておくことが好
ましい。
【００６６】このようにして、目的とする積層セラミッ
ク電子部品３１が完成される。
ク電子部品３１が完成される。
【００６７】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。
【００６８】たとえば、上述した実施形態では、集合電
子部品４２の外表面上に形成される外部端子電極３９ま
たは接続ランド４０は、セラミックグリーンシート３２
の段階で形成されたが、焼成前または焼成後の集合電子
部品４２の外表面上に形成するようにしてもよい。
子部品４２の外表面上に形成される外部端子電極３９ま
たは接続ランド４０は、セラミックグリーンシート３２
の段階で形成されたが、焼成前または焼成後の集合電子
部品４２の外表面上に形成するようにしてもよい。
【００６９】また、上述した実施形態では、集合電子部
品４２の状態で搭載部品４７を実装したが、集合電子部
品４２を分割して、個々の電子部品本体４８の状態にし
てから、搭載部品４７を実装するようにしてもよい。
品４２の状態で搭載部品４７を実装したが、集合電子部
品４２を分割して、個々の電子部品本体４８の状態にし
てから、搭載部品４７を実装するようにしてもよい。
【００７０】また、上述した実施形態では、カバー５１
を、分割後の電子部品本体４８に対して取り付けるよう
にしたが、分割前の集合電子部品４２の状態でカバー５
１を取り付けるようにしてもよい。
を、分割後の電子部品本体４８に対して取り付けるよう
にしたが、分割前の集合電子部品４２の状態でカバー５
１を取り付けるようにしてもよい。
【００７１】また、電子部品本体４８の側面４９に形成
される接合用電極４６およびカバー５１の脚部５２につ
いては、その位置および数等を任意に変更することがで
きる。
される接合用電極４６およびカバー５１の脚部５２につ
いては、その位置および数等を任意に変更することがで
きる。
【００７２】また、上述の実施形態では、接合用ビアホ
ール導体３６が矩形の断面形状を有し、かつ貫通孔４５
が矩形の断面形状を有していたが、これらの形状は、任
意に変更することができる。
ール導体３６が矩形の断面形状を有し、かつ貫通孔４５
が矩形の断面形状を有していたが、これらの形状は、任
意に変更することができる。
【００７３】たとえば、図１０に示すように、矩形の断
面形状を有する接合用ビアホール導体３６を分割するよ
うに、断面形状が円形の貫通孔４５が設けられても、図
１１に示すように、断面形状が円形の接合用ビアホール
導体３６を分割するように断面形状が矩形の貫通孔４５
が設けられてもよい。
面形状を有する接合用ビアホール導体３６を分割するよ
うに、断面形状が円形の貫通孔４５が設けられても、図
１１に示すように、断面形状が円形の接合用ビアホール
導体３６を分割するように断面形状が矩形の貫通孔４５
が設けられてもよい。
【００７４】また、前述の実施形態では、接合用ビアホ
ール導体３６が透孔３４を充填するように形成された
が、図１２に示すように、透孔３４を充填せずに透孔３
４の内周面上にのみ導電性ペーストが付与されることに
よって、透孔３４内であって透孔３４の内周面上にのみ
接合用ビアホール導体３６が形成されてもよい。この場
合には、図１３に示すように、貫通孔４５が分割線３３
上に形成されたとき、貫通孔４５の側方へ連通するよう
に、接合用ビアホール導体３６によって規定される凹部
５３が延びる状態となる。そして、接合用ビアホール導
体３６は、貫通孔４５の内面の一部上に露出するととも
に、上述した凹部５３において露出する状態となる。
ール導体３６が透孔３４を充填するように形成された
が、図１２に示すように、透孔３４を充填せずに透孔３
４の内周面上にのみ導電性ペーストが付与されることに
よって、透孔３４内であって透孔３４の内周面上にのみ
接合用ビアホール導体３６が形成されてもよい。この場
合には、図１３に示すように、貫通孔４５が分割線３３
上に形成されたとき、貫通孔４５の側方へ連通するよう
に、接合用ビアホール導体３６によって規定される凹部
５３が延びる状態となる。そして、接合用ビアホール導
体３６は、貫通孔４５の内面の一部上に露出するととも
に、上述した凹部５３において露出する状態となる。
【００７５】
【発明の効果】以上のように、この発明によれば、接合
用ビアホール導体を分割するように貫通孔を設け、これ
によって、電子部品本体の側面に切欠きを形成するとと
もに、この切欠きの内面の一部に接合用電極が形成され
るので、器状のカバーを、その開口が電子部品本体側に
向けられた状態で配置しながら、カバーに設けられた脚
部を切欠き内に位置させ、かつ、脚部を接合用電極に接
合することによって、カバーを電子部品本体に固定する
ことができる。
用ビアホール導体を分割するように貫通孔を設け、これ
によって、電子部品本体の側面に切欠きを形成するとと
もに、この切欠きの内面の一部に接合用電極が形成され
るので、器状のカバーを、その開口が電子部品本体側に
向けられた状態で配置しながら、カバーに設けられた脚
部を切欠き内に位置させ、かつ、脚部を接合用電極に接
合することによって、カバーを電子部品本体に固定する
ことができる。
【００７６】したがって、外部端子電極が、電子部品本
体の、カバーが配置される側とは逆の主面上に設けられ
ていても、積層セラミック電子部品の平面寸法を増大さ
せることなく、カバーを取り付けることができる。ま
た、電子部品本体上に搭載される搭載部品のための実装
面積を狭くすることなく、カバーを取り付けることがで
きる。
体の、カバーが配置される側とは逆の主面上に設けられ
ていても、積層セラミック電子部品の平面寸法を増大さ
せることなく、カバーを取り付けることができる。ま
た、電子部品本体上に搭載される搭載部品のための実装
面積を狭くすることなく、カバーを取り付けることがで
きる。
【００７７】この発明に係る積層セラミック電子部品の
製造方法によれば、集合電子部品を分割して複数の電子
部品本体を取り出す工程を採用しながら、接合用ビアホ
ール導体を分割するように貫通孔を設け、この貫通孔を
通る分割線に沿って分割するようにしているので、分割
にあたり、接合用ビアホール導体が不所望に分割された
り剥がれたりすることがなく、常に適正な状態で接合用
電極を形成することができる。
製造方法によれば、集合電子部品を分割して複数の電子
部品本体を取り出す工程を採用しながら、接合用ビアホ
ール導体を分割するように貫通孔を設け、この貫通孔を
通る分割線に沿って分割するようにしているので、分割
にあたり、接合用ビアホール導体が不所望に分割された
り剥がれたりすることがなく、常に適正な状態で接合用
電極を形成することができる。
【００７８】また、上述のように接合用ビアホール導体
を分割して得られた接合用電極は、切欠きの内面に埋め
込まれた状態となっているので、その剥離に対する強度
が高く、したがって、カバーの電子部品本体に対する固
定状態の信頼性も高くすることができる。
を分割して得られた接合用電極は、切欠きの内面に埋め
込まれた状態となっているので、その剥離に対する強度
が高く、したがって、カバーの電子部品本体に対する固
定状態の信頼性も高くすることができる。
【００７９】この発明に係る積層セラミック電子部品に
おいて、カバーが金属からなるとき、脚部と接合用電極
とを接合するため、半田または導電性接着剤を用いるこ
とができる。
おいて、カバーが金属からなるとき、脚部と接合用電極
とを接合するため、半田または導電性接着剤を用いるこ
とができる。
【００８０】上述の場合、接合用電極が、電子部品本体
の内部に位置するグラウンド電極と電気的に接続されて
いると、積層セラミック電子部品が配線基板上に実装さ
れたとき、このようなグラウンド電極は配線基板側のグ
ラウンド電位と電気的に接続されることになるので、接
合用電極を介して、カバーも配線基板側のグラウンド電
位と電気的に接続されることになる。したがって、積層
セラミック電子部品全体としてのグラウンドを強化する
ことができ、積層セラミック電子部品の高周波特性を向
上させることができる。
の内部に位置するグラウンド電極と電気的に接続されて
いると、積層セラミック電子部品が配線基板上に実装さ
れたとき、このようなグラウンド電極は配線基板側のグ
ラウンド電位と電気的に接続されることになるので、接
合用電極を介して、カバーも配線基板側のグラウンド電
位と電気的に接続されることになる。したがって、積層
セラミック電子部品全体としてのグラウンドを強化する
ことができ、積層セラミック電子部品の高周波特性を向
上させることができる。
【図１】この発明の一実施形態による積層セラミック電
子部品３１を製造するために用意されるセラミックグリ
ーンシート３２を示す斜視図である。
子部品３１を製造するために用意されるセラミックグリ
ーンシート３２を示す斜視図である。
【図２】図１に示したセラミックグリーンシート３２に
接合用ビアホール導体３６等を形成した状態を示す斜視
図である。
接合用ビアホール導体３６等を形成した状態を示す斜視
図である。
【図３】図２に示したセラミックグリーンシート３２を
積層して得られた生の集合電子部品４２を示す斜視図で
ある。
積層して得られた生の集合電子部品４２を示す斜視図で
ある。
【図４】図３に示した生の集合電子部品４２に貫通孔４
５を設けた状態を示す斜視図である。
５を設けた状態を示す斜視図である。
【図５】図４に示した生の集合電子部品４２の一部を拡
大して示す平面図である。
大して示す平面図である。
【図６】図４に示した集合電子部品４２を分割して得ら
れた電子部品本体４８を第２の主面４４側から示す斜視
図である。
れた電子部品本体４８を第２の主面４４側から示す斜視
図である。
【図７】図６に示した電子部品本体４８を第１の主面４
３側から示す斜視図である。
３側から示す斜視図である。
【図８】図６および図７に示した電子部品本体４８にカ
バー５１を取り付けて得られた積層セラミック電子部品
３１を示す斜視図である。
バー５１を取り付けて得られた積層セラミック電子部品
３１を示す斜視図である。
【図９】図８に示した積層セラミック電子部品３１を示
す正面図である。
す正面図である。
【図１０】この発明の他の実施形態を説明するためのも
ので、集合電子部品４２における、接合用ビアホール導
体３６および貫通孔４５が設けられた部分を示す平面図
である。
ので、集合電子部品４２における、接合用ビアホール導
体３６および貫通孔４５が設けられた部分を示す平面図
である。
【図１１】この発明のさらに他の実施形態を説明するた
めのもので、図１０に相当する部分を示す平面図であ
る。
めのもので、図１０に相当する部分を示す平面図であ
る。
【図１２】この発明のさらに他の実施形態を説明するた
めのもので、図３に示した段階に相当する段階にある生
の集合電子部品４２の一部を示す平面図である。
めのもので、図３に示した段階に相当する段階にある生
の集合電子部品４２の一部を示す平面図である。
【図１３】図１２に示した生の集合電子部品４２に貫通
孔４５を設けた状態を示す平面図である。
孔４５を設けた状態を示す平面図である。
【図１４】この発明にとって興味ある従来の積層セラミ
ック電子部品１の実装状態を示す正面図である。
ック電子部品１の実装状態を示す正面図である。
【図１５】この発明にとって興味ある従来の他の積層セ
ラミック電子部品１１の実装状態を示す正面図である。
ラミック電子部品１１の実装状態を示す正面図である。
【図１６】図１５に示した積層セラミック電子部品１１
においてカバー２１の取付状態を説明するための図解的
断面図である。
においてカバー２１の取付状態を説明するための図解的
断面図である。
【図１７】この発明にとって興味ある従来技術を説明す
るためのもので、積層セラミック電子部品２５における
電極２９が形成された部分を示す斜視図である。
るためのもので、積層セラミック電子部品２５における
電極２９が形成された部分を示す斜視図である。
【符号の説明】
３１ 積層セラミック電子部品
３２ セラミックグリーンシート
３３ 分割線
３４，３５ 透孔
３６ 接合用ビアホール導体
３７ 内部回路用ビアホール導体
３８ 内部回路用導体膜
３９ 外部端子電極
４０ 接続ランド
４１ グラウンド電極
４２ 集合電子部品
４３ 第１の主面
４４ 第２の主面
４５ 貫通孔
４６ 接合用電極
４７ 搭載部品
４８ 電子部品本体
４９ 側面
５０ 切欠き
５１ カバー
５２ 脚部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西出 充良
京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内
Claims (10)
- 【請求項１】 複数のセラミック層を積層した構造を有
し、かつ互いに対向する第１および第２の主面とこれら
第１および第２の主面間を連結する側面とを有する、電
子部品本体を備え、 前記側面には、前記第１の主面から前記第２の主面にま
で延びる切欠きが設けられ、前記切欠きの内面の一部に
は、接合用ビアホール導体を分割して得られた接合用電
極が形成され、 前記第１の主面上には、搭載部品が実装され、 前記搭載部品を覆うように、器状のカバーがその開口を
前記電子部品本体側に向けた状態で配置され、前記カバ
ーには、前記切欠き内に位置される脚部が設けられ、前
記カバーは、前記脚部が前記接合用電極に接合されるこ
とによって、前記電子部品本体に固定され、 当該積層セラミック電子部品を配線基板に接続するため
の外部端子電極が前記第２の主面上に形成されている、
積層セラミック電子部品。 - 【請求項２】 前記カバーは金属からなり、前記脚部と
前記接合用電極とは半田または導電性接着剤によって接
合されている、請求項１に記載の積層セラミック電子部
品。 - 【請求項３】 前記接合用電極は、前記電子部品本体の
内部に位置するグラウンド電極と電気的に接続されてい
る、請求項２に記載の積層セラミック電子部品。 - 【請求項４】 複数のセラミック層を積層した構造を有
し、かつ互いに対向する第１および第２の主面を有し、
所定の分割線に沿って前記主面と直交する方向に分割す
ることによって、請求項１ないし３のいずれかに記載の
複数の積層セラミック電子部品に備える前記電子部品本
体を取り出せるようにされている、集合電子部品であっ
て、 前記分割線を跨がるように、前記接合用ビアホール導体
が設けられるとともに、前記接合用ビアホール導体を分
割するように、前記第１および第２の主面間を貫通する
貫通孔が設けられ、前記貫通孔によって分割された前記
接合用ビアホール導体の各分割部分をもって前記接合用
電極が与えられている、集合電子部品。 - 【請求項５】 請求項１ないし３のいずれかに記載の積
層セラミック電子部品の製造方法であって、 複数のセラミックグリーンシートを積層した構造を有
し、前記接合用電極となる前記接合用ビアホール導体が
設けられた、生の集合電子部品を作製する工程と、 生の前記集合電子部品の前記接合用ビアホール導体を分
割する位置に、生の前記集合電子部品の互いに対向する
第１および第２の主面間を貫通する貫通孔を形成するこ
とによって、前記接合用ビアホール導体を前記貫通孔の
内面の一部上に露出させる工程と、 生の前記集合電子部品を焼成する工程と、 前記集合電子部品を、前記貫通孔を通る分割線に沿って
分割し、それによって、前記貫通孔を分割して形成され
た切欠きの内面の一部に、前記接合用ビアホール導体を
分割して得られた前記接合用電極が形成された、複数の
前記電子部品本体を取り出す工程と、 前記電子部品本体の前記第１の主面上に、搭載部品を実
装する工程と、 前記搭載部品を覆うように、前記カバーをその開口が前
記電子部品本体側に向けられた状態で配置し、かつ、前
記脚部を前記切欠き内に位置させるとともに、前記脚部
を前記接合用電極に接合することによって、前記カバー
を前記電子部品本体に固定する工程と、 前記集合電子部品の前記第２の主面を与える前記セラミ
ックグリーンシートの一方主面上または前記集合電子部
品の前記第２の主面上に、前記外部端子電極を形成する
工程とを備える、積層セラミック電子部品の製造方法。 - 【請求項６】 前記生の集合電子部品を作製する工程
は、複数の前記セラミックグリーンシートを用意する工
程と、特定の前記セラミックグリーンシートに前記接合
用ビアホール導体を位置させるための透孔を設ける工程
と、前記透孔内に前記接合用ビアホール導体を形成する
工程と、特定の前記セラミックグリーンシート上に内部
回路用導体膜を形成する工程と、複数の前記セラミック
グリーンシートを積層する工程とを備える、請求項５に
記載の積層セラミック電子部品の製造方法。 - 【請求項７】 前記透孔内に接合用ビアホール導体を形
成する工程において、前記接合用ビアホール導体は、前
記透孔を充填するように形成される、請求項６に記載の
積層セラミック電子部品の製造方法。 - 【請求項８】 前記接合用ビアホール導体を位置させる
ための透孔を設ける工程において、内部回路用ビアホー
ル導体を位置させるための透孔を設ける工程が実施され
る、請求項６または７に記載の積層セラミック電子部品
の製造方法。 - 【請求項９】 前記搭載部品を実装する工程は、前記集
合電子部品の状態にある前記電子部品本体に対して実施
される、請求項５ないし８のいずれかに記載の積層セラ
ミック電子部品の製造方法。 - 【請求項１０】 前記カバーを電子部品本体に固定する
工程は、分割後の前記電子部品本体に対して実施され
る、請求項５ないし９のいずれかに記載の積層セラミッ
ク電子部品の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002244878A JP3888263B2 (ja) | 2001-10-05 | 2002-08-26 | 積層セラミック電子部品の製造方法 |
| DE10245688A DE10245688A1 (de) | 2001-10-05 | 2002-09-30 | Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils |
| CNB021470219A CN1258784C (zh) | 2001-10-05 | 2002-09-30 | 叠层陶瓷电子器件、集合电子器件和叠层陶瓷电子器件的制造方法 |
| US10/261,452 US6639311B2 (en) | 2001-10-05 | 2002-10-01 | Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component |
| US10/637,632 US6844220B2 (en) | 2001-10-05 | 2003-08-11 | Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-310386 | 2001-10-05 | ||
| JP2001310386 | 2001-10-05 | ||
| JP2002244878A JP3888263B2 (ja) | 2001-10-05 | 2002-08-26 | 積層セラミック電子部品の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006143573A Division JP2006253716A (ja) | 2001-10-05 | 2006-05-24 | 積層セラミック電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003178928A true JP2003178928A (ja) | 2003-06-27 |
| JP3888263B2 JP3888263B2 (ja) | 2007-02-28 |
Family
ID=26623782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002244878A Expired - Lifetime JP3888263B2 (ja) | 2001-10-05 | 2002-08-26 | 積層セラミック電子部品の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6639311B2 (ja) |
| JP (1) | JP3888263B2 (ja) |
| CN (1) | CN1258784C (ja) |
| DE (1) | DE10245688A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095927A (ja) * | 2005-09-28 | 2007-04-12 | Koa Corp | 配線基板およびその製造方法 |
| JP2007150330A (ja) * | 2006-12-26 | 2007-06-14 | Kyocera Corp | 電子部品及びその製造方法 |
| JP2007251200A (ja) * | 2007-05-23 | 2007-09-27 | Kyocera Corp | 電子部品およびこれを備えた電子機器 |
| US7362586B2 (en) | 2004-05-07 | 2008-04-22 | Murata Manufacturing Co., Ltd. | Electronic component with shielding case and method of manufacturing the same |
| WO2009110286A1 (ja) * | 2008-03-07 | 2009-09-11 | 株式会社村田製作所 | 電子部品およびその製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141248A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| FR2858167B1 (fr) * | 2003-07-25 | 2005-11-04 | Wavecom | Procede d'assemblage par montage en surface d'au moins un composant englobant un substrat, support et composant englobant correspondants |
| US7233216B2 (en) * | 2003-08-19 | 2007-06-19 | Murata Manufacturing Co., Ltd. | Line transition having a notch in the dielectric substrate adjacent the coupling line pattern |
| JP4957737B2 (ja) * | 2008-05-14 | 2012-06-20 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
| US8791783B2 (en) * | 2010-05-17 | 2014-07-29 | Taiyo Yuden Co., Ltd. | Electronic component to be embedded in substrate and component-embedded substrate |
| EP2609634B1 (en) * | 2010-08-24 | 2015-06-24 | Colorchip (Israel) Ltd. | Light source mount |
| USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
| USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
| USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
| USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
| USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
| USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
| CN103178039A (zh) * | 2013-01-30 | 2013-06-26 | 日月光半导体制造股份有限公司 | 半导体封装及其制造方法 |
| JP7083225B2 (ja) * | 2016-05-12 | 2022-06-10 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP2022191910A (ja) * | 2021-06-16 | 2022-12-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200365A (en) * | 1990-05-14 | 1993-04-06 | Vlsi Technology, Inc. | System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink |
| JPH05206314A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置 |
| JP3223708B2 (ja) | 1994-07-21 | 2001-10-29 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
| US5847930A (en) * | 1995-10-13 | 1998-12-08 | Hei, Inc. | Edge terminals for electronic circuit modules |
| JP3578366B2 (ja) | 1995-10-17 | 2004-10-20 | 株式会社ルネサステクノロジ | 混成集積回路装置 |
| JP2812358B2 (ja) * | 1996-03-18 | 1998-10-22 | 日本電気株式会社 | Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法 |
| US5864092A (en) * | 1996-05-16 | 1999-01-26 | Sawtek Inc. | Leadless ceramic chip carrier crosstalk suppression apparatus |
| DE19632200C2 (de) * | 1996-08-09 | 2002-09-05 | Bosch Gmbh Robert | Multichipmodul |
| JP2000031333A (ja) | 1998-07-10 | 2000-01-28 | Murata Mfg Co Ltd | 表面実装型セラミック基板 |
| US6760227B2 (en) * | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| US6528875B1 (en) * | 2001-04-20 | 2003-03-04 | Amkor Technology, Inc. | Vacuum sealed package for semiconductor chip |
-
2002
- 2002-08-26 JP JP2002244878A patent/JP3888263B2/ja not_active Expired - Lifetime
- 2002-09-30 DE DE10245688A patent/DE10245688A1/de not_active Withdrawn
- 2002-09-30 CN CNB021470219A patent/CN1258784C/zh not_active Expired - Lifetime
- 2002-10-01 US US10/261,452 patent/US6639311B2/en not_active Expired - Lifetime
-
2003
- 2003-08-11 US US10/637,632 patent/US6844220B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362586B2 (en) | 2004-05-07 | 2008-04-22 | Murata Manufacturing Co., Ltd. | Electronic component with shielding case and method of manufacturing the same |
| JP2007095927A (ja) * | 2005-09-28 | 2007-04-12 | Koa Corp | 配線基板およびその製造方法 |
| JP4703342B2 (ja) * | 2005-09-28 | 2011-06-15 | コーア株式会社 | 配線基板の製造方法 |
| JP2007150330A (ja) * | 2006-12-26 | 2007-06-14 | Kyocera Corp | 電子部品及びその製造方法 |
| JP4511513B2 (ja) * | 2006-12-26 | 2010-07-28 | 京セラ株式会社 | 電子部品及びその製造方法 |
| JP2007251200A (ja) * | 2007-05-23 | 2007-09-27 | Kyocera Corp | 電子部品およびこれを備えた電子機器 |
| JP4511573B2 (ja) * | 2007-05-23 | 2010-07-28 | 京セラ株式会社 | 電子部品およびこれを備えた電子機器 |
| WO2009110286A1 (ja) * | 2008-03-07 | 2009-09-11 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP4784689B2 (ja) * | 2008-03-07 | 2011-10-05 | 株式会社村田製作所 | 電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030067068A1 (en) | 2003-04-10 |
| US20040045655A1 (en) | 2004-03-11 |
| CN1411010A (zh) | 2003-04-16 |
| US6639311B2 (en) | 2003-10-28 |
| CN1258784C (zh) | 2006-06-07 |
| DE10245688A1 (de) | 2003-04-30 |
| JP3888263B2 (ja) | 2007-02-28 |
| US6844220B2 (en) | 2005-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3888263B2 (ja) | 積層セラミック電子部品の製造方法 | |
| US5644107A (en) | Method of manufacturing a multilayer electronic component | |
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP5101169B2 (ja) | 配線基板とその製造方法 | |
| JP2976049B2 (ja) | 積層電子部品 | |
| JP2616280B2 (ja) | 発振器及びその製造方法 | |
| US5635669A (en) | Multilayer electronic component | |
| JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP2004095607A (ja) | モジュール部品 | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP3257532B2 (ja) | 積層電子部品の製造方法およびその特性測定方法 | |
| JP3368645B2 (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
| JP2006253716A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2004056115A (ja) | 多層配線基板 | |
| JP3257531B2 (ja) | 積層電子部品 | |
| JPH08241827A (ja) | 積層電子部品及びその製造方法 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JP2886613B2 (ja) | 表面実装用多層プリント配線板 | |
| JPH06105835B2 (ja) | 高密度実装モジュールの製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JPH05160572A (ja) | 多層プリント配線板 | |
| JP2003347498A (ja) | 電子部品装置及びその製造方法 | |
| JP2001053189A (ja) | 配線基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3888263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |