JPH06105835B2 - 高密度実装モジュールの製造方法 - Google Patents
高密度実装モジュールの製造方法Info
- Publication number
- JPH06105835B2 JPH06105835B2 JP1149971A JP14997189A JPH06105835B2 JP H06105835 B2 JPH06105835 B2 JP H06105835B2 JP 1149971 A JP1149971 A JP 1149971A JP 14997189 A JP14997189 A JP 14997189A JP H06105835 B2 JPH06105835 B2 JP H06105835B2
- Authority
- JP
- Japan
- Prior art keywords
- chip capacitor
- ceramic chip
- solder
- mounting
- fitting hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は複数枚の配線パターンとセラミックチップコン
デンサを内蔵した多層構成の高密度実装モジュールの製
造方法に関する。
デンサを内蔵した多層構成の高密度実装モジュールの製
造方法に関する。
（従来の技術とその課題） 例えば、配線パターンを有する樹脂基板を数枚積層し、
その積層基板中にセラミックチップコンデンサを内蔵
し、平面化することにより小型化を目的とした通信機器
用の高密度実装モジュールがある。
その積層基板中にセラミックチップコンデンサを内蔵
し、平面化することにより小型化を目的とした通信機器
用の高密度実装モジュールがある。
従来の、この種の装置は、セラミックチップコンデンサ
を内蔵する場合配線パターンの一部の部品取付ランドを
予じめ半田クリームなどを印刷し、セラミックチップコ
ンデンサを半田接合し、更にビアホールを有する回路基
板を、その上層部として取付け、同様の方法を繰返し乍
ら積層化を進める。上層側基板は取付けるチップコンデ
ンサの衝合部分に嵌合孔などを設け、また基板相互の回
路接合には半田バンプ法などを使用する。この取付けた
セラミックチップコンデンサの容量値の変化や耐熱衝撃
性の低下を生じる欠点があった。第４図は従来の実施例
の説明図でセラミックチップコンデンサを内蔵した積層
基板の拡大断面図である。
を内蔵する場合配線パターンの一部の部品取付ランドを
予じめ半田クリームなどを印刷し、セラミックチップコ
ンデンサを半田接合し、更にビアホールを有する回路基
板を、その上層部として取付け、同様の方法を繰返し乍
ら積層化を進める。上層側基板は取付けるチップコンデ
ンサの衝合部分に嵌合孔などを設け、また基板相互の回
路接合には半田バンプ法などを使用する。この取付けた
セラミックチップコンデンサの容量値の変化や耐熱衝撃
性の低下を生じる欠点があった。第４図は従来の実施例
の説明図でセラミックチップコンデンサを内蔵した積層
基板の拡大断面図である。
第４図に示すように、その構造はセラミックチップコン
デンサ５を取付け、数枚の基板を積層化した際、その間
の熱的繰返しは数回に及びセラミックチップコンデンサ
５の取付け用外部電極７を構成している銀厚膜材料が使
用する半田材料８の錫成分との相互拡散現象を発生し、
電極の破損を生じ、セラミックチップコンデンサ５の内
部電極６の相互間が不連続となり容量値が変化する。ま
た、熱的衝撃を加えた場合セラミックチップコンデンサ
５の取付け用外部電極７が剥離を生じ易い不具合を生じ
ていた。
デンサ５を取付け、数枚の基板を積層化した際、その間
の熱的繰返しは数回に及びセラミックチップコンデンサ
５の取付け用外部電極７を構成している銀厚膜材料が使
用する半田材料８の錫成分との相互拡散現象を発生し、
電極の破損を生じ、セラミックチップコンデンサ５の内
部電極６の相互間が不連続となり容量値が変化する。ま
た、熱的衝撃を加えた場合セラミックチップコンデンサ
５の取付け用外部電極７が剥離を生じ易い不具合を生じ
ていた。
（課題を解決するための手段） 本発明は、これらの欠点を解決するために、セラミック
チップコンデンサの取付ランドを有する基板に前記セラ
ミックチップコンデンサの嵌合のための嵌合孔を穿つ工
程と、前記取付ランド面に前記嵌合孔を覆って粘着性の
仮固定膜を張り付ける工程と、前記セラミックチップコ
ンデンサを前記嵌合孔に嵌合して前記仮固定膜に貼り付
ける工程と、前記嵌合孔にエポキシ樹脂を充填する工程
と、前記仮固定膜を除去する工程と、前記取付ランドと
前記セラミックチップコンデンサとを半田により固定す
る工程とを有することを特徴とし、その目的は取付電極
面の接合領域を内部電極から分離し、また、使用する半
田量を僅少とすることにより半田拡散に伴う電極の破損
をなくし容量値の変化のない熱的衝撃に対しても優れた
高密度実装モジュールの提供にある。
チップコンデンサの取付ランドを有する基板に前記セラ
ミックチップコンデンサの嵌合のための嵌合孔を穿つ工
程と、前記取付ランド面に前記嵌合孔を覆って粘着性の
仮固定膜を張り付ける工程と、前記セラミックチップコ
ンデンサを前記嵌合孔に嵌合して前記仮固定膜に貼り付
ける工程と、前記嵌合孔にエポキシ樹脂を充填する工程
と、前記仮固定膜を除去する工程と、前記取付ランドと
前記セラミックチップコンデンサとを半田により固定す
る工程とを有することを特徴とし、その目的は取付電極
面の接合領域を内部電極から分離し、また、使用する半
田量を僅少とすることにより半田拡散に伴う電極の破損
をなくし容量値の変化のない熱的衝撃に対しても優れた
高密度実装モジュールの提供にある。
（実施例） 第１図、第２図は本発明の実施例の工程説明図、第３図
は本発明の実施例の説明図でセラミックチップコンデン
サを内蔵した積層基板の要部拡大断面図である。図にお
いて、１は耐熱性エポキシ樹脂から成る第１層基板、２
は第２層基板、３は第１層基板の銅箔などにより構成し
た部品取付ランド、４は第２層基板を取付けた際、セラ
ミックチップコンデンサの衝合部分を基板小型化にする
ため切削加工をした嵌合孔、５は高誘電体材料からなる
セラミックチップコンデンサ、６は白金厚膜などから成
る内部電極、７は内部電極６と接する面へ銀厚膜を介
し、ニッケル層さらに半田層からなる取付用外部電極、
８は銀、錫、鉛の成分からなる接合用半田、９はセラミ
ックチップコンデンサ５を嵌合孔４中へ固定するための
充填樹脂である。嵌合孔４を有し、部品取付ランド３を
有する第１層基板１の取付面１′へ、予じめ部品の固定
化のために、例えば、シリコン樹脂系の粘着層を有する
ポリエステルフィルムなどをベースとした粘着テープの
仮固定膜10を張り付ける。その後嵌合孔４へセラミック
チップコンデンサ５を挿入し、仮固定膜10へ貼り付けて
固定しエポキシ充填樹脂９を注入し固化する。その後、
仮固定膜10を剥離することにより取付面１′は基板の部
品取付ランド３およびセラミックチップコンデンサ５の
取付用外部電極７の一面のみを表面に有する第２図の構
成を得る。斯る平面状の取付面１′へ半田接合を必要と
する部分のみへ半田クリームを印刷して昇温し、セラミ
ックチップコンデンサ５を回路パターンと半田接合をす
る。斯る構成ではセラミックチップコンデンサ５の半田
接合面は取付け電極の一面のみであり、また、誘電体の
内部電極６の端部露出面と半田接合することがない。半
田付けのための半田量は同一平面上での固定状態のため
僅少量で回路形成のための接合を得ることが出来る。こ
の結果チップコンデンサ取付電極面を構成する銀厚膜
と、半田に含まれる錫との比率を僅少値に抑えることが
出来るため昇温の際に発生する拡散に伴う取付電極の破
損を回避することが出来る。
は本発明の実施例の説明図でセラミックチップコンデン
サを内蔵した積層基板の要部拡大断面図である。図にお
いて、１は耐熱性エポキシ樹脂から成る第１層基板、２
は第２層基板、３は第１層基板の銅箔などにより構成し
た部品取付ランド、４は第２層基板を取付けた際、セラ
ミックチップコンデンサの衝合部分を基板小型化にする
ため切削加工をした嵌合孔、５は高誘電体材料からなる
セラミックチップコンデンサ、６は白金厚膜などから成
る内部電極、７は内部電極６と接する面へ銀厚膜を介
し、ニッケル層さらに半田層からなる取付用外部電極、
８は銀、錫、鉛の成分からなる接合用半田、９はセラミ
ックチップコンデンサ５を嵌合孔４中へ固定するための
充填樹脂である。嵌合孔４を有し、部品取付ランド３を
有する第１層基板１の取付面１′へ、予じめ部品の固定
化のために、例えば、シリコン樹脂系の粘着層を有する
ポリエステルフィルムなどをベースとした粘着テープの
仮固定膜10を張り付ける。その後嵌合孔４へセラミック
チップコンデンサ５を挿入し、仮固定膜10へ貼り付けて
固定しエポキシ充填樹脂９を注入し固化する。その後、
仮固定膜10を剥離することにより取付面１′は基板の部
品取付ランド３およびセラミックチップコンデンサ５の
取付用外部電極７の一面のみを表面に有する第２図の構
成を得る。斯る平面状の取付面１′へ半田接合を必要と
する部分のみへ半田クリームを印刷して昇温し、セラミ
ックチップコンデンサ５を回路パターンと半田接合をす
る。斯る構成ではセラミックチップコンデンサ５の半田
接合面は取付け電極の一面のみであり、また、誘電体の
内部電極６の端部露出面と半田接合することがない。半
田付けのための半田量は同一平面上での固定状態のため
僅少量で回路形成のための接合を得ることが出来る。こ
の結果チップコンデンサ取付電極面を構成する銀厚膜
と、半田に含まれる錫との比率を僅少値に抑えることが
出来るため昇温の際に発生する拡散に伴う取付電極の破
損を回避することが出来る。
更につけ加えて説明すると、例えば、外形寸法が2.0mm
×1.2mmで高さが0.6mmのセラミックチップコンデンサ
を、従来の寸法で平面へ取付けた場合、底面、側面、端
面の夫々が半田との濡れフィレットを形成するため取付
電極面積当りに要求する半田量は約12mg/mm2を要する
が、本発明の予じめセラミックチップコンデンサを樹脂
中に埋め込み取付けた場合2.4mg/mm2で、ほぼ1/5の値と
なり拡散量を抑制することが出来る。更に半田印刷を施
してからチップを搭載する方法と比較して、半田溶融時
の半田ボールの発生がない。この現象は半田クリーム上
に部品が搭載されている場合、クリーム中のフラックス
成分が昇温に伴い部品下面にて突沸を生じ、この際半田
が飛散すること、またフラックス成分としてのアビエチ
ン酸などの雰囲気が不均質となり酸化物の分解機能が低
下するためと考えられる。
×1.2mmで高さが0.6mmのセラミックチップコンデンサ
を、従来の寸法で平面へ取付けた場合、底面、側面、端
面の夫々が半田との濡れフィレットを形成するため取付
電極面積当りに要求する半田量は約12mg/mm2を要する
が、本発明の予じめセラミックチップコンデンサを樹脂
中に埋め込み取付けた場合2.4mg/mm2で、ほぼ1/5の値と
なり拡散量を抑制することが出来る。更に半田印刷を施
してからチップを搭載する方法と比較して、半田溶融時
の半田ボールの発生がない。この現象は半田クリーム上
に部品が搭載されている場合、クリーム中のフラックス
成分が昇温に伴い部品下面にて突沸を生じ、この際半田
が飛散すること、またフラックス成分としてのアビエチ
ン酸などの雰囲気が不均質となり酸化物の分解機能が低
下するためと考えられる。
（発明の効果） 以上説明したように多層配線パターンを有する基板に嵌
合孔を設け、予め仮固定膜を張り付け取付ランド面と同
一平面上にセラミックチップコンデンサを挿入し樹脂を
充填して固定してから半田クリームを印刷し、昇温を加
え半田付けするから、使用する半田量を僅少量に抑制す
ることにより、積層化のための熱履歴の繰返しを加えて
もセラミックチップコンデンサの電極の破損に伴う容量
変化のない、また熱衝撃に対しても強固な多層高密度モ
ジュールを提供出来る利点がある。
合孔を設け、予め仮固定膜を張り付け取付ランド面と同
一平面上にセラミックチップコンデンサを挿入し樹脂を
充填して固定してから半田クリームを印刷し、昇温を加
え半田付けするから、使用する半田量を僅少量に抑制す
ることにより、積層化のための熱履歴の繰返しを加えて
もセラミックチップコンデンサの電極の破損に伴う容量
変化のない、また熱衝撃に対しても強固な多層高密度モ
ジュールを提供出来る利点がある。
第１図、第２図は本発明の実施例の工程説明図、第３図
は本発明の実施例の積層基板の要部拡大断面図、第４図
は従来の実施例図で、積層基板の拡大説明図である。 １……第１層基板、２……第２層基板、３……部品取付
ランド、４……嵌合孔、５……セラミックチップコンデ
ンサ、６……内部電極、７……取付用外部電極、８……
接合用半田、９……充填樹脂層、10……仮固定膜。
は本発明の実施例の積層基板の要部拡大断面図、第４図
は従来の実施例図で、積層基板の拡大説明図である。 １……第１層基板、２……第２層基板、３……部品取付
ランド、４……嵌合孔、５……セラミックチップコンデ
ンサ、６……内部電極、７……取付用外部電極、８……
接合用半田、９……充填樹脂層、10……仮固定膜。
Claims (1)
- 【請求項１】配線パターンを有する基板にセラミックチ
ップコンデンサを搭載して多層構成とする高密度モジュ
ールの製造方法において、前記セラミックチップコンデ
ンサの取付ランドを有する前記基板に前記セラミックチ
ップコンデンサの嵌合のための嵌合孔を穿つ工程と、前
記取付ランド面に前記嵌合孔を覆って粘着性の仮固定膜
を張り付ける工程と、前記セラミックチップコンデンサ
を前記嵌合孔に嵌合して前記仮固定膜に貼り付ける工程
と、前記嵌合孔にエポキシ樹脂を充填する工程と、前記
仮固定膜を除去する工程と、前記取付ランドと前記セラ
ミックチップコンデンサとを半田により固定する工程と
を有する高密度モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149971A JPH06105835B2 (ja) | 1989-06-13 | 1989-06-13 | 高密度実装モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149971A JPH06105835B2 (ja) | 1989-06-13 | 1989-06-13 | 高密度実装モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0314292A JPH0314292A (ja) | 1991-01-22 |
| JPH06105835B2 true JPH06105835B2 (ja) | 1994-12-21 |
Family
ID=15486628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149971A Expired - Fee Related JPH06105835B2 (ja) | 1989-06-13 | 1989-06-13 | 高密度実装モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105835B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4885366B2 (ja) * | 2000-01-31 | 2012-02-29 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP2002237683A (ja) * | 2001-02-08 | 2002-08-23 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP4714510B2 (ja) * | 2005-06-15 | 2011-06-29 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647696A (en) * | 1987-06-30 | 1989-01-11 | Japan Radio Co Ltd | High density package hybrid integrated circuit |
-
1989
- 1989-06-13 JP JP1149971A patent/JPH06105835B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314292A (ja) | 1991-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JP2003178928A (ja) | 積層セラミック電子部品、集合電子部品および積層セラミック電子部品の製造方法 | |
| JPH0888470A (ja) | 電子部品実装用セラミック多層基板及びその製造方法 | |
| CA2412030C (en) | Perimeter anchored thick film pad | |
| JP3198661B2 (ja) | 誘電体共振器装置およびその実装構造 | |
| JP2005026573A (ja) | 部品内蔵モジュールの製造方法 | |
| JPH06105835B2 (ja) | 高密度実装モジュールの製造方法 | |
| JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JPH07335992A (ja) | 配線基板と配線基板の製造方法 | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPH10313170A (ja) | 配線基板 | |
| JP2001111221A (ja) | ビアを有するセラミックグリーンシート及びそれを含むセラミック多層配線基板の製造方法 | |
| JPH11345734A (ja) | 積層セラミックコンデンサ | |
| JPH0734511B2 (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JPH0237097B2 (ja) | ||
| JPH0821648B2 (ja) | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JP2516606Y2 (ja) | 表面実装型電子部品 | |
| JPH0458189B2 (ja) | ||
| JP2004055958A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
| JP2006005112A (ja) | 半導体装置およびこれに用いる回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |