JP4957737B2 - セラミック電子部品およびその製造方法ならびに集合部品 - Google Patents

Description

この発明は、セラミック電子部品およびその製造方法ならびに集合部品に関するもので、特に、主面上に外部端子電極のような外部導体が形成されたもので、集合部品を所定のブレイクラインに沿ってブレイクすることによって得られる、セラミック電子部品およびその製造方法、ならびに、分割することにより複数のセラミック電子部品を取り出すことができる集合部品に関するものである。

近年、携帯電話やパーソナルコンピュータなどの電子機器には、積層セラミックコンデンサに代表される積層セラミック電子部品が多数使用されている。一般的に、積層セラミック電子部品は、直方体形状のセラミック素体と、セラミック素体の外表面に形成された１対の外部端子電極とを有する。外部端子電極は、浸漬法によりセラミック素体端部に導電性ペーストを塗布して焼き付けることにより形成されることが多く、この場合、各外部端子電極はセラミック素体の１つの端面を中心に計５面にまたがって形成される。

ところで、近年、電子部品の実装形態の多様化や、用途特化型電子部品の需要増大などの背景から、セラミック電子部品の外部端子電極の形状や配置についても多様化が進んでおり、たとえば、セラミック素体の１面上あるいは対向する２面上に外部端子電極が形成されるタイプのものも提案されている（たとえば、特許文献１および２参照）。

このように、セラミック素体の１面上または対向する２面上に外部端子電極が形成される場合、外部端子電極を浸漬法以外の方法により形成することが可能となる。たとえば、複数のセラミック電子部品のための複数のセラミック素体を構成する集合部品の主面上に外部端子電極用導電性ペースト膜を印刷し、焼き付けた後、集合部品を分割して個々のセラミック電子部品のためのセラミック素体を取り出す、といった方法を採用することができる（たとえば、特許文献３、特に段落［０００３］参照）。

ここで、分割される集合部品は、焼結した硬いセラミックをもって構成されるため、ダイサーのような切断手段で分割すると、各セラミック電子部品のセラミック素体に割れや欠けが発生するおそれがある。この問題を解決するため、上記特許文献３では、未焼成の集合部品を板状の切断刃によって押し切ることが提案されているが、この方法では、切断後の生チップ同士がくっつきやすいという問題がある。

そこで考えられる方法として、セラミック多層基板などの製造にあたってよく用いられているブレイク法が挙げられる。ブレイク法では、未焼成の集合部品にブレイク溝を形成し、焼成後に、ブレイク溝に沿って集合部品を分割するため、上記のようなダイサーや板状切断刃を使用する際の問題は生じない。また、めっき工程や測定工程を集合部品の状態で行なえるため、生産効率にも優れている。

ブレイク法としては様々なものが提案されているが、中でも、特許文献４に開示されたブレイク法は興味深い。特許文献４に記載の技術によれば、不連続な直線状のブレイク溝を形成することにより、作業工程を進めるにあたっての取り扱いに際して、集合部品が不所望にも割れてしまうことを防止することができる。

一方、近年、多層配線基板の小型化を図るために、セラミック電子部品を多層配線基板内部に埋め込むことが提案されている。たとえば特許文献５には、基板内部にセラミック電子部品を埋め込む際に、たとえば、セラミック電子部品の主面に形成された外部端子電極が上になるようにして、セラミック電子部品をコア基板内部に収納し、コア基板とセラミック電子部品とを被覆するように絶縁層を形成し、レーザー光により絶縁層を貫通して外部端子電極表面に到達するビアホールを形成し、ビアホールに導電体を充填して配線回路と外部端子電極とを電気的に接続する、といった工程を備える、積層用モジュールの製造方法が記載されている。

上記埋め込みにおいては、レーザー光照射について高い精度が求められる。誤ってレーザー光がセラミック素体に当たってしまうと、セラミック電子部品の特性が損なわれるおそれがあるためである。

このため、埋め込まれるセラミック電子部品の外部端子電極はなるべく面積が広いことが好ましく、たとえば、特許文献１および２に示されたタイプの積層セラミック電子部品については、図１７に示すように、必要なギャップ１だけを残して、外部端子電極２および３の各面積をなるべく広く取るように設計する必要がある。

ところが、上記のようにギャップ寸法が狭い複数の外部端子電極が形成されたセラミック電子部品を、不連続なミシン目のようなブレイク溝が形成された所定のブレイクラインに沿ってブレイクする、ブレイク法を用いて作製しようとする場合、「ブレイク不良」が起こりやすいことがわかった。この「ブレイク不良」とは、ブレイクされることによって現れたセラミック素体の側面における、ギャップ部分に沿う部分が、きれいにブレイクされず、側面に突起（ブレイクされた相手側には窪み）が発生したり、ギャップ部分を起点としてセラミック素体に割れや欠けが発生したりするというものである。

特許文献４に記載されたように、ブレイクを誘導するための不連続な同サイズの凹部を等ピッチで形成すると、狭いギャップ部分にブレイク誘導用の凹部が形成されず、ギャップ部分を挟んで２つのブレイク誘導用凹部が配置されやすい。この場合、主面の大半を占める外部端子電極形成部においては、ブレイク誘導用凹部間に引っ張り応力を集中させやすいが、他方、面積が狭く、かつ外部端子電極形成部より少し低い位置にあるギャップ部分においては、引っ張り応力を集中させにくい。このため、ギャップ部分を起点として、「ブレイク不良」が発生しやすくなるものと推測される。

特開２００６-２１６６２２号公報 特開２００６-３３９３３７号公報 特開平９-２６０１８７号公報 特開２００３-２７３２７２号公報 特開２００５-０６４４４６号公報

そこで、この発明の目的は、上述した問題を解決し得る、セラミック電子部品およびその製造方法、ならびに、分割することにより複数のセラミック電子部品を取り出すことができる集合部品を提供しようとすることである。

この発明は、互いに対向する第１および第２の主面ならびに第１および第２の主面間を結ぶ第１ないし第４の側面を有する、セラミック素体と、セラミック素体の少なくとも第１の主面上に形成された外部導体とを有する、セラミック電子部品にまず向けられる。

このようなセラミック電子部品において、少なくとも第１の側面には、第１および第２の主面間を結ぶ方向に延び、かつ少なくとも第１の主面にまで達するように形成された複数の凹溝が形成される。なお、これら凹溝は、集合部品においてブレイクを誘導するために所定のブレイクラインに沿って設けられたブレイク誘導穴の半分に相当するものである。

第１の主面における第１の側面に接する第１の稜部には、外部導体の端縁が位置している少なくとも２つの第１の領域と、隣り合う２つの第１の領域間に位置し、かつ外部導体の端縁が位置していない少なくとも１つの第２の領域とが形成される。

この発明の第１の局面では、上記複数の凹溝は、第２の領域には至らないようにして、第１の領域において所定のピッチで形成された複数の第１の凹溝と、第２の領域のみに、あるいは、第２の領域から第１の領域に部分的に至るようにして、所定のピッチで形成された複数の第２の凹溝とを含み、第１の凹溝同士のピッチをＰ_１、第２の凹溝同士のピッチをＰ_２としたとき、
Ｐ_１＞Ｐ_２
を満足することを特徴としている。

この第１の局面において、隣り合う第２の凹溝は、互いに重なり合っていても、互いに独立していてもよい。

この発明の第２の局面では、上記複数の凹溝は、第２の領域には至らないようにして、第１の領域に形成された複数の第１の凹溝と、第２の領域に形成された少なくとも１つの第２の凹溝とを含み、第１の凹溝の第１の稜部に沿った長さをＤ_１、第２の凹溝の第１の稜部に沿った長さをＤ_２としたとき、
Ｄ_１＜Ｄ_２
を満足することを特徴としている。

この発明の好ましい実施態様では、外部導体は、第１の領域に端縁を位置させている第１の外部導体と、第２の領域に端縁を位置させている第２の外部導体とを含み、第１の外部導体と第２の外部導体とは、第１の主面上において互いに独立して形成されている。

上記の実施態様において、この発明に係るセラミック電子部品が、積層された複数の誘電体層と、誘電体層を介して互いに対向するように設けられた第１および第２の内部電極とを備える、積層セラミックコンデンサを構成するものであるとき、第１の外部導体は第１の内部電極と電気的に接続され、第２の外部導体は第２の内部電極と電気的に接続される。

上記のように、セラミック電子部品が積層セラミックコンデンサを構成するとき、誘電体層ならびに第１および第２の内部電極は、第１の主面に対して垂直方向に延びていても、第１の主面に対して平行方向に延びていてもよい。後者の場合、第１の外部導体は第１のビア導体を介して第１の内部電極と電気的に接続され、第２の外部導体は第２のビア導体を介して第２の内部電極と電気的に接続される。

この発明に係るセラミック電子部品において、凹溝は、第１および第２の主面の双方にまで達するように形成されていても、第１の主面にまでのみ達するように形成されていてもよい。

また、隣り合う第１の凹溝と第２の凹溝との間のピッチは、第１の凹溝同士のピッチ以下であることが好ましい。

この発明は、外部導体が第２の主面上にも形成されているセラミック電子部品にも適用される。

この発明に係るセラミック電子部品において、第１の主面における第１の側面に対向する第２の側面に接する第２の稜部についても、第１の稜部と同様の構成を有することが好ましい。

この発明に係るセラミック電子部品が配線基板に埋め込まれて使用され、レーザー光を用いて外部導体に到達するビアホール導体が配線基板に形成される場合には、外部導体は、その少なくとも表面がＣｕから構成されることが好ましい。

この発明は、また、上述のようなセラミック電子部品を製造する方法にも向けられる。

この発明に係るセラミック電子部品の製造方法は、互いに対向する第１および第２の主面を有し、外部導体が少なくとも第１の主面上に形成されるとともに、複数のブレイク誘導穴が第１および第２の主面間を結ぶ方向に延びるように形成され、各ブレイク誘導穴は、少なくとも第１の主面上にその開口端を位置させており、複数のブレイク誘導穴は、所定のブレイクラインに沿って分布するように配列されている、集合部品を準備する工程と、ブレイクラインに沿って、集合部品を分割することにより、複数のセラミック電子部品を取り出す工程とを備えている。

なお、上述のブレイク誘導穴は、少なくとも第１の主面上にその開口端を位置させていればよく、したがって、第１および第２の主面の双方上に開口端を位置させながら集合部品を厚み方向に貫通する貫通部をもって形成されても、第１の主面上にのみ開口端を位置させながら集合部品を厚み方向に貫通しない凹部をもって形成されてもよい。

上記集合部品は、これを第１の主面側から見たとき、ブレイクライン上において、外部導体と交差する第１の領域と、外部導体と交差しない第２の領域とを有している。

前述した第１の局面に係るセラミック電子部品を製造しようとする場合には、上述の複数のブレイク誘導穴は、第２の領域に至らないようにして、第１の領域に形成される複数の第１のブレイク誘導穴と、第２の領域のみに、あるいは、第２の領域から第１の領域に部分的に至るようにして、所定のピッチで形成された複数の第２のブレイク誘導穴とを含み、第１のブレイク誘導穴同士のピッチは、第２のブレイク誘導穴同士のピッチよりも広くされることを特徴としている。

他方、前述した第２の局面に係るセラミック電子部品を製造しようとする場合には、上述の複数のブレイク誘導穴は、第２の領域には至らないようにして、第１の領域に形成された複数の第１のブレイク誘導穴と、第２の領域に形成された少なくとも１つの第２のブレイク誘導穴とを含み、第２のブレイク誘導穴のブレイクラインに沿った長さは、第１のブレイク誘導穴のブレイクラインに沿った長さよりも長くされることを特徴としている。

この発明は、さらに、上述したセラミック電子部品の製造方法において有利に用いられる集合部品、より具体的には、所定のブレイクラインに沿って分割することにより、複数のセラミック電子部品を取り出すことができる集合部品にも向けられる。

この発明に係る集合部品は、互いに対向する第１および第２の主面を有する。外部導体が少なくとも第１の主面上に形成されるとともに、複数のブレイク誘導穴が第１および第２の主面間を結ぶ方向に延びるように形成される。各ブレイク誘導穴は、少なくとも第１の主面上にその開口端を位置させている。また、複数のブレイク誘導穴は、ブレイクラインに沿って分布するように配列されている。

上記集合部品は、これを第１の主面側から見たとき、ブレイクライン上において、外部導体と交差する第１の領域と、外部導体と交差しない第２の領域とを有している。

前述した第１の局面に係るセラミック電子部品を取り出すための集合部品にあっては、複数のブレイク誘導穴は、第２の領域に至らないようにして、第１の領域に形成される複数の第１のブレイク誘導穴と、第２の領域のみに、あるいは、第２の領域から第１の領域に部分的に至るようにして、所定のピッチで形成された複数の第２のブレイク誘導穴とを含み、第１のブレイク誘導穴同士のピッチは、第２のブレイク誘導穴同士のピッチよりも広くされていることを特徴としている。

他方、前述した第２の局面に係るセラミック電子部品を取り出すための集合部品にあっては、複数のブレイク誘導穴は、第２の領域には至らないようにして、第１の領域に形成された複数の第１のブレイク誘導穴と、第２の領域に形成された少なくとも１つの第２のブレイク誘導穴とを含み、第２のブレイク誘導穴のブレイクラインに沿った長さは、第１のブレイク誘導穴のブレイクラインに沿った長さよりも長くされていることを特徴としている。

この発明によれば、たとえばギャップ寸法が狭い複数の外部端子電極が主面上に形成されたセラミック電子部品のように、セラミック素体の主面における一方の側面に接する稜部に、外部導体の端縁が位置している少なくとも２つの第１の領域と、隣り合う２つの第１の領域間に位置し、かつ外部導体の端縁が位置していない少なくとも１つの第２の領域とが形成されたセラミック電子部品を得るため、集合部品を複数のブレイク誘導穴が配列された所定のブレイクラインに沿ってブレイクするとき、円滑なブレイクが可能となり、セラミック素体の側面に突起や窪みが生じたり、セラミック素体に割れや欠けが生じたりするといった「ブレイク不良」が起こりにくくなる。

したがって、セラミック電子部品の主面に形成された外部導体がたとえば上になるようにして、セラミック電子部品を配線基板内部に収納した状態で、レーザー光により配線基板の一部を貫通して外部導体表面に到達するビアホールを形成し、ビアホールに導電体を充填することによって配線回路と外部導体とを電気的に接続する、といった工程を実施するにあたり、レーザー光照射について高い精度が要求されないようにするため、埋め込まれるセラミック電子部品の外部導体の面積を広くしても、このような電子部品を得るための集合部品のブレイクを円滑にかつ良好に行なうことができるようになる。

この発明の第１の実施形態によるセラミック電子部品としての積層セラミックコンデンサ１１を示す平面図である。 図１に示した積層セラミックコンデンサ１１の正面図である。 図１に示した積層セラミックコンデンサ１１のＬＴ断面図であり、（ａ）は第１の内部電極３１が通る断面を示し、（ｂ）は第２の内部電極３２が通る断面を示している。 図１に示した積層セラミックコンデンサ１１のＷＴ断面図である。 図１の一部を拡大して示す図である。 図１に示した積層セラミックコンデンサ１１を製造するために作製される集合部品４１の第１の主面４２上に、外部端子電極用導電性ペースト膜４３を形成した状態を示す平面図である。 図６に示した集合部品４１に、複数のブレイク誘導穴４８〜５０を形成した状態を示す拡大平面図である。 この発明の第２の実施形態を説明するための図５に対応する図である。 この発明の第３の実施形態を説明するための図５に対応する図である。 この発明の第４の実施形態を説明するための図５に対応する図である。 この発明の第５の実施形態を説明するための図２に対応する図である。 この発明の第６の実施形態を説明するための図３に対応する図であり、（ａ）は第１の内部電極３１が通る断面を示し、（ｂ）は第２の内部電極３２が通る断面を示している。 この発明の第７の実施形態を説明するためのもので、積層セラミックコンデンサ１１ｆのＬＴ断面図である。 図１３に示した積層セラミックコンデンサ１１ｆのＬＷ断面図であり、（ａ）は第１の内部電極３１が通る断面を示し、（ｂ）は第２の内部電極３２が通る断面を示している。 この発明の第８の実施形態を説明するための図１に対応する図である。 実験例において作製した比較例に係る積層セラミックコンデンサを示す図５に対応する図である。 外部端子電極２および３の面積をなるべく広くする設計を施した従来のセラミック電子部品を示す平面図である。

図１ないし図４は、この発明の第１の実施形態によるセラミック電子部品としての積層セラミックコンデンサ１１を示すものである。ここで、図１は平面図、図２は正面図、図３および図４は断面図である。なお、図１および図２において、Ｌ、ＷおよびＴは、それぞれ、長さ方向、幅方向および厚み方向を表し、図３はＬＴ断面図であり、図４はＷＴ断面図である。また、図３において、（ａ）と（ｂ）とは互いに異なる断面を示している。

図１および図２に示すように、積層セラミックコンデンサ１１は、互いに対向する第１および第２の主面１２および１３と、第１および第２の主面１２および１３間を結ぶ第１ないし第４の側面１４ないし１７を有する、セラミック素体としてのコンデンサ本体１８を有する。

また、コンデンサ本体１８の第１の主面１２上には、外部導体としての第１および第２の外部端子電極１９および２０がギャップ２１を介して互いに独立して形成され、第２の主面１３上にも、同様にして、第１および第２の外部端子電極１９および２０が形成されている。第１および第２の外部端子電極１９および２０は、ともに、下地層２２と、下地層２２の上に形成されためっき膜２３とを含む。

また、コンデンサ本体１８の第１および第２の側面１４および１５には、複数の凹溝２４および２５が形成されている。凹溝２４および２５は、第１および第２の主面１２および１３間を結ぶ方向に延び、かつ第１および第２の主面１２および１３の双方にまで達するように形成されている。コンデンサ本体１８の第３および第４の側面１６および１７にも、凹溝２６が形成されている。

また、第１の主面１２における第１の側面１４に接する第１の稜部２７には、第１または第２の外部端子電極１９または２０の端縁が位置している２つの第１の領域２８と、隣り合う２つの第１の領域２８間に位置し、かつ第１および第２の外部端子電極１９および２０のいずれの端縁もが位置していない１つの第２の領域２９とが形成される。

図３および図４に示すように、積層セラミックコンデンサ１１は、積層された複数の誘電体層３０と、誘電体層３０を介して互いに対向するように設けられた複数組の第１および第２の内部電極３１および３２とを備えている。この実施形態では、誘電体層３０ならびに第１および第２の内部電極３１および３２は、第１の主面１２に対して、すなわち実装面に対して、垂直方向に延びている。第１および第２の内部電極３１および３２は、それぞれ、容量部３３および３４と引出し部３５および３６とを有し、それぞれ、第１および第２の外部端子電極１９および２０と電気的に接続されている。

図５は、図１の一部を拡大して示す図である。図５によく示されているように、前述の複数の凹溝２４および２５は、複数の第１の凹溝２４と複数の第２の凹溝２５とに分類される。

第１の凹溝２４は、第２の領域２９には至らないようにして、第１の領域２８に形成されている。第１の凹溝２４は、第１の稜部２７に沿った長さがＤ_１である半円形状を有し、複数の第１の凹溝２４が、ピッチＰ_１をもって互いに等ピッチに配置されている。ここで言うピッチとは、隣り合う凹溝２４の各々の、第１の稜部２７に沿った中点を結んだ距離を意味する。なお、第１の凹溝２４の形状は、図示したような半円形状に限らず、三角形、四角形、長円等の形状であってもよい。

第２の凹溝２５は、第２の領域２９に形成されている。特に、この実施形態では、第２の凹溝２５は、第２の領域２９からこれに隣接する第１の領域２８に部分的に至るようにして、第２の領域２９の全域にわたって形成されている。第２の凹溝２５は、第１の稜部２７に沿った長さがＤ_２であり、３つの半円状のかつ同面積の凹溝２５がピッチＰ_２をもって互いに重なり合いながら連なって配置されている。なお、このように複数の凹溝が互いに重なり合いながら連なって１つの凹溝になっているものも、便宜上、複数の凹溝とみなす。第２の凹溝２５の形状は、図示したような半円形状に限らず、三角形、四角形、長円等の形状であってもよい。

第１の凹溝２４同士のピッチをＰ_１、第２の凹溝２５同士のピッチをＰ_２としたとき、Ｐ_１＞Ｐ_２という関係を満足する。第１および第２の凹溝２４および２５は、後述する製造プロセスにおけるブレイク工程が終わった後のブレイク誘導穴４８および４９（図７参照）の半分に相当するが、このように第１および第２の外部端子電極１９および２０間のギャップ２１部分に相当する第２の領域２９において、ブレイク誘導穴のピッチを短くすることにより、円滑なブレイクが可能となり、確実に構造欠陥を抑えることができる。

なお、隣り合う第１の凹溝２４と第２の凹溝２５との間のピッチＰ_３については、Ｐ_１≧Ｐ_３の関係にあることが好ましい。このようにすることにより、第２の凹溝２５付近にブレイク誘導穴が集中することになるため、より円滑なブレイクが可能となる。

その他、寸法に関する好ましい条件は以下のとおりである。

第１の凹溝２４の長さＤ_１は、８０〜１２０μｍであることが好ましい。

複数の互いに重なり合いながら連なった第２の凹溝２５の長さＤ_２は、１６０〜２４０μｍであることが好ましい。

第１の凹溝２４のピッチＰ_１は、１５０〜２５０μｍであることが好ましい。

複数の互いに重なり合いながら連なった第２の凹溝２５のピッチＰ_２は、４０〜６０μｍであることが好ましい。

隣り合う第１の凹溝２４と第２の凹溝２５との間のピッチＰ_３は、１５０〜２５０μｍであることが好ましい。

コンデンサ本体１８の第３の側面１６に形成された凹溝２６および第４の側面１７に形成された凹溝２６は、それぞれ、等ピッチで配置されていることが好ましい。

第２の領域２９の長さに相当するギャップ２１の寸法Ｇは、１４０〜１６０μｍであることが好ましい。

Ｄ_１＜Ｇであることが好ましい。

Ｄ_２≧Ｇであることが好ましい。

この実施形態においては、第１の主面１２における第１の側面１４に対向する第２の側面１５に接する第２の稜部３７についても、第１の稜部２７と同様に、第１および第２の領域２８および２９が存在し、第１および第２の凹溝２４および２５が、第１の稜部２７の場合と同様の関係を満足している。ただし、この発明は、第２の領域が存在する各稜部について適用され得るものであり、少なくとも１つの稜部において上記のような関係を満足すればよい。

また、第１および第２の外部端子電極１９および２０、第１の凹溝２４、第２の凹溝２５、および凹溝２６の配置に関しては、第１の主面１２と第２の主面１３とで同様の配置となっている。

コンデンサ本体１８の厚みは、０．３〜１．５ｍｍであることが好ましい。

コンデンサ本体１８に備える誘電体層３０を構成する誘電体セラミックとしては、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とするものを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。誘電体層３０の各厚みは１〜１０μｍであることが好ましい。

内部電極３１および３２を構成する導電成分としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの金属を用いることができる。内部電極３１および３２の各厚みは１〜１０μｍであることが好ましい。

外部端子電極１９および２０の下地層２２を構成する導電成分としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの金属を用いることができる。下地層２２は、焼結金属からなる厚膜導体を用いて形成されたり、直接めっきを施すことにより形成されたりする。下地層２２には、ガラスが含まれていても、誘電体層３０を構成するセラミックと同種のセラミックが含まれていてもよい。下地層２２の厚みは５〜４０μｍであることが好ましい。

外部端子電極１９および２０のめっき膜２３を構成する金属としては、たとえば、Ｎｉ、Ｃｕ、Ｓｎ、Ｓｎ−Ｐｂ合金、Ａｕなどを用いることができる。めっき膜２３は複数層形成されていてもよい。めっき膜２３の１層あたりの厚みは、１〜１０μｍであることが好ましい。また、下地層２２とめっき膜２３との間に、図示しないが、応力緩和用の樹脂層が形成されていてもよい。

この発明に係るセラミック電子部品を配線基板に埋め込んで使用する場合、外部導体の少なくとも表面は、Ｃｕから構成されることが好ましい。たとえば、この実施形態に係る積層セラミックコンデンサ１１を配線基板に埋め込んで使用する場合、外部端子電極１９および２０の最外層を構成するめっき膜２３は、Ｃｕめっきで形成されることが好ましい。前述した特許文献５に記載のとおり、埋め込み時には、レーザー光により配線基板の絶縁層を貫通して外部端子電極表面に到達するビアホールを形成するが、Ｃｕめっきはレーザー（特にＣＯ_２レーザー）光を反射しやすいため、レーザー光による部品へのダメージを抑制することができる。

次に、積層セラミックコンデンサ１１の製造プロセスの一例について説明する。

（１）セラミックグリーンシート、内部電極用導電性ペースト、および外部端子電極用導電性ペーストを準備する。セラミックグリーンシートや各種導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。

（２）セラミックグリーンシート上に、たとえば、スクリーン印刷などにより所定のパターンで内部電極用導電性ペーストを印刷し、内部電極用導電性ペースト膜を形成する。

（３）内部電極用導電性ペースト膜が印刷されたセラミックグリーンシートを所定枚数積層し、その上下に内部電極用導電性ペースト膜が印刷されていない外層用セラミックグリーンシートを所定枚数積層し、生の集合部品を作製する。生の集合部品は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。

（４）図６に示すように、生の集合部品４１の第１の主面４２上に、スクリーン印刷などにより所定のパターンで外部端子電極用導電性ペーストを印刷し、外部端子電極用導電性ペースト膜４３を形成する。集合部品４１は、これを破線で示したブレイクライン４４および４５に沿ってブレイクすることにより、複数の積層セラミックコンデンサ１１を取り出すことができるものである。集合部品４１は、第１の主面４２側から見たとき、ブレイクライン４４上において、外部端子電極用導電性ペースト膜４３と交差する第１の領域４６と、外部端子電極用導電性ペースト膜４３と交差しない第２の領域４７とを有している。

生の集合部品４１の第１の主面４２とは逆の第２の主面上にも、同様にして、外部端子電極用導電性ペースト膜を形成する。

（５）図７に拡大図で示すように、集合部品４１に、複数のブレイク誘導穴４８〜５０を形成する。ブレイク誘導穴４８〜５０は、第１の主面４２と第２の主面との間を結ぶ方向に延びるように形成され、この実施形態では、第１の主面４２と第２の主面との間で貫通していて、第１の主面４２および第２の主面上にその開口端を位置させている。複数のブレイク誘導穴４８〜５０は、ブレイクライン４４および５５に沿って分布するように配列されている。複数のブレイク誘導穴４８〜５０は、いわゆるミシン目のような状態のものをも含む。

また、この実施形態においては、集合部品４１全体で見たときに、取り出されるべき積層セラミックコンデンサ１１のコンデンサ本体１８の第１および第２の側面１４および１５と平行な方向に沿って、複数のブレイク誘導穴４８および４９は不等ピッチとなるように配置されている。すなわち、ブレイク誘導穴４８同士は等ピッチであり、かつブレイク誘導穴４９同士は等ピッチであるけれども、ブレイク誘導穴４９同士のピッチがブレイク穴４８同士のピッチに比べて狭くなっている。一方、コンデンサ本体１８の第３および第４の側面１６および１７と平行な方向に沿って、複数のブレイク誘導穴５０は等ピッチとなるように配置されている。

また、ブレイク誘導穴４８〜５０はいずれも同じ直径で構成されることが好ましい。

ブレイク誘導穴４８〜５０を形成する手段としては、レーザーやＮＣパンチなどを用いることができる。

図７において、複数のブレイク誘導穴４８および４９が分布する方向で見たとき、外部端子電極用導電性ペースト膜４３が印刷されている部分は、図６に示した第１の領域４６であり、これは、最終的に積層セラミックコンデンサ１１における第１の領域２８となる部分であり、この部分には複数の第１のブレイク誘導穴４８が形成されている。

図７において、同じく複数のブレイク誘導穴４８および４９が分布する方向で見たとき、外部端子電極用導電性ペースト膜４３が印刷されていない部分は、図６に示した第２の領域４７であり、これは、最終的に積層セラミックコンデンサ１１における第２の領域２９となる部分であり、この部分には複数の第２のブレイク誘導穴４９が形成されている。

たとえば、図５に示した第２の凹溝２５を形成するためには、照射ピッチを狭めてレーザー照射を繰り返して第２のブレイク誘導穴４９を形成すればよい。また、後述する図１０に示すような第２の凹溝２５を形成するためには、レーザー光を照射したまま所定距離レーザー光を移動させて第２のブレイク誘導穴４９を形成すればよい。

ピンポイントにギャップ部分に１つのブレイク誘導穴を形成するためには、たとえば、都度、ギャップ部分をセンシングしてブレイク誘導穴を形成する必要があるなど、ブレイク誘導穴の形成のための工程時間が長くなってしまう。しかし、上記のように複数の狭ピッチのブレイク誘導穴や長いブレイク誘導穴を形成する場合、多少位置ずれを起こしても、ギャップ部分に確実にブレイク誘導穴を配置することが可能であり、ブレイク誘導穴形成のための工程時間を短縮することができる。

（６）生の集合部品４１を焼成する。焼成温度は、セラミックグリーンシート、内部電極用導電性ペーストおよび外部端子電極用導電性ペーストの各材料にもよるが、たとえば９００〜１３００℃であることが好ましい。これにより、セラミックグリーンシートに含まれるセラミックおよび内部電極用導電性ペーストが焼結してコンデンサ本体１８が得られると同時に、外部端子電極用導電性ペーストも焼結して、外部端子電極１９および２０の下地層２２がコンデンサ本体１８上に形成される。

（７）集合部品４１の状態でめっきを施し、外部端子電極１９および２０の下地層２２上にめっき膜２３を形成する。

なお、この発明は電解めっきを用いる局面で特に意義を有する。なぜなら、集合部品４１において、取り出されるべき各積層セラミックコンデンサ１１の第１および第２の外部端子電極１９および２０は、ブレイク誘導穴４８〜５０を除いた部分においてそれぞれ連結されており、集合部品４１の周縁部に配置される積層セラミックコンデンサ１１の第１および第２の外部端子電極１９および２０に電解めっきの給電端子を接続するだけで、各外部端子電極に給電を行なうことができるためである。

（８）集合部品４１の状態で、取り出されるべき複数の積層セラミックコンデンサ１１の特性をそれぞれ測定する。

（９）集合部品４１をブレイクライン４４および４５に沿って分割し、複数の積層セラミックコンデンサ１１を取り出す。

なお、外部端子電極１９および２０の下地層２２は、上記のように、コンデンサ本体１８を得るための焼成と同時に焼成することにより形成されても、あるいは、コンデンサ本体１８を得るための焼成の後、ブレイク前に、導電性ペーストを塗布して焼き付けることにより形成されてもよい。

図８は、この発明の第２の実施形態を説明するための図５に対応する図である。図８において、図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図８に示す積層セラミックコンデンサ１１ａでは、第２の凹溝２５の形成態様が図５に示すものとは異なっている。すなわち、この積層セラミックコンデンサ１１ａでは、複数の第２の凹溝２５は、第２の領域２９のみに、互いに独立した状態で形成されている。

この実施形態の場合も、Ｐ_１＞Ｐ_２を満足することにより、円滑なブレイクが可能となり、構造欠陥を抑えることができる。

図９は、この発明の第３の実施形態を説明するための図５に対応する図である。図９において、図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図９に示す積層セラミックコンデンサ１１ｂでも、第２の凹溝２５の形成態様に特徴がある。すなわち、この積層セラミックコンデンサ１１ｂでは、複数の第２の凹溝２５は、図５に示したものと同様、第２の領域２９から第１の領域２８に部分的に至るようにして形成されているが、図５に示したものとは異なり、互いに独立した状態で形成されている。

この実施形態の場合も、Ｐ_１＞Ｐ_２を満足することにより、円滑なブレイクが可能となり、構造欠陥を抑えることができる。

図１０は、この発明の第４の実施形態を説明するための図５に対応する図である。図１０において、図５に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１０に示す積層セラミックコンデンサ１１ｃでは、第２の凹溝２５は、複数の凹溝が互いに重なり合って連なったものではなく、１つの独立した凹溝であり、第１の凹溝２４の第１の稜部２７に沿った長さをＤ_１、第２の凹溝２５の第１の稜部２７に沿った長さをＤ_２、としたとき、Ｄ_１＜Ｄ_２を満足する。

このような条件を満足する積層セラミックコンデンサ１１ｃを得るための集合部品にあっては、ブレイク誘導穴として、外部端子電極１９および２０間のギャップ２１部分に相当する第２の領域２９に対応する領域には至らないようにして、第１の領域２８に対応する領域に形成された複数の第１のブレイク誘導穴と、第２の領域２９に対応する領域に形成された第２のブレイク誘導穴とが形成されるが、第２のブレイク誘導穴のブレイクラインに沿った長さ（Ｄ_２に相当）を、第１のブレイク誘導穴のブレイクラインに沿った長さ（Ｄ_１に相当）よりも長くすることが行なわれる。

したがって、この実施形態によっても、円滑なブレイクが可能となり、構造欠陥を抑えることができる。

なお、この実施形態においても、第１の実施形態の場合と同様、第１の凹溝２４の長さＤ_１は、８０〜１２０μｍであること、第２の凹溝２５の長さＤ_２は、１６０〜２４０μｍであること、第１の凹溝２４のピッチＰ_１は、１５０〜２５０μｍであること、隣り合う第１の凹溝２４と第２の凹溝２５との間のピッチＰ_３は、１５０〜２５０μｍであること、第２の領域２９の長さに相当するギャップ２１の寸法Ｇは、１４０〜１６０μｍであること、Ｄ_１＜Ｇであること、およびＤ_２≧Ｇであることが好ましい。

図１１は、この発明の第５の実施形態を説明するための図２に対応する図である。図１１において、図２に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１１に示した積層セラミックコンデンサ１１ｄでは、第１および第２の凹溝２４および２５が、第１の主面１２にまでのみ達するように形成され、第２の主面１３にまで達しないように形成されていることを特徴としている。

このような構成を有する積層セラミックコンデンサ１１ｄを得るための集合部品にあっては、第１および第２のブレイク誘導穴が第２の主面にまで達しないように形成される。たとえば、貫通したブレイク誘導穴を多数形成した場合、ブレイクは容易になる反面、製造過程のハンドリング時に、集合部品が意図せずに割れてしまうといった問題がある。これに対して、ブレイク誘導穴を半貫通状態で形成することにより、ハンドリング時において、集合部品が不所望に割れてしまうことを抑制することができる。

また、図１１に示すように、第１および第２の凹溝２４および２５は、断面がテーパを有する形状であってもよい。たとえば、レーザー光により第１および第２の凹溝２４および２５となるべきブレイク誘導穴を形成した場合、レーザー光のエネルギーの減衰により、入射位置から遠ざかるに連れて、レーザー光の力が弱くなる。その結果、ブレイク誘導穴がテーパ形状を有するものとなる。なお、半貫通のブレイク誘導穴の場合に限らず、図２に示したような全貫通の凹溝２４および２５となるべきブレイク誘導穴の場合でも、テーパ形状にすることができる。

図１２は、この発明の第６の実施形態を説明するための図３に対応する図である。図１２において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１２に示した積層セラミックコンデンサ１１ｅでは、第１および第２の外部端子電極１９および２０が第１の主面１２上にのみ形成されている。このようなタイプの積層セラミックコンデンサ１１ｅであっても、この発明は有効に機能し得る。

図１３および図１４は、この発明の第７の実施形態を説明するためのもので、図１３は、図３と同様、ＬＴ断面図であり、図１４は、ＬＷ断面図である。また、図１４において、（ａ）と（ｂ）とは互いに異なる断面を示している。図１３および図１４において、図３等に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１３および図１４に示した積層セラミックコンデンサ１１ｆでは、誘電体層３０ならびに第１および第２の内部電極３１および３２が、第１の主面１２に対して、すなわち実装面に対して、平行方向に延びていて、第１の外部端子電極１９は第１のビア導体５１を介して第１の内部電極３１と電気的に接続され、第２の外部端子電極２０は第２のビア導体５２を介して第２の内部電極３２と電気的に接続されている。

このようなタイプの積層セラミックコンデンサ１１ｆであっても、この発明は有効に機能し得る。

以上、この発明を積層セラミックコンデンサに関連して説明したが、この発明は、積層セラミックコンデンサ以外のセラミック電子部品にも適用することができる。

図１５は、この発明の第８の実施形態を説明するための図１に対応する図である。図１５において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１５に示されるセラミック電子部品５５は、積層セラミックコンデンサを構成するものとは限らない。このセラミック電子部品５５は、前述のコンデンサ本体１８に対応するセラミック素体５６を備えるが、セラミック素体５６の第１の主面５７上に形成される外部導体５８は、第１および第２の導体部５９および６０とこれら第１および第２の導体部５９および６０を互いに連結する連結部６１とを有している。連結部６１は比較的細幅とされ、その結果、第１の主面５７における第１の側面６２側および第１の側面６２に対向する第２の側面６３側に、それぞれ、第１および第２の切欠き６４および６５が形成される。

この実施形態においても、第１の主面５７における第１の側面６２に接する第１の稜部６６には、外部導体５８の端縁が位置している少なくとも２つの第１の領域２８と、隣り合う２つの第１の領域２８間に位置し、かつ外部導体５８の端縁が位置していない少なくとも１つの第２の領域２９とが形成される。そして、第１の領域２８には、第１の凹溝２４が形成され、第２の領域２９には、第２の凹溝２５が形成される。

以下に、この発明による効果を確認するために実施した実験例について説明する。

前述した製造プロセスに基づいて、実施例および比較例に係る試料としての積層セラミックコンデンサを作製した。試料となる積層セラミックコンデンサの設計は、実施例および比較例ともに、以下の表１のとおりである。

上記のような積層セラミックコンデンサを得るため、実施例および比較例の各々に係る集合部品を作製した。これら集合部品を得るための焼成にあたっては、トップ温度を１２００℃としながら、焼成炉において２５時間維持し、焼成雰囲気を還元性雰囲気とする焼成条件を適用した。各集合部品は、３６個の積層セラミックコンデンサを取り出すことができるものとした。

上記の集合部品をブレイクして取り出される積層セラミックコンデンサに形成される凹溝等の各部の寸法については、実施例では図５に図示した各部の寸法表示で表し、比較例では図１６に図示した各部の寸法表示で表すと、以下の表２に示すとおりとなるようにした。

得られた実施例および比較例の各々に係る積層セラミックコンデンサの外観を顕微鏡で検査した。その結果、実施例では、得られた積層セラミックコンデンサのうち、ブレイク不良が発生したものはなかった。一方、比較例では、得られた積層セラミックコンデンサ３６個中、３個においてブレイク不良が確認された。

１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ 積層セラミックコンデンサ
１２，４２，５７ 第１の主面
１３ 第２の主面
１４，６２ 第１の側面
１５，６３ 第２の側面
１８ コンデンサ本体
１９，２０ 外部端子電極
２１ ギャップ
２４ 第１の凹溝
２５ 第２の凹溝
２７，６６ 第１の稜部
２８，４６ 第１の領域
２９，４７ 第２の領域
３０ 誘電体層
３１ 第１の内部電極
３２ 第２の内部電極
３７ 第２の稜部
４１ 集合部品
４３ 外部端子電極用導電性ペースト膜
４８ 第１のブレイク誘導穴
４９ 第２のブレイク誘導穴
５１，５２ ビア導体
５５ セラミック電子部品
５６ セラミック素体
５８ 外部導体

Claims (18)

1. 互いに対向する第１および第２の主面ならびに前記第１および第２の主面間を結ぶ第１ないし第４の側面を有する、セラミック素体と、
   前記セラミック素体の少なくとも前記第１の主面上に形成された外部導体と
   を有し、
   少なくとも前記第１の側面には、前記第１および第２の主面間を結ぶ方向に延び、かつ少なくとも前記第１の主面にまで達するように形成された複数の凹溝が形成され、
   前記第１の主面における前記第１の側面に接する第１の稜部には、
   前記外部導体の端縁が位置している少なくとも２つの第１の領域と、
   隣り合う２つの前記第１の領域間に位置し、かつ前記外部導体の端縁が位置していない少なくとも１つの第２の領域と
   が形成され、
   前記複数の凹溝は、
   前記第２の領域には至らないようにして、前記第１の領域において所定のピッチで形成された複数の第１の凹溝と、
   前記第２の領域のみに、あるいは、前記第２の領域から前記第１の領域に部分的に至るようにして、所定のピッチで形成された複数の第２の凹溝と
   を含み、
   前記第１の凹溝同士のピッチをＰ_１、前記第２の凹溝同士のピッチをＰ_２としたとき、
   Ｐ_１＞Ｐ_２
   を満足することを特徴とする、セラミック電子部品。
2. 隣り合う前記第２の凹溝は互いに重なり合っている、請求項１に記載のセラミック電子部品。
3. 隣り合う前記第２の凹溝は互いに独立している、請求項１に記載のセラミック電子部品。
4. 互いに対向する第１および第２の主面ならびに前記第１および第２の主面間を結ぶ第１ないし第４の側面を有する、セラミック素体と、
   前記セラミック素体の少なくとも前記第１の主面上に形成された外部導体と
   を有し、
   少なくとも前記第１の側面には、前記第１および第２の主面間を結ぶ方向に延び、かつ少なくとも前記第１の主面にまで達するように形成された複数の凹溝が形成され、
   前記第１の主面における前記第１の側面に接する第１の稜部には、
   前記外部導体の端縁が位置している少なくとも２つの第１の領域と、
   隣り合う２つの前記第１の領域間に位置し、かつ前記外部導体の端縁が位置していない少なくとも１つの第２の領域と
   が形成され、
   前記複数の凹溝は、
   前記第２の領域には至らないようにして、前記第１の領域に形成された複数の第１の凹溝と、
   前記第２の領域に形成された少なくとも１つの第２の凹溝と
   を含み、
   前記第１の凹溝の前記第１の稜部に沿った長さをＤ_１、前記第２の凹溝の前記第１の稜部に沿った長さをＤ_２としたとき、
   Ｄ_１＜Ｄ_２
   を満足することを特徴とする、セラミック電子部品。
5. 前記外部導体は、前記第１の領域に前記端縁を位置させている第１の外部導体と、前記第２の領域に前記端縁を位置させている第２の外部導体とを含み、前記第１の外部導体と前記第２の外部導体とは、前記第１の主面上において互いに独立して形成されている、請求項１ないし４のいずれかに記載のセラミック電子部品。
6. 当該セラミック電子部品は、積層された複数の誘電体層と、前記誘電体層を介して互いに対向するように設けられた第１および第２の内部電極とを備える、積層セラミックコンデンサを構成するものであり、前記第１の外部導体は前記第１の内部電極と電気的に接続され、前記第２の外部導体は前記第２の内部電極と電気的に接続されている、請求項５に記載のセラミック電子部品。
7. 前記誘電体層ならびに前記第１および第２の内部電極は、前記第１の主面に対して垂直方向に延びている、請求項６に記載のセラミック電子部品。
8. 前記誘電体層ならびに前記第１および第２の内部電極は、前記第１の主面に対して平行方向に延びていて、前記第１の外部導体は第１のビア導体を介して前記第１の内部電極と電気的に接続され、前記第２の外部導体は第２のビア導体を介して前記第２の内部電極と電気的に接続されている、請求項６に記載のセラミック電子部品。
9. 前記凹溝は、前記第１および第２の主面の双方にまで達するように形成されている、請求項１ないし８のいずれかに記載のセラミック電子部品。
10. 前記凹溝は、前記第１の主面にまでのみ達するように形成されている、請求項１ないし８のいずれかに記載のセラミック電子部品。
11. 隣り合う前記第１の凹溝と前記第２の凹溝との間のピッチは、前記第１の凹溝同士のピッチ以下である、請求項１ないし１０のいずれかに記載のセラミック電子部品。
12. 前記外部導体は、前記第２の主面上にも形成されている、請求項１ないし１１のいずれかに記載のセラミック電子部品。
13. 前記第１の主面における前記第１の側面に対向する前記第２の側面に接する第２の稜部についても、前記第１の稜部と同様の構成を有する、請求項１ないし１２のいずれかに記載のセラミック電子部品。
14. 前記外部導体は、その少なくとも表面がＣｕから構成される、請求項１ないし１３のいずれかに記載のセラミック電子部品。
15. 互いに対向する第１および第２の主面を有し、外部導体が少なくとも前記第１の主面上に形成されるとともに、複数のブレイク誘導穴が前記第１および第２の主面間を結ぶ方向に延びるように形成され、各前記ブレイク誘導穴は、少なくとも前記第１の主面上にその開口端を位置させており、複数の前記ブレイク誘導穴は、所定のブレイクラインに沿って分布するように配列されている、集合部品を準備する工程と、
    前記ブレイクラインに沿って、前記集合部品を分割することにより、複数のセラミック電子部品を取り出す工程と
    を備える、セラミック電子部品の製造方法であって、
    前記集合部品は、これを前記第１の主面側から見たとき、前記ブレイクライン上において、前記外部導体と交差する第１の領域と、前記外部導体と交差しない第２の領域とを有し、
    前記複数のブレイク誘導穴は、
    前記第２の領域に至らないようにして、前記第１の領域に形成される複数の第１のブレイク誘導穴と、
    前記第２の領域のみに、あるいは、前記第２の領域から前記第１の領域に部分的に至るようにして、所定のピッチで形成された複数の第２のブレイク誘導穴と
    を含み、
    前記第１のブレイク誘導穴同士のピッチは、前記第２のブレイク誘導穴同士のピッチよりも広くされることを特徴とする、セラミック電子部品の製造方法。
16. 互いに対向する第１および第２の主面を有し、外部導体が少なくとも前記第１の主面上に形成されるとともに、複数のブレイク誘導穴が前記第１および第２の主面間を結ぶ方向に延びるように形成され、各前記ブレイク誘導穴は、少なくとも前記第１の主面上にその開口端を位置させており、複数の前記ブレイク誘導穴は、所定のブレイクラインに沿って分布するように配列されている、集合部品を準備する工程と、
    前記ブレイクラインに沿って、前記集合部品を分割することにより、複数のセラミック電子部品を取り出す工程と
    を備える、セラミック電子部品の製造方法であって、
    前記集合部品は、これを前記第１の主面側から見たとき、前記ブレイクライン上において、前記外部導体と交差する第１の領域と、前記外部導体と交差しない第２の領域とを有し、
    前記複数のブレイク誘導穴は、
    前記第２の領域には至らないようにして、前記第１の領域に形成された複数の第１のブレイク誘導穴と、
    前記第２の領域に形成された少なくとも１つの第２のブレイク誘導穴と
    を含み、
    前記第２のブレイク誘導穴の前記ブレイクラインに沿った長さは、前記第１のブレイク誘導穴の前記ブレイクラインに沿った長さよりも長くされることを特徴とする、セラミック電子部品の製造方法。
17. 所定のブレイクラインに沿って分割することにより、複数のセラミック電子部品を取り出すことができる集合部品であって、
    互いに対向する第１および第２の主面を有し、外部導体が少なくとも前記第１の主面上に形成されるとともに、複数のブレイク誘導穴が前記第１および第２の主面間を結ぶ方向に延びるように形成され、各前記ブレイク誘導穴は、少なくとも前記第１の主面上にその開口端を位置させており、複数の前記ブレイク誘導穴は、前記ブレイクラインに沿って分布するように配列されていて、
    当該集合部品は、これを前記第１の主面側から見たとき、前記ブレイクライン上において、前記外部導体と交差する第１の領域と、前記外部導体と交差しない第２の領域とを有し、
    前記複数のブレイク誘導穴は、
    前記第２の領域に至らないようにして、前記第１の領域に形成される複数の第１のブレイク誘導穴と、
    前記第２の領域のみに、あるいは、前記第２の領域から前記第１の領域に部分的に至るようにして、所定のピッチで形成された複数の第２のブレイク誘導穴と
    を含み、
    前記第１のブレイク誘導穴同士のピッチは、前記第２のブレイク誘導穴同士のピッチよりも広くされていることを特徴とする、集合部品。
18. 所定のブレイクラインに沿って分割することにより、複数のセラミック電子部品を取り出すことができる集合部品であって、
    互いに対向する第１および第２の主面を有し、外部導体が少なくとも前記第１の主面上に形成されるとともに、複数のブレイク誘導穴が前記第１および第２の主面間を結ぶ方向に延びるように形成され、各前記ブレイク誘導穴は、少なくとも前記第１の主面上にその開口端を位置させており、複数の前記ブレイク誘導穴は、前記ブレイクラインに沿って分布するように配列されていて、
    当該集合部品は、これを前記第１の主面側から見たとき、前記ブレイクライン上において、前記外部導体と交差する第１の領域と、前記外部導体と交差しない第２の領域とを有し、
    前記複数のブレイク誘導穴は、
    前記第２の領域には至らないようにして、前記第１の領域に形成された複数の第１のブレイク誘導穴と、
    前記第２の領域に形成された少なくとも１つの第２のブレイク誘導穴と
    を含み、
    前記第２のブレイク誘導穴の前記ブレイクラインに沿った長さは、前記第１のブレイク誘導穴の前記ブレイクラインに沿った長さよりも長くされていることを特徴とする、集合部品。

Images