JP4784689B2 - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP4784689B2 JP4784689B2 JP2009523501A JP2009523501A JP4784689B2 JP 4784689 B2 JP4784689 B2 JP 4784689B2 JP 2009523501 A JP2009523501 A JP 2009523501A JP 2009523501 A JP2009523501 A JP 2009523501A JP 4784689 B2 JP4784689 B2 JP 4784689B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- hole
- hole conductor
- insulating material
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004020 conductor Substances 0.000 claims description 117
- 239000000919 ceramic Substances 0.000 claims description 81
- 238000004080 punching Methods 0.000 claims description 36
- 239000011810 insulating material Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 238000010304 firing Methods 0.000 claims description 12
- 238000005245 sintering Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 2
- 238000007665 sagging Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 14
- 229910010293 ceramic material Inorganic materials 0.000 description 13
- 239000010410 layer Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004381 surface treatment Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000012508 resin bead Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000012756 surface treatment agent Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
2,3 主面
4 側面
5 電子部品本体
6 溝
7 開口面
8 凹部
9 端子電極
10,45 露出面
11 第1のセラミック層
12 第2のセラミック層
13 面内導体
14 層間接続導体
15,16 外部導体膜
17〜19 搭載部品
23 被覆部
31 集合電子部品
32 分割線
33 集合部品本体
34 生の集合部品本体
35 成形体
36 第1のセラミックグリーンシート
37 第2のセラミックグリーンシート
38 ビアホール導体
41 小径部
42 大径部
43 貫通孔
44 打ち抜き方向
46 予備孔
試料1は、図1ないし図12を参照して説明した第1の実施形態に基づいて作製されたものである。
試料2は、図15ないし図19を参照して説明した第3の実施形態に基づいて作製されたものである。
試料3は、この発明の範囲外の比較例となるもので、予備孔46を形成せずに、貫通孔43を形成したことを除いて、試料2と同様の方法により作製した。
試料4は、第2のセラミックグリーンシート37を積層せずに、第1のセラミックグリーンシート36のみを積層したことを除いて、試料1と同様の方法により作製した。
試料5は、第2のセラミックグリーンシート37を積層せずに、第1のセラミックグリーンシート36のみを積層したことを除いて、試料2と同様の方法で作製した。
試料6は、この発明の範囲外の比較例となるもので、第2のセラミックグリーンシート37を積層せずに、第1のセラミックグリーンシート36のみを積層したことを除いて、試料3と同様の方法により作製した。
上記のようにして作製された試料1〜6に係る電子部品を、厚み1.0mmのプリント配線基板上に、はんだペーストを用いてリフロー実装し、プリント配線基板に対向する外部導体膜16および端子電極9にはんだを付与して接合部を形成した。
Claims (13)
- 絶縁性材料をもって主要部が構成され、互いに対向する第1および第2の主面と前記第1および第2の主面間を連結する側面とを有し、前記側面には、前記第1および第2の主面間を貫通する溝が形成され、前記溝内には、当該溝の内面と同一面上に開口面を有する凹部が前記第1および第2の主面の少なくとも一方にまで届きかつ前記溝の長さ方向に沿って延びるように形成された、電子部品本体と、
前記凹部に導電性材料が充填されることによって形成されかつ前記開口面に沿って延びる露出面を有する、端子電極と
を備え、
前記端子電極の前記露出面の、前記溝の長さ方向に沿って延びる側縁部の少なくとも一部が、前記絶縁性材料からなる被覆部によって覆われていることを特徴とする、電子部品。 - 前記絶縁性材料はセラミックであり、前記被覆部は前記セラミックのだれによって形成されたものである、請求項1に記載の電子部品。
- 前記端子電極の、前記被覆部によって覆われている部分には、前記導電性材料が前記溝の長さ方向に沿って複数箇所に分布している、請求項1に記載の電子部品。
- 前記電子部品本体は、積層構造を有し、かつ内部に内部回路要素を備える、請求項1に記載の電子部品。
- 前記第1および第2の主面の少なくとも一方上に実装される搭載部品をさらに備える、請求項1に記載の電子部品。
- 絶縁性材料をもって主要部が構成され、端子電極となるビアホール導体が厚み方向に延びるように形成されるとともに、前記ビアホール導体に接続された内部回路要素が内部に形成された、成形体を作製する、第1の工程と、
前記ビアホール導体の位置に合わせて厚み方向に延びる貫通孔を前記成形体に形成することによって、前記ビアホール導体を分断するとともに、前記貫通孔の内面に前記ビアホール導体の一部を露出させる、第2の工程と、
前記成形体を、前記貫通孔を通る分割線に沿って分割することによって、前記貫通孔の内面に露出した前記ビアホール導体の一部によって与えられた導電性材料からなる端子電極を有する電子部品を取り出す、第3の工程と
を備え、
前記第2の工程において、前記絶縁性材料は塑性変形可能な状態であり、前記貫通孔は打ち抜きパンチを用いて前記成形体を打ち抜くことによって形成され、前記打ち抜き時において、前記ビアホール導体の分断によって現れた露出面の、前記打ち抜き方向に沿って延びる側縁部の少なくとも一部を覆うように前記絶縁性材料を前記打ち抜きパンチの動作に従って塑性変形させることを特徴とする、電子部品の製造方法。 - 前記ビアホール導体は、前記貫通孔を形成するための前記打ち抜き方向の少なくとも始端側に小径部を有し、前記打ち抜き時において、前記小径部の近傍にある前記絶縁性材料を前記打ち抜き方向に流動させる、請求項6に記載の電子部品の製造方法。
- 前記ビアホール導体は、複数の前記小径部をその軸線方向に分布させた形状を有する、請求項7に記載の電子部品の製造方法。
- 前記第2の工程は、前記貫通孔を形成する前に、前記ビアホール導体の中央部であって、前記貫通孔の形成が予定される領域内に、予備孔を貫通するように形成する工程をさらに備え、それによって、前記貫通孔を形成する工程において、前記絶縁性材料が前記予備孔に向かって流動し得るようにされる、請求項6に記載の電子部品の製造方法。
- 前記絶縁性材料はセラミックであり、前記成形体を焼成する工程をさらに備える、請求項6に記載の電子部品の製造方法。
- 前記第1の工程は、前記成形体を作製するため、複数のセラミックグリーンシートを積層する工程を含む、請求項10に記載の電子部品の製造方法。
- 前記成形体は、焼結開始温度および焼結完了温度の少なくとも一方が互いに異なる第1および第2のセラミックグリーンシートを混在させて積層してなるものである、請求項11に記載の電子部品の製造方法。
- 前記成形体を焼成する工程は、前記第2の工程の後であって、前記第3の工程の前に実施される、請求項10ないし12のいずれかに記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009523501A JP4784689B2 (ja) | 2008-03-07 | 2009-02-10 | 電子部品およびその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057290 | 2008-03-07 | ||
JP2008057290 | 2008-03-07 | ||
JP2009523501A JP4784689B2 (ja) | 2008-03-07 | 2009-02-10 | 電子部品およびその製造方法 |
PCT/JP2009/052191 WO2009110286A1 (ja) | 2008-03-07 | 2009-02-10 | 電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009110286A1 JPWO2009110286A1 (ja) | 2011-07-14 |
JP4784689B2 true JP4784689B2 (ja) | 2011-10-05 |
Family
ID=41055847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009523501A Active JP4784689B2 (ja) | 2008-03-07 | 2009-02-10 | 電子部品およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4784689B2 (ja) |
WO (1) | WO2009110286A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5352851B2 (ja) * | 2009-11-26 | 2013-11-27 | コーア株式会社 | 低温焼成セラミックス多層基板の側面電極およびその形成方法 |
JP6271882B2 (ja) * | 2013-06-28 | 2018-01-31 | 京セラ株式会社 | 配線基板および電子装置 |
JP6687435B2 (ja) * | 2016-03-23 | 2020-04-22 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
JP6914066B2 (ja) * | 2017-03-21 | 2021-08-04 | 株式会社村田製作所 | 積層型電子部品 |
CN114256188A (zh) | 2020-09-22 | 2022-03-29 | 华为技术有限公司 | 封装基板、封装结构、电子设备及制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09181444A (ja) * | 1995-12-27 | 1997-07-11 | Nec Corp | 印刷配線板の製造方法 |
JPH09186458A (ja) * | 1995-12-28 | 1997-07-15 | Kyocera Corp | セラミック基板及びその製造方法並びに分割回路基板 |
JP2001068823A (ja) * | 1999-08-25 | 2001-03-16 | Sumitomo Metal Electronics Devices Inc | 多数個取り基板及び回路基板 |
JP2003069236A (ja) * | 2001-08-29 | 2003-03-07 | Kyocera Corp | セラミック回路基板およびその製法 |
JP2003101225A (ja) * | 2001-09-26 | 2003-04-04 | Kyocera Corp | セラミック基板及び分割回路基板 |
JP2003178928A (ja) * | 2001-10-05 | 2003-06-27 | Murata Mfg Co Ltd | 積層セラミック電子部品、集合電子部品および積層セラミック電子部品の製造方法 |
JP2004011966A (ja) * | 2002-06-05 | 2004-01-15 | Corona Corp | 温水器の漏水検知装置 |
JP2004165343A (ja) * | 2002-11-12 | 2004-06-10 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004119660A (ja) * | 2002-09-26 | 2004-04-15 | Murata Mfg Co Ltd | 積層型電子部品 |
-
2009
- 2009-02-10 JP JP2009523501A patent/JP4784689B2/ja active Active
- 2009-02-10 WO PCT/JP2009/052191 patent/WO2009110286A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09181444A (ja) * | 1995-12-27 | 1997-07-11 | Nec Corp | 印刷配線板の製造方法 |
JPH09186458A (ja) * | 1995-12-28 | 1997-07-15 | Kyocera Corp | セラミック基板及びその製造方法並びに分割回路基板 |
JP2001068823A (ja) * | 1999-08-25 | 2001-03-16 | Sumitomo Metal Electronics Devices Inc | 多数個取り基板及び回路基板 |
JP2003069236A (ja) * | 2001-08-29 | 2003-03-07 | Kyocera Corp | セラミック回路基板およびその製法 |
JP2003101225A (ja) * | 2001-09-26 | 2003-04-04 | Kyocera Corp | セラミック基板及び分割回路基板 |
JP2003178928A (ja) * | 2001-10-05 | 2003-06-27 | Murata Mfg Co Ltd | 積層セラミック電子部品、集合電子部品および積層セラミック電子部品の製造方法 |
JP2004011966A (ja) * | 2002-06-05 | 2004-01-15 | Corona Corp | 温水器の漏水検知装置 |
JP2004165343A (ja) * | 2002-11-12 | 2004-06-10 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009110286A1 (ja) | 2009-09-11 |
JPWO2009110286A1 (ja) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4404139B2 (ja) | 積層型基板、電子装置および積層型基板の製造方法 | |
JP4957737B2 (ja) | セラミック電子部品およびその製造方法ならびに集合部品 | |
JP4310468B2 (ja) | セラミック多層基板及びその製造方法 | |
JP5734434B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6151784B2 (ja) | 配線基板、リード付き配線基板および電子装置 | |
JP2008091400A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP5999063B2 (ja) | セラミック多層基板 | |
JP6531845B2 (ja) | 多層配線基板およびこれを備えるプローブカード | |
JP4784689B2 (ja) | 電子部品およびその製造方法 | |
WO2012002133A1 (ja) | 積層型セラミック電子部品およびその製造方法 | |
US8450615B2 (en) | Ceramic multilayer substrate | |
EP2129201B1 (en) | Multilayer wiring substrate | |
JP6495740B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6128209B2 (ja) | 多層配線基板及びその製造方法並びにプローブカード用基板 | |
JPWO2017188253A1 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP4696443B2 (ja) | 多層セラミック基板の製造方法 | |
JP2006216709A (ja) | 積層型電子部品を内蔵した多層配線基板及び積層型電子部品 | |
WO2010007878A1 (ja) | 多層セラミック基板およびその製造方法 | |
KR102070230B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품 | |
JP5956185B2 (ja) | 多数個取り配線基板 | |
JP2005286303A (ja) | 積層セラミック基板およびその製造方法 | |
WO2007052619A1 (ja) | 積層セラミック基板の製造方法 | |
WO2009151006A1 (ja) | セラミック成形体の製造方法 | |
WO2024075427A1 (ja) | 積層セラミックコンデンサ | |
JP4569265B2 (ja) | セラミック多層基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4784689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |