JP4784689B2 - 電子部品およびその製造方法 - Google Patents

Description

この発明は、電子部品およびその製造方法に関するもので、特に、電子部品に備える端子電極の構造およびその形成方法に関するものである。

この発明にとって興味ある従来技術として、特開平８−３７２５１号公報（特許文献１）に記載されたものがある。この従来技術は、積層電子部品およびその製造方法に関するもので、基本的に、集合電子部品を作製した上で、これを所定の分割線に沿って分割することによって複数の電子部品を取り出すようにしている。

より詳細には、ビアホール導体を形成している複数枚の絶縁性シートを積層して、積層体を作製し、この積層体のビアホール導体が位置する部分に、積層体を貫通する貫通孔を形成し、それによって、ビアホール導体を分断するとともに、ビアホール導体の一部を貫通孔の内面上に露出させ、次いで、積層体を、貫通孔を通る分割線に沿って分割することによって、貫通孔の内面上に露出したビアホール導体の一部をもって端子電極が与えられている電子部品を取り出すことが行なわれる。

この従来技術によれば、その配置ピッチが細かくなっても、端子電極を容易に形成することができ、また、製造途中の集合電子部品の状態にある積層体の段階で個々の電子部品の特性測定を行なうことができる。

しかしながら、上述した従来技術に係る電子部品には、次のような解決されるべき課題がある。

電子部品をマザーボード上に実装した状態とするため、電子部品の端子電極とマザーボード上の導電ランドとを、はんだ等の導電性接合材を用いて接合した場合、マザーボードの落下衝撃や変形による応力が導電性接合材を介して端子電極に伝達され、端子電極と電子部品本体としての積層体との界面を起点としてクラックが発生しやすいという課題がある。
特開平８−３７２５１号公報

そこで、この発明の目的は、上述したような課題を解決し、耐衝撃性が高められた電子部品およびその製造方法を提供しようとすることである。

この発明は、絶縁性材料をもって主要部が構成され、互いに対向する第１および第２の主面と第１および第２の主面間を連結する側面とを有し、側面には、第１および第２の主面間を貫通する溝が形成され、溝内には、当該溝の内面と同一面上に開口面を有する凹部が第１および第２の主面の少なくとも一方にまで届きかつ溝の長さ方向に沿って延びるように形成された、電子部品本体と、上記凹部に導電性材料が充填されることによって形成されかつ開口面に沿って延びる露出面を有する、端子電極とを備える、電子部品にまず向けられるものであって、上述した技術的課題を解決するため、端子電極の露出面の、溝の長さ方向に沿って延びる側縁部の少なくとも一部が、上記電子部品本体の主要部を構成する絶縁性材料からなる被覆部によって覆われていることを特徴としている。

上記絶縁性材料はセラミックであり、被覆部はセラミックのだれによって形成されたものであることが好ましい。

好ましくは、端子電極の、被覆部によって覆われている部分には、導電性材料が溝の長さ方向に沿って複数箇所に分布している。

電子部品本体は、積層構造を有し、かつ内部に内部回路要素を備えるものであってもよい。

この発明に係る電子部品は、電子部品本体の第１および第２の主面の少なくとも一方上に実装される搭載部品をさらに備えていてもよい。

この発明は、上述したような電子部品を製造する方法にも向けられる。

この発明に係る電子部品の製造方法は、絶縁性材料をもって主要部が構成され、端子電極となるビアホール導体が厚み方向に延びるように形成されるとともに、ビアホール導体に接続された内部回路要素が内部に形成された、成形体を作製する、第１の工程と、ビアホール導体の位置に合わせて厚み方向に延びる貫通孔を成形体に形成することによって、ビアホール導体を分断するとともに、貫通孔の内面にビアホール導体の一部を露出させる、第２の工程と、成形体を、貫通孔を通る分割線に沿って分割することによって、貫通孔の内面に露出したビアホール導体の一部によって与えられた導電性材料からなる端子電極を有する電子部品を取り出す、第３の工程とを備えている。

前述した技術的課題を解決するため、この発明に係る電子部品の製造方法は、上記第２の工程において、絶縁性材料は塑性変形可能な状態であり、貫通孔は打ち抜きパンチを用いて成形体を打ち抜くことによって形成され、打ち抜き時において、ビアホール導体の分断によって現れた露出面の、打ち抜き方向に沿って延びる側縁部の少なくとも一部を覆うように絶縁性材料を打ち抜きパンチの動作に従って塑性変形させることを特徴としている。

この発明に係る電子部品の製造方法における第１の好ましい実施態様では、ビアホール導体は、貫通孔を形成するための打ち抜き方向の少なくとも始端側に小径部を有し、打ち抜き時において、小径部の近傍にある絶縁性材料を打ち抜き方向に流動させるようにされる。この場合、ビアホール導体は、複数の小径部をその軸線方向に分布させた形状を有することがより好ましい。

この発明に係る電子部品の製造方法における第２の好ましい実施態様では、第２の工程は、貫通孔を形成する前に、ビアホール導体の中央部であって、貫通孔の形成が予定される領域内に、予備孔を貫通するように形成する工程をさらに備え、それによって、貫通孔を形成する工程において、絶縁性材料が予備孔に向かって流動し得るようにされる。

この発明に係る電子部品の製造方法において、絶縁性材料はセラミックであることが好ましい。この場合、この発明に係る電子部品の製造方法は、成形体を焼成する工程をさらに備える。

上記の場合、第１の工程は、成形体を作製するため、複数のセラミックグリーンシートを積層する工程を含むことが好ましい。このとき、成形体は、焼結開始温度および焼結完了温度の少なくとも一方が互いに異なる第１および第２のセラミックグリーンシートを混在させて積層してなるものであることがより好ましい。

また、絶縁性材料がセラミックであるとき、成形体を焼成する工程は、第２の工程の後であって、第３の工程の前に実施されることが好ましい。

この発明に係る電子部品によれば、端子電極の露出面の側縁部が、少なくとも一部において、絶縁性材料からなる被覆部によって覆われているので、電子部品本体と端子電極との接合界面の位置が、端子電極の露出面の端縁の位置からずらされる。そのため、はんだ等の導電性接合材からなる接合部から端子電極に伝達される衝撃が、直接、電子部品本体と端子電極との接合界面に加わることがなく、衝撃による影響を低減することができ、クラック等を発生させにくくすることができる。また、端子電極にめっき等の表面処理を施す場合、めっき液等の表面処理剤による化学的なダメージが、電子部品本体と端子電極との接合界面に加わりにくくなり、強度劣化原因を除去または低減することができる。

この発明に係る電子部品において、端子電極の、被覆部によって覆われている部分に、導電性材料が溝の長さ方向に沿って複数箇所に分布していると、はんだ等の導電性接合材からなる接合部から端子電極に伝達される衝撃をより分散させることができ、衝撃による影響をより低減させることができる。

この発明に係る電子部品の製造方法によれば、端子電極となるべきビアホール導体を分断するため、打ち抜きパンチの打ち抜き動作に従って貫通孔を成形体に形成すると同時に、絶縁性材料を上記打ち抜きパンチの動作に従って塑性変形させることによって、ビアホール導体の分断によって現れた露出面の側縁部の少なくとも一部を覆う被覆部を形成するようにしているので、被覆部を形成するための特別な工程が必要なく、コストに影響を及ぼす工程数の実質的な増加を招かない。

また、この発明に係る電子部品の製造方法によれば、電子部品を取り出すための分割工程の前に被覆部を形成しているので、分割後の電子部品に対して被覆部を形成する場合の煩雑さを回避することができる。

この発明に係る電子部品の製造方法における第１の好ましい実施態様によれば、ビアホール導体が、貫通孔を形成するための打ち抜き方向の少なくとも始端側に小径部を有し、打ち抜き時において、小径部の近傍にある絶縁性材料を打ち抜き方向に流動させるので、貫通孔を形成する工程において、被覆部を確実に形成することができる。この場合、ビアホール導体が、複数の小径部をその軸線方向に分布させた形状を有していると、上述の被覆部をより確実に形成することができるとともに、被覆部をビアホール導体の露出部の側縁部の全域にわたって形成することが容易になる。

この発明に係る電子部品の製造方法における第２の好ましい実施態様によれば、貫通孔を形成する前に、ビアホール導体の中央部であって、貫通孔の形成が予定される領域内に、予備孔を貫通するように形成しておき、その後において、貫通孔を形成するようにしている。この場合、貫通孔を形成する工程において、絶縁性材料が予備孔に向かって流動することになって、被覆部を確実に形成することができる。

この発明に係る電子部品の製造方法において、成形体が、焼結開始温度および焼結完了温度の少なくとも一方が互いに異なる第１および第２のセラミックグリーンシートを混在させて積層してなるものであると、焼成工程において、第１および第２のセラミックグリーンシートの一方が、第１および第２のセラミックグリーンシートの他方の焼成時における主面方向での収縮を抑制することができる。そのため、得られた電子部品の不所望な変形を抑制し、寸法精度を高めることができる。

この発明に係る電子部品の製造方法において、絶縁性材料がセラミックであり、成形体を焼成する工程が、前記第２の工程の後であって、前記第３の工程の前に実施されると、第３の工程において、電子部品を取り出すための分割工程を実施する際には、被覆部についても機械的に強固な焼結状態となっているので、被覆部が軟弱な場合に遭遇する、分割後の電子部品の取り扱いにあたっての煩雑さを回避することができる。

この発明の第１の実施形態による電子部品１の外観を示す斜視図である。 図１に示した電子部品１の、線Ｓ１−Ｓ１に沿う断面図である。 図１に示した電子部品１を製造するために作製される成形体３５を示す断面図である。 図３に示した成形体３５の、分割線３２に沿う断面図である。 図４の線Ｓ２−Ｓ２に沿う断面図である。 図４の線Ｓ３−Ｓ３に沿う断面図である。 図３に示した成形体に貫通孔４３を形成して得られた生の集合部品本体３４を示す断面図である。 図７に示した生の集合部品本体３４の、分割線３２に沿う断面図である。 図８の線Ｓ４−Ｓ４に沿う断面図である。 図８の線Ｓ５−Ｓ５に沿う断面図である。 図７に示した生の集合部品本体３４を焼成して得られた集合部品本体３３を示す断面図である。 図１１に示した集合部品本体３３に搭載部品１７〜１９を実装して得られた集合電子部品３１を示す断面図である。 この発明の第２の実施形態を説明するための図４に対応する図である。 この発明の第２の実施形態を説明するための図８に対応する図である。 この発明の第３の実施形態を説明するための図４に対応する図である。 図１５の線Ｓ６−Ｓ６に沿う断面図であり、図５に対応する図である。 図１６に示した部分に予備孔４６を形成した後の状態を示す図である。 この発明の第３の実施形態を説明するための図９に対応する図である。 この発明の第３の実施形態を説明するための図８に対応する図である。

符号の説明

１ 電子部品
２，３ 主面
４ 側面
５ 電子部品本体
６ 溝
７ 開口面
８ 凹部
９ 端子電極
１０，４５ 露出面
１１ 第１のセラミック層
１２ 第２のセラミック層
１３ 面内導体
１４ 層間接続導体
１５，１６ 外部導体膜
１７〜１９ 搭載部品
２３ 被覆部
３１ 集合電子部品
３２ 分割線
３３ 集合部品本体
３４ 生の集合部品本体
３５ 成形体
３６ 第１のセラミックグリーンシート
３７ 第２のセラミックグリーンシート
３８ ビアホール導体
４１ 小径部
４２ 大径部
４３ 貫通孔
４４ 打ち抜き方向
４６ 予備孔

図１ないし図１２は、この発明の第１の実施形態を説明するためのものである。ここで、図１は、電子部品１の外観を示す斜視図であり、図２は、図１の線Ｓ１−Ｓ１に沿う断面図である。図３ないし図１２は、電子部品１の製造方法を説明するためのものである。

図１および図２を参照して、電子部品１は、互いに対向する第１および第２の主面２および３とこれら第１および第２の主面２および３間を連結する側面４とを有する電子部品本体５を備えている。電子部品本体５は、この実施形態では、概略的に直方体ないしは四角柱の形状をなしている。なお、側面４は必ずしも平面である必要はなく、凹凸が形成されていてもよい。

電子部品本体５の側面４には、第１および第２の主面２および３間を貫通する溝６が形成されている。溝６は、この実施形態では、側面４の相対向する２つの辺に沿う部分にそれぞれ３つずつ配置されている。

溝６内には、溝６の内面と同一面上に開口面７を有する凹部８が第１および第２の主面２および３の少なくとも一方にまで届き、かつ溝６の長さ方向に沿って延びるように形成されている。この実施形態では、凹部８は、第１の主面２には届かないが、第２の主面３にまで届くように形成されている。

上述の凹部８には導電性材料が充填され、それによって、端子電極９が構成されている。端子電極９は、凹部８の開口面７に沿って延びる露出面１０を有している。

電子部品本体５は、絶縁性材料をもって主要部が構成されるものであるが、この実施形態では、上記絶縁性材料として、セラミックが用いられている。また、電子部品本体５は、各々複数の第１および第２のセラミック層１１および１２を積層してなる積層構造を有し、かつ内部に内部回路要素を備えている。内部回路要素としては、セラミック層１１および１２のうちの特定のものの間の界面に沿って延びるいくつかの面内導体１３ならびにセラミック層１２および１３の特定のものの厚み方向を貫通するように延びるいくつかの層間接続導体１４がある。端子電極９は、特定の面内導体１３と電気的に接続される。

なお、図２において断面図で示される電子部品本体５は、図１において斜視図で示される電子部品本体５に比べて、図面作成上の理由から、その厚み方向寸法がより大きくされて図示されている。図３等の他の断面図の場合も同様である。

また、電子部品本体５の第１および第２の主面２および３上には、それぞれ、いくつかの外部導体膜１５および１６が形成されている。層間接続導体１４と外部導体膜１６との電気的接続については図２において図示されないが、層間接続導体１４のうちのいくつかは、外部導体膜１５および１６と電気的に接続される。また、端子電極９に接続される外部導体膜１６もある。

電子部品１は、電子部品本体５の第１および第２の主面２および３の少なくとも一方上に実装される搭載部品をさらに備えている。図示の実施形態では、搭載部品１７〜１９が電子部品本体５の第１の主面２上に実装される。搭載部品１７および１９は、外部導体膜１５に対してはんだ２０を介して電気的に接続される。搭載部品１８は、層間接続導体１４の、第１の主面２に露出した端面に対してバンプ２１を介して電気的に接続される。また、搭載部品１８には、アンダーフィル樹脂２２が付与される。なお、通常、さらに他の搭載部品が実装されるが、図１においては、他の搭載部品およびそれに関連する外部導体膜の図示が省略されている。

以上のような構成を有する電子部品１において、この発明では、端子電極９の露出面１０の、溝６の長さ方向に沿って延びる側縁部の少なくとも一部が、電子部品本体５の主要部を構成する絶縁性材料からなる被覆部２３によって覆われていることを特徴としている。この実施形態では、絶縁性材料がセラミックであり、被覆部２３はセラミックのだれによって形成される。

次に、上述した電子部品１を製造する方法について説明する。上述した被覆部２３の形成方法および形成状態は、この製造方法の説明から明らかになる。

電子部品１を得るため、この実施形態では、図１２に示すような集合電子部品３１が作製され、この集合電子部品３１を所定の分割線３２に沿って分割することにより、複数の電子部品１を取り出すようにしている。集合電子部品３１は、図１１に示す、電子部品本体５の集合体である集合部品本体３３に、搭載部品１７〜１９が実装された状態のものである。また、集合部品本体３３を得るため、図７に示すような生の集合部品本体３４が作製され、これを焼成することが行なわれる。また、生の集合部品本体３４を得るため、図３に示すような積層構造を有する成形体３５が作製される。

まず、図３を参照して、成形体３５は、第１のセラミック層１１となるべき第１のセラミックグリーンシート３６および第２のセラミック層１２となるべき第２のセラミックグリーンシート３７を備えている。第１のセラミックグリーンシート３６と第２のセラミックグリーンシート３７とは、その焼結開始温度および焼結完了温度の少なくとも一方が互いに異なっている。より具体的には、第１のセラミックグリーンシート３６が焼結する温度では、第２のセラミックグリーンシート３７は焼結しない。

成形体３５には、前述した面内導体１３、層間接続導体１４ならびに外部導体膜１５および１６が形成されている。さらに、成形体３５には、前述した端子電極９となるべきビアホール導体３８が厚み方向に延びるように形成されている。

これら面内導体１３、層間接続導体１４、外部導体膜１５および１６ならびにビアホール導体３８は、成形体３５においては塑性変形可能な導電性ペーストの状態にある。ここで、導電性ペーストに含まれる導電成分としては、たとえば、Ｃｕ、Ａｇ、ＮｉもしくはＰｄ、それらの酸化物、またはそれらを含む合金が用いられる。なお、層間接続導体１４およびビアホール導体３８の形成のために用いられる導電性ペーストについては、後述する焼成工程において、特に第１のセラミックグリーンシート３６との間での収縮挙動差を少なくするため、樹脂ビーズやガラス成分を添加しておくことが好ましい。

第１のセラミックグリーンシート３６は、上述した導電性ペーストに含まれるＣｕやＡｇなどの低融点金属と同時焼成できるように、比較的低温、たとえば１０００℃以下の温度で焼成可能な低温焼成セラミック材料を含むことが好ましい。より具体的には、低温焼成セラミック材料として、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成するＢａ−Ａｌ−Ｓｉ系酸化物からなるセラミックや、必要に応じて、これにＢ系酸化物などの助剤を含んだものを用いることができる。

他方、第２のセラミックグリーンシートに含まれるセラミック材料としては、Ａｌ_２Ｏ_３やＺｒＯが好適に用いられるが、これら以外に、ＴｉＯ_２、ＳｉＯ_２、Ｎｂ_２Ｏ_５、Ｔａ_２Ｏ_５などを用いることもできる。

前述した面内導体１３、層間接続導体１４およびビアホール導体３８は、第１および第２のセラミックグリーンシート３６および３７を積層する前の段階で、第１および第２のセラミックグリーンシート３６および３７の所定のものに形成される。ここで、面内導体１３は、導電性ペーストの印刷により形成され、層間接続導体１４およびビアホール導体３８は、貫通孔を設け、そこに導電性ペーストを充填することによって形成される。なお、第２のセラミックグリーンシート３７については、これを第１のセラミックグリーンシート３６上に形成した複合シートの状態で取り扱われることもある。

次いで、第１および第２のセラミックグリーンシート３６および３７が所定の順序および方向に従って積層され、圧着される。なお、前述した外部導体膜１５および１６については、この積層後において形成されても、積層前の段階で形成されてもよい。

第１のセラミックグリーンシート３６の厚みは、焼成後において８〜１００μｍの範囲であることが好ましく、第２のセラミックグリーンシート３７の厚みは、焼成後において、１〜８μｍであることが好ましい。図示の実施形態では、複数の第１のセラミックグリーンシート３６の各々の厚みが互いに同じであり、かつ複数の第２のセラミックグリーンシート３７の各々の厚みが互いに同じであるが、これらは必ずしも互いに同じでなくてもよい。

また、積層順序としては、隣り合う２層の第２のセラミックグリーンシート３７の間に、第１のセラミックグリーンシート３６を３層積層しているが、このような積層順序は任意に変更することができる。たとえば、第１のセラミックグリーンシート３６と第２のセラミックグリーンシート３７とを１層ずつ交互に積層してもよい。

図３に示した成形体３５に備えるビアホール導体３８の形成態様の詳細について説明する。図４は、図３に示した成形体３５の、分割線３２に沿う断面図である。図５は、図４の線Ｓ２−Ｓ２に沿う断面図である。図６は、図４の線Ｓ３−Ｓ３に沿う断面図である。なお、図３、図４および図６において、成形体３５の第１および第２の主面３９および４０が図示されているが、これら第１および第２の主面３９および４０の位置からわかるように、図４および図６における成形体３５は、図３に示した姿勢とは上下逆の姿勢で示されている。

図４ないし図６をともに参照すれば、ビアホール導体３８の形状を理解することができる。ビアホール導体３８は、特に図４によく示されているように、小径部４１と大径部４２とを有し、複数の小径部４１をその軸線方向に分布させた形状を有している。そして、ビアホール導体３８の、第２の主面４０側の端部には、小径部４１が位置するようにされる。

次に、図７に示す生の集合部品本体３４を得るため、ビアホール導体３８の位置に合わせて厚み方向に延びる貫通孔４３を成形体３５に形成する工程が実施される。前述した図５において、貫通孔４３の形状および位置が２点鎖線で示されている。また、図８は、図４に対応する図であって、図７に示した生の集合部品本体３４の、分割線３２に沿う断面図である。図９は、図８の線Ｓ４−Ｓ４に沿う断面図である。図１０は、図８の線Ｓ５−Ｓ５に沿う断面図である。

前述した貫通孔４３は、図示しない打ち抜きパンチを図８および図１０に示した矢印４４方向に打ち抜くことによって形成される。この貫通孔４３の形成の結果、図７および図９によく示されているように、ビアホール導体３８が分断されるとともに、図７ないし図９によく示されているように、貫通孔４３の内面にビアホール導体３８の一部が露出する。

上述した貫通孔４３を形成する工程においては、生の集合部品本体３４に備えるセラミックグリーンシート３６および３７は塑性変形可能な状態である。また、この実施形態では、ビアホール導体３８も塑性変形可能な状態である。そのため、貫通孔４３の形成のための打ち抜き時において、小径部４１の近傍にあるセラミックグリーンシート３６および３７を構成するセラミック材料が、打ち抜きパンチの動作に従って塑性変形して、図１０によく示されているように、だれを生じさせながら、打ち抜き方向４４に流動する。

その結果、図８および図９によく示されているように、ビアホール導体３８の分断によって表れた露出面４５の、打ち抜き方向４４に沿って延びる側縁部の少なくとも一部がセラミック材料のだれによって覆われる。この露出面４５の側縁部を覆うセラミック材料が、前述した被覆部２３となる。この実施形態では、図１０によく示されているように、ビアホール導体３８の、被覆部２３によって覆われている部分には、ビアホール導体３８を構成する導電性材料が貫通孔４３の軸線方向に沿って複数箇所に分布した状態となっている。

次に、生の集合部品本体３４が、たとえば９５０〜１０００℃といったトップ温度をもって焼成され、それによって、図１１に示す集合部品本体３３が得られる。集合部品本体３３において、面内導体１３、層間接続導体１４、外部導体膜１５および１６ならびにビアホール導体３８は、焼結した状態となっている。また、集合部品本体３３は、第１のセラミックグリーンシート３６に由来する第１のセラミック層１１および第２のセラミックグリーンシート３７に由来する第２のセラミック層１２を備えている。

ここで、第１のセラミック層１１は焼結した状態にあるが、第２のセラミック層１２にあっては、そこに含まれるセラミック材料自身は焼結せず、第１のセラミックグリーンシート３６に含まれていたセラミック材料の一部が浸透し、それによって、第２のセラミックグリーンシート３７に含まれるセラミック材料が固着された状態にある。このようなことから、第２のセラミックグリーンシート３７は焼成工程において、第１のセラミックグリーンシート３６の主面方向での収縮を抑制するように作用し、その結果、集合部品本体３３の不所望な変形を抑制し、かつ寸法精度を高めることができる。

次に、焼結後の集合部品本体３３に対して、必要に応じて、表面処理が施される。表面処理としては、たとえば、層間接続導体１４ならびに外部導体膜１５および１６の各露出面へのめっき処理、さらにはビアホール導体３８の露出面４５へのめっき処理がある。より具体的には、ＮｉおよびＡｕの無電解めっき処理が施される。

次に、集合部品本体３３の第１の主面３９上に、図１２に示すように、搭載部品１７〜１９が実装され、それによって、集合電子部品３１が得られる。そして、集合電子部品３１を、分割線３２に沿って分割すれば、貫通孔４３が分断されて、図１および図２に示した溝６となり、また、ビアホール導体３８の一部によって、図１および図２に示した端子電極９が与えられた電子部品１が取り出される。

この電子部品１では、前述した端子電極９の露出面１０の、溝６の長さ方向に延びる側縁部の少なくとも一部が、セラミックからなる被覆部２３によって覆われた状態となっている。したがって、はんだ等の導電性接合材が端子電極９に付与されたとき、導電性接合材からなる接合部から端子電極９に伝達される衝撃が、直接、電子部品本体５と端子電極９との接合界面に加わることがなく、衝撃による影響を低減することができる。また、端子電極９にめっき等の表面処理を施す場合、めっき液等の表面処理剤による化学的なダメージが電子部品本体５と端子電極９との接合界面に加わることを防止できる。

さらに、この実施形態によれば、図１０に示した状態から容易に類推できるように、端子電極９の、被覆部２３によって覆われている部分に、端子電極９を構成する導電性材料が溝６の長さ方向に沿って複数箇所に分布した状態となっている。そのため、はんだ等からなる接合部から端子電極９に伝達される衝撃をより分散させることができ、衝撃による影響をより低減させることができる。

以上説明した第１の実施形態では、搭載部品１７〜１９を実装する工程の能率を高めるため、図１２に示すように、集合部品本体３３の段階で搭載部品１７〜１９の実装工程を終えてから、集合部品本体３３を分割線３２に沿って分割することを行なったが、集合部品本体３３を分割して得られた個々の電子部品本体５に対して、搭載部品１７〜１９の実装工程を実施してもよい。

また、電子部品１において、必要に応じて、搭載部品１７〜１９を覆うように金属キャップが電子部品本体５に装着されてもよい。

また、ビアホール導体３８の、図５に示す断面形状は、種々に変更することができる。図５では、ビアホール導体３８は基本的に矩形の断面形状を有していたが、その他、円形、楕円形、六角形等の形状に変更されてもよい。

また、ビアホール導体３８の、図４に示す断面形状も種々に変更することができる。図１３および図１４は、それぞれ、図４および図８に対応する図であって、この発明の第２の実施形態を説明するためのものである。図１３および図１４において、図４および図８に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１３に示すように、ビアホール導体３８は、貫通孔４３を形成するための打ち抜き方向４４（図１４参照）の始端側にのみ１つの小径部４１を有していて、他の部分は大径部４２とされている。

このような形状のビアホール導体３８についても、図１４に示すように、打ち抜きパンチを用いて矢印４４方向に打ち抜くことによって貫通孔４３を形成し、それによってビアホール導体３８を分断するとともに、貫通孔４３の内面にビアホール導体３８の一部を露出させると、ビアホール導体３８の分断によって現れた露出面４５の、打ち抜き方向４４に沿って延びる側縁部の少なくとも一部を覆うように、セラミックグリーンシート３６および３７を構成するセラミック材料がだれながら、流動し、被覆部２３を形成する。

なお、第２の実施形態の場合には、ビアホール導体３８において、打ち抜き方向４４の始端側にのみ１つの小径部４１を有しているに過ぎないので、複数の小径部４１を有する第１の実施形態の場合に比べて、セラミック材料のだれがより少量になる傾向がある。しかしながら、第２の実施形態によっても、ビアホール導体３８の分断によって現れた露出面４５の側縁部が被覆部２３によって覆われた状態を十分に得ることができる。

図１５ないし図１９は、この発明の第３の実施形態を説明するためのものである。ここで、図１５は、図４に対応する図であり、図１６は、図５に対応する図であって、図１５の線Ｓ６−Ｓ６に沿う断面図であり、図１７は、図１６に示した部分に対して所定の工程を実施した後の状態を示す図であり、図１８は、図９に対応する図であり、図１９は、図８に対応する図である。図１５ないし図１９において、図４、図５、図８および図９に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第３の実施形態では、図１５および図１６に示すように、ビアホール導体３８には何ら特別な形状が付されていない。この実施形態では、図１７に示すように、貫通孔４３（図１８参照）を形成する前に、ビアホール導体３８の中央部であって、貫通孔４３（図１７において、２点鎖線で示す。）の形成が予定される領域内に、予備孔４６を貫通するように形成する工程がまず実施される。その後、図１８および図１９に示すように、ビアホール導体３８を分断するとともに、貫通孔４３の内面にビアホール導体３８の一部を露出させるように、ビアホール導体３８の位置に合わせて貫通孔４３が形成される。

上述した貫通孔４３は打ち抜きパンチを用いて成形体３５を打ち抜くことによって形成されるものであるが、このとき、セラミックグリーンシート３６および３７を構成するセラミック材料が予備孔４６に向かって流動し得る。そして、打ち抜きパンチの動作に従ってセラミック材料が打ち抜き方向４４に塑性変形することによって生じるだれが、ビアホール導体３８の露出面４５の側縁部を覆う被覆部２３となる。このようにして、図１に示す状態と同様、端子電極９の側縁部の少なくとも一部が被覆部２３によって覆われた構造を得ることができる。

以上、この発明を図示した実施形態に関連して説明したが、この発明は、積層構造を有する、１種類のセラミック層のみをもって構成された電子部品本体を備える電子部品に対しても、また、積層構造を有していない電子部品本体を備える電子部品に対しても、さらには、絶縁性材料としてセラミック以外のたとえば樹脂を用いた電子部品に対しても適用することができる。

次に、この発明による効果を確認するために実施した実験例について説明する。

この実験例では、以下のような試料１〜６を作製した。

（１）試料１
試料１は、図１ないし図１２を参照して説明した第１の実施形態に基づいて作製されたものである。

より詳細には、第１のセラミックグリーンシート３６として、Ｂａ−Ａｌ−Ｓｉ系酸化物セラミックと助剤としてのＢ系酸化物とを含むものを用いた。第２のセラミックグリーンシート３７として、Ａｌ_２Ｏ_３を含むものを用いた。

面内導体１３、層間接続導体１４、外部導体膜１５および１６ならびにビアホール導体３８を形成するための導電性ペーストとして、Ｃｕを主成分とするものを用いた。なお、層間接続導体１４およびビアホール導体３８を形成するための導電性ペーストには、さらに樹脂ビーズおよびガラス成分を添加したものを用いた。ここで、ガラス成分としては、第１のセラミックグリーンシート３６の焼成によって生成されるガラス成分と略同じ組成のＳｉ−Ｂ−Ｂａ系ガラスを用いた。

ビアホール導体３８において、小径部４１の幅方向寸法を０．６ｍｍとし、大径部４２の幅方向寸法を０．８ｍｍとし、隣り合う小径部４１または大径部４２間の間隔を約４０μｍとなるようにした。

貫通孔４３を形成するための打ち抜きパンチとして、１．２ｍｍ×０．２ｍｍ寸法のものを用いた。

電子部品本体５の寸法は、厚みを０．７ｍｍとし、端子電極がある側の辺の長さを５．０ｍｍとし、端子電極がない側の辺の長さを６．３ｍｍとした。

端子電極９は、その高さを０．６ｍｍとし、奥行き長さを０．１ｍｍとした。

（２）試料２
試料２は、図１５ないし図１９を参照して説明した第３の実施形態に基づいて作製されたものである。

試料２について、上記試料１と異なる点は次のとおりである。

ビアホール導体３８の幅方向寸法を０．８ｍｍとした。

予備孔４６を形成するため、０．４ｍｍ×０．２ｍｍ寸法の打ち抜きパンチを用い、貫通孔４３を形成するため、１．２ｍｍ×０．２ｍｍ寸法の打ち抜きパンチを用いた。

（３）試料３
試料３は、この発明の範囲外の比較例となるもので、予備孔４６を形成せずに、貫通孔４３を形成したことを除いて、試料２と同様の方法により作製した。

（４）試料４
試料４は、第２のセラミックグリーンシート３７を積層せずに、第１のセラミックグリーンシート３６のみを積層したことを除いて、試料１と同様の方法により作製した。

（５）試料５
試料５は、第２のセラミックグリーンシート３７を積層せずに、第１のセラミックグリーンシート３６のみを積層したことを除いて、試料２と同様の方法で作製した。

（６）試料６
試料６は、この発明の範囲外の比較例となるもので、第２のセラミックグリーンシート３７を積層せずに、第１のセラミックグリーンシート３６のみを積層したことを除いて、試料３と同様の方法により作製した。

［評価］
上記のようにして作製された試料１〜６に係る電子部品を、厚み１．０ｍｍのプリント配線基板上に、はんだペーストを用いてリフロー実装し、プリント配線基板に対向する外部導体膜１６および端子電極９にはんだを付与して接合部を形成した。

次いで、略直方体形状の樹脂製筐体に、各試料に係る電子部品が下面側になるように、プリント配線基板を取り付けた。このとき、電子部品、プリント配線基板および筐体の総重量が、１００ｇとなるように、筐体の重量を調整した。

次いで、筐体をその下面側が地面と平行になるように所定高さに保持し、他方、コンクリートブロックをその上面が地面と平行になるように静置した。この状態で、各試料に係る電子部品およびプリント配線基板を取り付けた筐体を、所定の高さから１０回落下させ、コンクリートブロックに衝突させ、電子部品の破断状況を確認した。落下高さは、０．５ｍより０．１ｍずつ高くしていき、破断が発生した落下高さを破断発生高さとし、１．０ｍ以上の破断発生高さが得られたものを良品と判定した。これらの結果が表１に示されている。

表１からわかるように、比較例である試料３および６では、１．０ｍ未満の破断発生高さしか得られないのに対し、この発明の実施例である試料１、２、４および５では、１．０ｍ以上の１．３ｍといった破断発生高さが得られた。このことから、この発明によれば、耐衝撃性を向上させ得ることがわかる。

なお、試料３と試料６とを比較したとき、破断発生高さについては、試料６の方が試料３より優れていることがわかる。これは、試料３では、第１のセラミックグリーンシート３６に加えて第２のセラミックグリーンシート３７を積層しているため、リフロー工程などの熱履歴が与えられた際の熱膨張率が第１および第２のセラミック層１１および１２間で異なること、さらに、高さ方向寸法の比較的大きい端子電極９に付与されるはんだの熱膨張率が比較的大きいため、はんだ実装後では、セラミック部分と端子電極９とはんだとの各間での熱膨張率差による影響が大きく現れることが原因となって、耐衝撃性を低下させていると考えられる。このような耐衝撃性の低下は、この発明の範囲内にある試料１および２についても生じ得ることになるのであるが、表１に示した結果を見れば、このような不都合を回避し得るに足る効果がこの発明によって得られることがわかる。

Claims (13)

1. 絶縁性材料をもって主要部が構成され、互いに対向する第１および第２の主面と前記第１および第２の主面間を連結する側面とを有し、前記側面には、前記第１および第２の主面間を貫通する溝が形成され、前記溝内には、当該溝の内面と同一面上に開口面を有する凹部が前記第１および第２の主面の少なくとも一方にまで届きかつ前記溝の長さ方向に沿って延びるように形成された、電子部品本体と、
   前記凹部に導電性材料が充填されることによって形成されかつ前記開口面に沿って延びる露出面を有する、端子電極と
   を備え、
   前記端子電極の前記露出面の、前記溝の長さ方向に沿って延びる側縁部の少なくとも一部が、前記絶縁性材料からなる被覆部によって覆われていることを特徴とする、電子部品。
2. 前記絶縁性材料はセラミックであり、前記被覆部は前記セラミックのだれによって形成されたものである、請求項１に記載の電子部品。
3. 前記端子電極の、前記被覆部によって覆われている部分には、前記導電性材料が前記溝の長さ方向に沿って複数箇所に分布している、請求項１に記載の電子部品。
4. 前記電子部品本体は、積層構造を有し、かつ内部に内部回路要素を備える、請求項１に記載の電子部品。
5. 前記第１および第２の主面の少なくとも一方上に実装される搭載部品をさらに備える、請求項１に記載の電子部品。
6. 絶縁性材料をもって主要部が構成され、端子電極となるビアホール導体が厚み方向に延びるように形成されるとともに、前記ビアホール導体に接続された内部回路要素が内部に形成された、成形体を作製する、第１の工程と、
   前記ビアホール導体の位置に合わせて厚み方向に延びる貫通孔を前記成形体に形成することによって、前記ビアホール導体を分断するとともに、前記貫通孔の内面に前記ビアホール導体の一部を露出させる、第２の工程と、
   前記成形体を、前記貫通孔を通る分割線に沿って分割することによって、前記貫通孔の内面に露出した前記ビアホール導体の一部によって与えられた導電性材料からなる端子電極を有する電子部品を取り出す、第３の工程と
   を備え、
   前記第２の工程において、前記絶縁性材料は塑性変形可能な状態であり、前記貫通孔は打ち抜きパンチを用いて前記成形体を打ち抜くことによって形成され、前記打ち抜き時において、前記ビアホール導体の分断によって現れた露出面の、前記打ち抜き方向に沿って延びる側縁部の少なくとも一部を覆うように前記絶縁性材料を前記打ち抜きパンチの動作に従って塑性変形させることを特徴とする、電子部品の製造方法。
7. 前記ビアホール導体は、前記貫通孔を形成するための前記打ち抜き方向の少なくとも始端側に小径部を有し、前記打ち抜き時において、前記小径部の近傍にある前記絶縁性材料を前記打ち抜き方向に流動させる、請求項６に記載の電子部品の製造方法。
8. 前記ビアホール導体は、複数の前記小径部をその軸線方向に分布させた形状を有する、請求項７に記載の電子部品の製造方法。
9. 前記第２の工程は、前記貫通孔を形成する前に、前記ビアホール導体の中央部であって、前記貫通孔の形成が予定される領域内に、予備孔を貫通するように形成する工程をさらに備え、それによって、前記貫通孔を形成する工程において、前記絶縁性材料が前記予備孔に向かって流動し得るようにされる、請求項６に記載の電子部品の製造方法。
10. 前記絶縁性材料はセラミックであり、前記成形体を焼成する工程をさらに備える、請求項６に記載の電子部品の製造方法。
11. 前記第１の工程は、前記成形体を作製するため、複数のセラミックグリーンシートを積層する工程を含む、請求項１０に記載の電子部品の製造方法。
12. 前記成形体は、焼結開始温度および焼結完了温度の少なくとも一方が互いに異なる第１および第２のセラミックグリーンシートを混在させて積層してなるものである、請求項１１に記載の電子部品の製造方法。
13. 前記成形体を焼成する工程は、前記第２の工程の後であって、前記第３の工程の前に実施される、請求項１０ないし１２のいずれかに記載の電子部品の製造方法。

Images