JP4310468B2

JP4310468B2 - セラミック多層基板及びその製造方法

Info

Publication number: JP4310468B2
Application number: JP2006517875A
Authority: JP
Inventors: 修近川
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2004-10-29
Filing date: 2005-10-25
Publication date: 2009-08-12
Anticipated expiration: 2025-10-25
Also published as: JPWO2006046554A1; US7655103B2; EP1806958A4; CN101049058B; US20100092742A1; CN101049058A; KR100890371B1; US8124883B2; US20070184251A1; WO2006046554A1; KR20070042572A; EP1806958A1

Description

本発明は、セラミック多層基板及びその製造方法に関し、更に詳しくは、チップ型セラミック電子部品を内蔵するセラミック多層基板及びその製造方法に関するものである。

従来のこの種の技術としては特許文献１に記載の電子部品内蔵多層セラミック基板や、特許文献２に記載の多層セラミック基板およびその製造方法がある。

特許文献１に記載された電子部品内蔵多層セラミック基板は、多層セラミック基板と、多層セラミック基板内の凹部または貫通孔から形成される空間内に収容されたチップ型セラミック電子部品と、多層セラミック基板の層間または空間内に設けられている上記チップ型電子部品を配線している導体と備えている。このように多層セラミック基板内の空間内にチップ型電子部品を収容するため、平面性を悪化させることなく、所望形状の多層セラミック基板が得られる。

特許文献２に記載された多層セラミック基板及びその製造方法の場合には、セラミック機能素子を予め焼成して得られたプレート状の焼結体プレート（チップ型セラミック電子部品に相当する）をもって、コンデンサ素子、インダクタ素子及び抵抗素子等の機能素子を作製しておき、これらの機能素子を未焼結複合積層体内に内蔵させる。未焼結複合積層体は、基体用グリーン層と、難焼結性材料を含む拘束層と、配線導体とを備えており、これを焼成した時、拘束層の作用により、基体用グリーン層は主面方向での収縮が抑制される。拘束層を用いた無収縮工法によって焼成するため、セラミック機能素子を内蔵した状態で未焼結複合積層体を問題なく焼成することができると共に、セラミック機能素子と基体用グリーン層との間で成分の相互拡散が生じず、機能素子の特性が焼成後も維持される。

特公平０６−３２３７８号公報特開２００２−０８４０６７号公報

しかしながら、特許文献１及び特許文献２に記載の多層セラミック基板の場合には、チップ型セラミック電子部品を内蔵したセラミックグリーンシートの積層体を焼成して多層セラミック基板を得るため、焼成によって得られた多層セラミック基板の内蔵チップ型セラミック電子部品にクラックが生じたり、場合によってはチップ型セラミック電子部品が破壊されることすらあった。この現象は、拘束層を用いた無収縮工法においても認められた。また、これらの多層セラミック基板は、チップ型セラミック電子部品とセラミックグリーンシートとが密着した状態で焼成されるため、チップ型セラミック電子部品とセラミック層との間における材料成分の相互拡散を防止することが難しく、特許文献２に記載の技術でさえもチップ型電子部品の特性が低下する虞があった。

また、特許文献１に記載のように、チップ型セラミック電子部品を収納する凹部または貫通孔がキャビティとして形成されている多層セラミック基板の場合には、基板強度がキャビティの部分で著しく低下するという問題もあった。

本発明は、上記課題を解決するためになされたもので、チップ型セラミック電子部品にクラック等の損傷がなく、しかもチップ型セラミック電子部品の特性が低下することのない、信頼性の高いセラミック多層基板及びその製造方法を提供することを目的としている。

本発明者は、セラミック多層基板に内蔵されたチップ型セラミック電子部品が損傷する原因について種々検討した結果、以下の知見を得た。
即ち、セラミック多層基板のセラミック層とチップ型セラミック電子部品との熱膨張係数が大きく異なる場合にチップ型セラミック電子部品にクラックが発生したり、破損したりすることが判った。無収縮工法を採用することによって基板の面方向の収縮を抑制すれば、収縮しないチップ型セラミック電子部品を内蔵させることができる。ところが、積層セラミックコンデンサ等のチップ型セラミック電子部品は高誘電率材料によって構成されていることが多く、高誘電率材料は一般に熱膨張係数が大きい。これに対して、セラミック層となるセラミックグリーン層の材料は、低誘電率材料によって構成されることが多く、低誘電率材料は一般に熱膨張係数が小さい。

そのため、チップ型セラミック電子部品とセラミックグリーン層が密着した状態でこれらを焼成した後、常温まで冷却すると、冷却時にチップ型セラミック電子部品がセラミック層より大きく収縮し、セラミック層からチップ型セラミック電子部品に対して引っ張り力が働く。チップ型セラミック電子部品は、セラミック材料によって形成されているが、セラミック材料は引っ張り応力に対して弱いため、セラミック層からの引っ張り力によってクラックが発生したり、破損したりする。このため、セラミック多層基板に内蔵させるチップ型セラミック電子部品の構成材料が制限されることになる。換言すれば、チップ型セラミック電子部品とセラミック層とが密着していなければ、チップ型セラミック電子部品が損傷したり、チップ型セラミック電子部品の構成材料が制限されたりする不都合を解消することができる。

本発明は、上記知見に基づいてなされたもので、請求項１に記載のセラミック多層基板の製造方法は、複数のセラミックグリーン層を積層してなるセラミックグリーン積層体と、このセラミックグリーン積層体の内部に配置され、セラミック焼結体を素体とし且つ端子電極を有するチップ型セラミック電子部品とを、同時に焼成することによって、チップ型セラミック電子部品を内蔵するセラミック多層基板を製造する方法であって、上記セラミックグリーン積層体は、上記チップ型セラミック電子部品を搭載した第１のセラミックグリーンシートとこの第１のセラミックグリーンシートに隣接する第２のセラミックグリーンシートとを積層して得られるものであって、上記セラミックグリーン積層体を得る際に、上記セラミックグリーン積層体の内部において上記第１のセラミックグリーンシートと上記第２のセラミックグリーンシートの界面に上記チップ型セラミック電子部品を配置し、且つ、上記第１及び／または第２のセラミックグリーンシートと上記チップ型セラミック電子部品との間に予め密着防止部材を介在させて、上記チップ型セラミック電子部品が上記第１及び／または第２のセラミックグリーンシートと密着防止部材を介して接した状態にして、上記セラミックグリーン積層体、上記チップ型セラミック電子部品及び上記密着防止材を焼成することを特徴とするものである。

また、本発明の請求項２に記載のセラミック多層基板の製造方法は、請求項１に記載の発明において、上記密着防止材を上記セラミック焼結体の表面に付与する工程を備えたこと特徴とするものである。
また、本発明の請求項３に記載のセラミック多層基板の製造方法は、請求項１に記載の発明において、上記密着防止材を上記セラミックグリーンシート側に付与する工程を備えたこと特徴とするものである。

また、本発明の請求項４に記載のセラミック多層基板の製造方法は、請求項１〜請求項３のいずれか１項に記載の発明において、上記密着防止材として、上記セラミックグリーン層の焼結温度以下で燃焼または分解する樹脂を用いること特徴とするものである。

また、本発明の請求項５に記載のセラミック多層基板の製造方法は、請求項１〜請求項３のいずれか１項に記載の発明において、上記密着防止材として、上記セラミックグリーン層の焼結温度では実質的に焼結しないセラミック粉末を用いること特徴とするものである。

また、本発明の請求項６に記載のセラミック多層基板の製造方法は、請求項１〜請求項５のいずれか１項に記載の発明において、上記セラミックグリーン層を低温焼結セラミック材料によって形成し、上記セラミックグリーン積層体の内部に銀または銅を主成分とする導体パターンを形成すること特徴とするものである。

また、本発明の請求項７に記載のセラミック多層基板の製造方法は、請求項１〜請求項６のいずれか１項に記載の発明において、上記セラミックグリーン積層体の一方の主面または両主面に、上記セラミックグリーン層の焼結温度では実質的に焼結しない難焼結性粉末からなる収縮抑制層を付与する工程を備えたこと特徴とするものである。

また、本発明の請求項８に記載のセラミック多層基板は、複数のセラミック層が積層され且つ導体パターンを有するセラミック積層体と、上下のセラミック層の界面に設けられ、セラミック焼結体を素体とし且つ端子電極を有するチップ型セラミック電子部品と、を備えたセラミック多層基板であって、上記チップ型セラミック電子部品は、上記上下のセラミック層の界面に配置され、且つ、上記セラミック積層体と上記チップ型セラミック電子部品の上記素体との界面に空隙が介在することを特徴とするものである。

また、本発明の請求項９に記載のセラミック多層基板は、複数のセラミック層が積層され且つ導体パターンを有するセラミック積層体と、上下のセラミック層の界面に設けられ、セラミック焼結体を素体とし且つ端子電極を有するチップ型セラミック電子部品と、を備えたセラミック多層基板であって、上記チップ型セラミック電子部品は、上記上下のセラミック層の界面に配置され、且つ、上記セラミック積層体と上記チップ型セラミック電子部品の上記素体との界面に未焼結セラミック粉末が介在することを特徴とするものである。

また、本発明の請求項１０に記載のセラミック多層基板は、請求項８または請求項９に記載の発明において、上記セラミック層は、低温焼結セラミック層であることを特徴とするものである。

本発明の請求項１〜請求項１０に記載の発明によれば、チップ型セラミック電子部品にクラック等の損傷がなく、しかもチップ型セラミック電子部品の特性が低下することのない、信頼性の高いセラミック多層基板及びその製造方法を提供することができる。

（ａ）、（ｂ）はそれぞれ本発明のセラミック多層基板の一実施形態を示す図で、（ａ）はその全体を示す断面図、（ｂ）は（ａ）の要部を拡大して示す断面図である。（ａ）〜（ｃ）はそれぞれ図１に示すセラミック多層基板の製造工程の要部を示す工程図で、（ａ）はセラミックグリーンシートを示す断面図、（ｂ）は（ａ）に示すセラミックグリーンシートにチップ型セラミック電子部品を載置する状態を示す断面図、（ｃ）は（ｂ）に示すチップ型セラミック電子部品を拡大して示す断面図である。図１に示すセラミック多層基板の製造工程で、セラミックグリーン積層体を形成する工程を示す断面図である。（ａ）〜（ｃ）はそれぞれ図１に示すセラミック多層基板の製造工程で、（ａ）は焼成前のセラミックグリーン積層体を示す断面図、（ｂ）は焼成後のセラミック多層基板を示す断面図、（ｃ）は（ｂ）に示すセラミック多層基板に表面実装部品を搭載した状態を示す断面図である。（ａ）、（ｂ）はそれぞれ本発明のセラミック多層基板の他の実施形態を示す図で、（ａ）はその全体を示す断面図、（ｂ）は（ａ）の要部を拡大して示すに断面図である。（ａ）、（ｂ）はそれぞれ図５に示すセラミック多層基板の製造方法の要部を示す図で、（ａ）はチップ型セラミック電子部品を内蔵させる直前を示す断面図、（ｂ）は内蔵させた直後を示す断面図である。本発明のセラミック多層基板の更に他の実施形態の要部を拡大して示す断面図である。本発明のセラミック多層基板の更に他の実施形態の要部を拡大して示す断面図である。本発明のセラミック多層基板の更に他の実施形態の要部を拡大して示す断面図である。

符号の説明

１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄセラミック多層基板
１１セラミック積層体
１１Ａセラミック層
１２導体パターン
１３、１１３チップ型セラミック電子部品
１３Ａ外部端子電極（端子電極）
１５粉末層（未焼結粉末）
１６、１６Ａ拘束層（収縮抑制層）
１１１セラミックグリーン積層体
１１１Ａセラミックグリーンシート（セラミックグリーン層）
１１５ペースト層（密着防止材）
Ｖ空隙

以下、図１〜図９に示す実施形態に基づいて本発明を説明する。

第１の実施形態
本実施形態のセラミック多層基板１０は、図１の（ａ）に示すように、複数のセラミック層１１Ａが積層され且つ内部導体パターン１２が形成されたセラミック積層体１１と、上下のセラミック層１１Ａの界面に複数配置され、セラミック焼結体を素体とし且つその両端部に外部端子電極１３Ａを有するチップ型セラミック電子部品１３と、を備えて構成されている。また、セラミック積層体１１の両主面（上下両面）にはそれぞれ表面電極１４、１４が形成されている。

セラミック積層体１１の一方の主面（本実施形態では上面）には表面電極１４を介して複数の表面実装部品２０が実装されている。表面実装部品２０としては、半導体素子、ガリウム砒素半導体素子等の能動素子やコンデンサ、インダクタ、抵抗等の受動素子等が半田や導電性樹脂を介して、あるいはＡｕ、Ａｌ、Ｃｕ等のボンディングワイヤーを介してセラミック積層体１１上面の表面電極１４に電気的に接続されている。チップ型セラミック電子部品１３と表面実装部品２０は、表面電極１４及び内部導体パターン１２を介して互いに電気的に接続されている。このセラミック多層基板１０は、他方の主面（本実施形態では、下面）の表面電極１４を介してマザーボード等の実装基板に実装することができる。

而して、セラミック積層体１１を構成するセラミック層１１Ａの材料は、セラミック材料であれば特に制限されないが、例えば低温焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料が好ましい。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼結セラミックとしては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ_２Ｏ_３−ＳｉＯ_２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ_２Ｏ_３−ＳｉＯ_２系セラミック粉末やＡｌ_２Ｏ_３−ＣａＯ−ＳｉＯ_２−ＭｇＯ−Ｂ_２Ｏ_３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。

セラミック積層体１１の材料として低温焼結セラミック材料を用いることによって、内部導体パターン１２及び表面電極１４にＡｇまたはＣｕ等の低抵抗で低融点をもつ金属を用いることができ、セラミック積層体１１と内部導体パターン１２とを１０５０℃以下の低温で同時焼成することができる。

また、セラミック材料として、高温焼結セラミック（ＨＴＣＣ：High Temperature Co-fired Ceramic）材料を使用することもできる。高温焼結セラミック材料としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助材を加え、１１００℃以上で焼結されたものが用いられる。このとき、内部導体パターン１２及び表面電極１４としては、モリブデン、白金、パラジウム、タングステン、ニッケル及びこれらの合金から選択される金属を使用する。

セラミック積層体１１は、図１の（ａ）に示すように、その内部に形成された内部導体パターン１２と、その上下両面に形成された表面電極１４、１４とを有している。内部導体パターン１２は、上下のセラミック層１１Ａの界面に沿って所定のパターンで形成された面内導体１２Ａと、上下の面内導体１２Ａを接続するように所定のパターンで配置して形成されたビア導体１２Ｂとから形成されている。

チップ型セラミック電子部品１３は、図１の（ａ）、（ｂ）に示すように、上下のセラミック層１１Ａ、１１Ａの界面に配置され、その外部端子電極１３Ａが上下のセラミック層１１Ａ、１１Ａの界面に形成された面内導体１２Ａに接続されている。面内導体１２Ａの外部端子電極１３Ａとの接続部１２Ｃは、チップ型セラミック電子部品１３と一緒に下側のセラミック層１１Ａに食い込んで断面形状が外部端子電極１３Ａの端面の略下半分から底面に渡って略Ｌ字状に形成されている。また、同図の（ｂ）に拡大して示すように、チップ型セラミック電子部品１３の外部端子電極１３Ａ以外の部分、即ちセラミック素体部１３Ｂとセラミック層１１Ａとの間には空隙Ｖが形成され、セラミック素体部１３Ｂがセラミック層１１Ａから離間している。この空隙Ｖは、後述するように焼成工程で密着防止材を介して形成されるもので、焼成時にチップ型セラミック電子部品１３の熱膨張係数とセラミック層１１の熱膨張係数との差に起因するチップ型セラミック電子部品１３の損傷を防止すると共に、空隙Ｖを介してセラミック素体部１３Ｂとセラミック層１１Ａ間の材料成分の相互拡散を防止する機能を有している。

チップ型セラミック電子部品１３としては、特に制限されないが、例えばチタン酸バリウムやフェライト等の１０５０℃以上、更には１２００℃以上で焼成されたセラミック焼結体を素体としたもの、例えば図１の（ｂ）に示す積層セラミックコンデンサの他、インダクタ、フィルタ、バラン、カップラ等のチップ型セラミック電子部品を用いることができ、これらのチップ型セラミック電子部品を目的に応じて単数あるいは複数適宜選択して用いることができる。本実施形態のチップ型セラミック電子部品１３は、同図に示すように、複数のセラミック層が積層されてなるセラミック素体部１３Ｂと、上下のセラミック層間に介在し且つ左右の外部端子電極１３Ａ、１３Ａから互いに対向する外部端子電極１３Ａ、１３Ａに向けてそれぞれ延びる複数の内部電極１３Ｃと、を有し、セラミック素体部１３Ｂのセラミック層とその上下の内部電極１３Ｃ、１３Ｃとでコンデンサが形成されている。

チップ型セラミック電子部品１３は、図１の（ａ）に示すように、セラミック積層体１１内に複数個設けられている。複数個のチップ型セラミック電子部品１３は、それぞれ同一種のもの、つまりセラミック層の材料、層の厚み、積層数が実質的に同一のもので、同図に示すように、セラミック積層体１１の上面から同一深さのセラミック層１１Ａ上に纏めて配置されている。このように複数個のチップ型セラミック電子部品１３が同一界面に配置されているため、焼成時に各チップ型セラミック電子部品１３に大きな圧力や収縮力が作用しても、これらの圧力は全てのチップ型セラミック電子部品１３に対して実質的に同一大きさで作用するため、複数個のチップ型セラミック電子部品１３間の特性値のバラツキを抑制することができる。

また、複数個のチップ型セラミック電子部品１３は、図１の（ｂ）に示すように、それぞれのセラミック素体部１３Ｂのセラミック層及び内部電極１３Ｃがセラミック層１１Ａの界面に対して平行に配置されている。セラミック素体部１３Ｂのセラミック層がセラミック層１１Ａに平行であるため、セラミック層１１Ａの界面に対して垂直な方向の圧力や収縮力が作用しても、これらの圧力はチップ型セラミック電子部品１３が劈開する方向に対して垂直に作用するため、チップ型セラミック電子部品１３にクラックが発生することを防止することができる。

また、チップ型セラミック電子部品１３において、その厚みをＡ、その長手方向の長さをＢと定義すると、厚みＡと長さＢは、２≦（Ｂ／Ａ）≦４０の関係を満たすことが好ましい。Ｂ／Ａが２未満ではチップ型セラミック電子部品１３の厚みが相対的に大きくなって圧縮作用による圧電効果を受け易くなるため、特性値のバラツキが生じ易く、また、Ｂ／Ａが４０を超えるとチップ型セラミック電子部品１３の厚みが薄くなって機械的強度が弱くなり、加圧時の圧力で割れ易くなる。尚、チップ型セラミック電子部品の厚みとは、そのセラミック層の積層方向の厚みである。

また、複数個のチップ型セラミック電子部品１３は、同一のセラミック層１１Ａ上に配置されていることが好ましいが、必要に応じて上下のセラミック層１１Ａ、１１Ａの界面のいずれの場所にも配置することもできる。複数個のチップ型セラミック電子部品１３は、上下の異なる複数の界面に渡って複数積層して配置しても良い。それぞれの複数個のチップ型セラミック電子部品１３は、目的に応じて、面内導体１２Ａの接続部１２Ｃを介して互いに直列及び／または並列に接続して、セラミック多層基板１０の多機能化、高性能化を実現することができる。

また、表面実装部品２０は、図１の（ａ）に示すようにチップ型セラミック電子部品１３と適宜組み合わせて用いられる。チップ型セラミック電子部品１３と表面実装部品２０とは表面電極１４、内部導体パターン１２を介して互いに接続されている。表面実装部品２０が集積回路等の電源ノイズの影響を受けやすい部品である場合には、表面実装部品２０の電源端子及び接地端子の直下近傍で積層セラミックコンデンサをチップ型セラミック電子部品１３として接続することにより、集積回路等の表面実装部品２０の端子配置の制約を受けることなく、また、別途マザーボードにチップ型セラミック電子部品（例えば、積層セラミックコンデンサ）を実装することなく、電源電圧の安定供給及び出力の発振防止など、高効率でノイズ除去を行うことができる。

次いで、図２〜図４を参照しながらセラミック多層基板１０の製造方法について説明する。
本実施形態では無収縮工法を用いてセラミック多層基板１０を作製する場合について説明する。無収縮工法とは、セラミック積層体１１としてセラミック材料を用いた場合にセラミック積層体の焼成前後でセラミック積層体の平面方向の寸法が実質的に変化しない工法のことを云う。

本実施形態ではまず、例えば低温焼結セラミック材料を含むスラリーを用いて、セラミックグリーンシートを所定枚数作製する。また、図２の（ａ）、（ｂ）に示すように、セラミック焼結体を素体とするチップ型セラミック電子部品１１３を搭載するためのセラミックグリーンシート１１１Ａには所定のパターンでビアホールを形成する。これらのビアホール内に例えばＡｇまたはＣｕを主成分とする導電性ペーストを充填してビア導体部１１２Ｂを形成する。更に、スクリーン印刷法を用いて同種の導電性ペーストをセラミックグリーンシート１１１Ａ上に所定のパターンで塗布して、面内導体部１１２Ａを形成し、面内導体部１１２Ａとビア導体部１１２Ｂとを適宜接続する。その他のセラミックグリーンシート１１１Ａもこれと同一要領で作製する。

尚、焼成時のチップ型セラミック電子部品については符号「１１３」を附し、焼成後の降温時以降のチップ型セラミック電子部品については符号「１３」を附して説明する。

一方、図２の（ｃ）に示すようにセラミック焼結体を素体とするチップ型セラミック電子部品１１３を準備し、このチップ型セラミック電子部品１１３の外部端子電極部１１３Ａ以外のセラミック素体部１１３Ｂの全周面に熱分解性の樹脂からなる樹脂ペーストを密着防止材として塗布して、厚み１〜３０μｍのペースト層１１５を形成する。尚、密着防止材は、セラミック素体部１１３Ｂの全周面に形成されていることが好ましいが、その少なくとも一部に形成されていれば良い。特に、大きな圧力が加わる上下の面に形成されていることが好ましい。

密着防止材としては、焼成時にはチップ型セラミック電子部品１１３とセラミックグリーンシート１１１Ａとの間の材料成分の相互拡散を防止し、焼成後にはチップ型セラミック電子部品１１３の収縮を許容するための非拘束領域を形成する材料であれば、特に制限されない。このような密着防止材としては、本実施形態のように焼成によって燃焼、分解して空隙Ｖを形成する樹脂や、焼成によっても焼結せずセラミック素体部１３Ｂと固着しないセラミック粉末材料等を用いることができる。燃焼性の樹脂としては、例えばブチラール系樹脂を用いることができ、分解性の樹脂としては、例えばアクリル系樹脂を用いることができる。セラミック粉末材料としては、後述する難焼結性粉末等を用いることができる。尚、樹脂ペースト中には、空隙の形成を妨げない程度に低温焼結セラミック材料が含まれていても良い。

チップ型セラミック電子部品１１３のセラミック素体部１１３Ｂにペースト層１１５を形成した後、チップ型セラミック電子部品１１３が配置されるセラミックグリーンシート１１１Ａの面内導体部１１２Ａに、スプレー等を用いて有機系接着剤を塗布または噴霧して有機系接着剤層（図示せず）を形成する。その後、図２の（ｂ）に示すように、チップ型セラミック電子部品１１３の外部端子電極部１１３Ａ、１１３Ａをセラミックグリーンシート１１１Ａの面内導体部１１２Ａに位置合わせした後、チップ型セラミック電子部品１１３をセラミックグリーンシート１１１Ａ上に搭載して、チップ型セラミック電子部品１１３の外部端子電極部１１３Ａを、有機系接着剤層を介して面内導体部１１２Ａ上に接合、固定する。尚、有機系接着剤としては、合成ゴムや合成樹脂と可塑剤を加えた混合物などを使用することができる。また、有機系接着剤層の厚みは、塗布の場合には３μｍ以下、噴霧の場合には１μｍ以下が好ましい。

その後、図３に示すように面内導体部１１２Ａ及びビア導体部１１２Ｂを有するセラミックグリーンシート１１１Ａとチップ型セラミック電子部品１１３が搭載されたセラミックグリーンシート１１１Ａとを所定の順序で拘束層１１６上に積層し、最上層の表面電極部１１４を有するセラミックグリーンシート１１１Ａを積層して、拘束層１１６上にセラミックグリーン積層体１１１を形成する。更に、このセラミックグリーン積層体１１１の上面に拘束層１１６を積層し、上下の拘束層１１６を介してセラミックグリーン積層体１１１を所定の温度及び圧力で熱圧着して、図４の（ａ）に示す圧着体１１０を得る。拘束層１１６としては、セラミックグリーン積層体１１１の焼結温度では焼結しない難焼結性粉末（例えばＡｌ_２Ｏ_３等のように焼結温度の高いセラミック粉末）、具体的にはＡｌ_２Ｏ_３を主成分として含むと共に有機バインダを副成分として含むスラリーから同図に示すようにシート状に形成されたものを用いる。

然る後、図４の（ａ）に示す圧着体１１０を例えば空気雰囲気中８７０℃で焼成して、図４の（ｂ）に示すセラミック多層基板１０を得る。焼成温度としては、低温焼結セラミック材料が焼結する温度、例えば８００〜１０５０℃の範囲が好ましい。焼成温度が８００℃未満ではセラミックグリーン積層体１１１のセラミック成分が十分に焼結しない虞があり、１０５０℃を超えると焼成時に内部導体パターン１２の金属粒子が溶融してセラミックグリーン積層体１１１内へ拡散する虞がある。

セラミックグリーン積層体１１１を焼成する際に、チップ型セラミック電子部品１１３のセラミック素体部１１３Ｂの周面に形成されたペースト層１１５は、燃焼または熱分解し、図１の（ｂ）に示すようにチップ型セラミック電子部品１１３のセラミック素体部１１３Ｂとセラミックグリーンシート１１１Ａの間に狭い空隙Ｖができる。このため、セラミックグリーンシート１１１Ａが焼結する段階でセラミック層１１Ａとチップ型セラミック電子部品１１３のセラミック素体部１１３Ｂとの間での材料成分の相互拡散を確実に防止することができ、焼成後のチップ型セラミック電子部品１３の特性を低下させることがない。また、チップ型セラミック電子部品１１３の外部端子電極部１１３Ａと面内導体部１１２Ａは、焼結する際にそれぞれの金属粒子が粒成長して一体化して接続される。

チップ型セラミック電子部品１１３は、焼成時に外部端子電極部１１３Ａを介して面内導体部１１２Ａと一体的に強固に接続され、またペースト層１１５の燃焼、分解によってセラミックグリーンシート１１１Ａとの間に空隙Ｖが形成されるため、焼成後の降温時に、チップ型セラミック電子部品１３とセラミック層１１Ａとの間に大きな熱膨張係数差があっても、チップ型セラミック電子部品１３の収縮に伴って延性に富む面内導体１２Ａが延びるため、チップ型セラミック電子部品１３には無理な引っ張り力が働かず、チップ型セラミック電子部品１３にクラックが発生したり、チップ型セラミック電子部品１３が損傷したりすることはない。

焼成後には、ブラスト処理や超音波洗浄処理によって上下の拘束層１１６を除去して、セラミック多層基板１０を得ることができる。更に、図４の（ｃ）に示すようにセラミック多層基板１０の表面電極１４に所定の表面実装部品２０を半田等の手法で実装して最終製品を得ることができる。尚、チップ型セラミック電子部品１１３の外部端子電極部１１３Ａは、導電性ペーストを塗布して焼き付けたものであっても、導電性ペーストを塗布して乾燥させて焼き付ける前のものであっても良い。

以上説明したように本実施形態によれば、複数のセラミックグリーンシート１１１Ａを積層してなるセラミックグリーン積層体１１１と、このセラミックグリーン積層体１１１の内部に配置され、セラミック焼結体を素体とし且つその両端に外部端子電極部１１３Ａを有するチップ型セラミック電子部品１１３とを、同時に焼成することによって、チップ型セラミック電子部品１３を内蔵するセラミック多層基板１０を製造することができる。この際に、予めセラミック素体部１１３Ｂの全周面にペースト層１１５が形成されたチップ型セラミック電子部品１１３を上下のセラミックグリーンシート１１１Ａ、１１１Ａの界面に配置し、セラミックグリーンシート１１１Ａとチップ型セラミック電子部品１１３のセラミック素体部１１３Ｂとの間にペースト層１１５を介在させて、これら三者を焼成するようにしたため、焼成時にペースト層１１５が燃焼、分解してチップ型セラミック電子部品１１３のセラミック素体部１１３Ｂとセラミックグリーンシート１１１Ａの間に空隙Ｖができ、チップ型セラミック電子部品１１３のセラミック素体部１１３Ｂとセラミック層１１Ａとの間で材料成分の相互拡散がなく、チップ型セラミック電子部品１３の特性が低下することがなく、また、焼成後の降温時にはチップ型セラミック電子部品１３はセラミック層１１Ａとの間に空隙Ｖがあってセラミック層１１Ａに拘束されずに延性のある面内導体１２Ａを介して収縮するため、チップ型セラミック電子部品１３に無理な引っ張り力が作用せず、チップ型セラミック電子部品１３にクラックを生じたり、チップ型セラミック電子部品１３が損傷することもない。

従って、本実施形態によれば、チップ型セラミック電子部品１３にクラック等の損傷がなく、しかもチップ型セラミック電子部品１３の特性が低下することのない、信頼性の高いセラミック多層基板１０を得ることができる。

また、本実施形態によれば、セラミック層１１Ａは低温焼結セラミック層であるため、内部導体パターン１２及び表面電極１４としてＡｇまたはＣｕ等の低抵抗で安価な金属を用いることができ、製造コストの低減や高周波数特性の向上に寄与することができる。

第２の実施形態
本実施形態においても、第１の実施形態と同一または相当部分には同一符号を附して説明する。

本実施形態のセラミック多層基板１０Ａは、例えば図５の（ａ）、（ｂ）に示すように、セラミック積層体１１、内部導体パターン１２、チップ型セラミック電子部品１３を備え、セラミック積層体１１の上面には複数の表面実装部品２０が搭載されている。本実施形態のセラミック多層基板１０Ａは、セラミック積層体１１内の内部導体パターン１２に対するチップ型セラミック電子部品１３の接続構造を異にする以外は第１の実施形態と実質的に同様に構成されている。即ち、チップ型セラミック電子部品１３のセラミック素体部１３Ｂの周囲には空隙Ｖが形成され、セラミック層１１Ａから離間している。

本実施形態における接続構造では、チップ型セラミック電子部品１３が接続部１２Ｃを介して面内導体１２Ａに接続されている。この接続部１２Ｃは、図５の（ｂ）に示すように第１、第２接続導体１２Ｄ、１２Ｅによって形成されている。第１接続導体１２Ｄは、同図に示すように、チップ型セラミック電子部品１３が配置された上下のセラミック層１１Ａ、１１Ａの界面に設けられた面内導体１２Ａから下側のセラミック層１１Ａと外部端子電極１３Ａの端面との界面に沿って下方に延び、外部端子電極１３Ａの下面まで達して、側面の断面形状がＬ字状に形成されている。第２接続導体１２Ｅは、同図に示すように、チップ型セラミック電子部品１３が配置された上下のセラミック層１１Ａ、１１Ａの界面に設けられた面内導体１２Ａから上側のセラミック層１１Ａと外部端子電極１３Ａの端面との界面に沿って上方に延び、外部端子電極１３Ａの上面まで達して、側面の断面形状が倒Ｌ字状に形成されている。第１、第２接続導体１２Ｄ、１２Ｅの幅は、少なくともチップ型セラミック電子部品１３の幅に相当する寸法に形成されていることが好ましい。

従って、第１、第２接続導体１２Ｄ、１２Ｅは、チップ型セラミック電子部品１３の上面端部、端面及び下面端部を連続して被覆し、その外部端子電極１３Ａを上下両面から掴むように断面が角張ったＣ字形状（以下、単に「Ｃ字形状」と称す。）を呈する接続部１２Ｃとして形成され、外部端子電極１３Ａの三面、好ましくは両側面を含めた五面に対して電気的に接続されている。第１、第２接続導体１２Ｄ、１２Ｅは、それぞれ面内導体１２Ａの線幅より広く形成されているため、面内導体１２Ａとの間で面内導体１２Ａの幅方向の位置ズレがあっても面内導体１２Ａと確実に接続され、面内導体１２Ａと外部端子電極１３Ａとを確実に接続するようになっている。

本実施形態の接続構造を得るためには、図６の（ａ）、（ｂ）に示すように、予めスクリーン印刷等の手法で第１、第２接続導体部１１２Ｄ、１１２Ｅが形成された上下のセラミックグリーンシート１１１Ａ、１１１’Ａ内にセラミック素体部１１３Ｂの外周面にペースト層１１５が形成されたセラミック焼結体を素体とするチップ型セラミック電子部品１１３を内蔵させる。そして、チップ型セラミック電子部品１１３を内蔵するセラミックグリーンシート１１１Ａ、１１１’Ａを他のセラミックグリーンシート１１１Ａと所定の順序で積層し、その上下を拘束層で挟持した状態で焼成すると、チップ型セラミック電子部品１１３のペースト層１１５が燃焼、分解して、図５の（ｂ）に示すようにチップ型セラミック電子部品１３のセラミック素体部１３Ｂの周囲に空隙Ｖを有するセラミック多層基板１０Ａが得られる。本実施形態では、チップ型セラミック電子部品１３と面内導体１２Ａとが接続部１２Ｃを介してより確実に接続され、接続信頼性を高めることができる他、第１の実施形態と同様の作用効果を期することができる。

第３の実施形態
第１、第２の実施形態では密着防止材として樹脂を用いてチップ型セラミック電子部品１３のセラミック素体部１３Ｂとセラミック層１１Ａとの間に空隙Ｖを形成する場合について説明したが、本実施形態では密着防止材として難焼結性粉末を用いる。難焼結性粉末としては、前述した拘束層と同様に、セラミック層１１Ａの焼結温度では焼結しない粉末材料であれば特に制限されず、例えばＡｌ_２Ｏ_３等のように焼結温度がセラミック層１１Ａの焼結温度より高いセラミック粉末が好ましい。本実施形態においても、第１、第２の実施形態と同一または相当部分には同一符号を附して説明する。

即ち、本実施形態のセラミック多層基板１０Ｂは、図７に示すようにチップ型セラミック電子部品１３のセラミック素体部１３Ｂとセラミック層１１Ａの間に難焼結性粉末からなる粉末層１５が形成されている以外は、図１に示す第１の実施形態のセラミック多層基板１０と実質的に同様に構成されている。

セラミック多層基板１０Ｂを作製する際には、第１、第２の実施形態における樹脂ペーストに代えて難焼結性粉末を主成分とし、有機バインダを副成分とするペースト（粉末ペースト）をチップ型セラミック電子部品のセラミック素体部の外周面に塗布して粉末ペースト層を形成する以外は、第１、第２の実施形態と同様に作製する。焼成時には、粉末ペースト層の有機バインダ等の副成分が燃焼、分解して消失して実質的に未焼結の難焼結性粉末のみが残って粉末層１５を形成する。チップ型セラミック電子部品１３は、焼成後の降温時に膨張状態から収縮する際にセラミック層１１Ａに拘束されることがなく粉体層１５に沿って収縮することができ、延いてはチップ型セラミック電子部品１３にクラックが発生したり、チップ型セラミック電子部品１３が破損することもない。

また、チップ型セラミック電子部品１３のセラミック素体部１３Ｂとセラミック層１１Ａとの間には粉末層１５が介在するため、セラミック素体部１３Ｂとセラミック層１１Ａとの間での材料成分の相互拡散を確実に防止することができる。従って、本実施形態においても第１、第２の実施形態と同様の作用効果を期することができる。

第４の実施形態
本実施形態のセラミック多層基板１０Ｃは、図８に示すようにセラミック積層体１１内の内部導体パターン１２のチップ型セラミック電子部品１３に対する接続部１２Ｃの形態を異にする以外は第３の実施形態と実質的に同様に構成されている。即ち、本実施形態では、同図に示すようにチップ型セラミック電子部品１３のセラミック素体部１３Ｂとセラミック層１１Ａの間に難焼結性粉末からなる粉末層１５が形成されている。内部導体パターン１２のチップ型セラミック電子部品１３との接続部１２Ｃは、同図に示すように第１、第２接続導体１２Ｄ、１２Ｅによって形成され、実質的に第２の実施形態の接続構造と同様に構成されている。従って、本実施形態においても図７に示す第３の実施形態のセラミック多層基板１０Ｂと同様の作用効果を期することができる。

第５の実施形態
本実施形態のセラミック多層基板１０Ｄは、図９に示すようにセラミック層１１Ａの間に拘束層１６Ａが適宜介在している以外は、図７に示す第３の実施形態のセラミック多層基板１０Ｂと同様に構成されている。従って、以下では、第３の実施形態と同一または相当部分には同一符号を附して本実施形態を説明する。

本実施形態では、セラミックグリーン積層体を作製する際に、例えば、セラミックグリーンシートと拘束層とを重ねて複合シートを作製する。そして、チップ型セラミック電子部品を内蔵させる時には、一枚の複合シートのセラミックグリーンシート側に面内導体部及びビア導体部を形成し、このセラミックグリーンシート上にチップ型セラミック電子部品を搭載して、粉末ペースト層がセラミック素体部に形成されたチップ型セラミック電子部品をセラミックグリーンシート上に接合、固定する。次いで、他の複合シートのセラミックグリーンシートをチップ型セラミック電子部品側に向けて積層する。後は、チップ型セラミック電子部品を内蔵した複合シートと他の複合シートとを積層してセラミックグリーン積層体を作製し、焼成する。セラミックグリーン積層体の焼成時には、チップ型セラミック電子部品のセラミック素体部とセラミックグリーンシートとの間の粉末ペースト層の有機バインダが燃焼して粉末層が形成されると共にセラミックグリーンシートのガラス成分が拘束層中に拡散し、拘束層のセラミック材料が結合して一体化し、図９に示すように、セラミック積層体１１内でチップ型セラミック電子部品１３のセラミック素体部１３Ｂとセラミック層１１Ａの間に粉末層１５が形成されると共に他の上下のセラミック層１１Ａ、１１Ａ間に拘束層１６Ａが形成される。

本実施形態によれば、チップ型セラミック電子部品１３のセラミック素体部１３Ｂとセラミック層１１Ａの間に粉末層１５が介在するため、第３の実施形態と同様の作用効果が奏し得られると共に、セラミックグリーン積層体内にその積層方向全体に渡って複数の拘束層を所定間隔毎に介在させてセラミックグリーン積層体を焼成するため、焼成時にセラミックグリーン積層体の表面から中心部まで均等に各セラミック層の面方向の収縮を抑制することができ、基板内部のクラックを防止することができると共に基板の反りを防止することができる。尚、本実施形態では粉末層１５を設ける場合について説明したが、粉末層１５に代えて空隙Ｖを設けても良い。

尚、上記各実施形態では、密着防止材はセラミック素体部１１３Ｂの表面にペースト層１１５として形成した例について説明したが、密着防止材からなるペースト層はセラミック素体部１１３Ｂに対応させてセラミックグリーンシート１１１Ａ側に形成しても良い。

実施例１
本実施例ではチップ型セラミック電子部品に熱分解性の樹脂からなるペースト層を形成し、無収縮工法で焼成してセラミック多層基板を作製し、チップ型セラミック電子部品（積層セラミックコンデンサ）のクラックの有無をもって、焼成後の降温時に積層セラミックコンデンサに無理な引っ張り力が作用しているか否かを調べた。また、内蔵された積層セラミックコンデンサの容量を測定し、容量変動を介して材料成分の相互拡散の程度を調べた。

〔セラミック多層基板の作製〕
セラミック多層基板を作製するには、まず、Ａｌ_２Ｏ_３をフィラーとし、セラミック材料としてホウ珪酸ガラスを焼結助材とする低温焼結セラミック材料を用いてスラリーを調製し、このスラリーをキャリアフィルム上に塗布して複数枚のセラミックグリーンシートを作製した。そして、一枚のセラミックグリーンシートに対してレーザー加工によりビアホールをそれぞれ形成した後、セラミックグリーンシートを平滑な支持台の上に密着させた状態で、Ａｇ粉末を主成分とする導電性ペーストを、メタルマスクを用いてビアホール内に押し込むことによってビア導体部を形成した。このセラミックグリーンシートに同一の導電性ペーストをスクリーン印刷して所定のパターンで面内導体部を形成した。他のセラミックグリーシートについても同様にしてビア導体部及び面内導体部を適宜形成した。この低温焼結セラミック材料からなるセラミック層の熱膨張係数は７ｐｐｍ／℃である。

次いで、セラミック焼結体を素体とするチップ型セラミック電子部品として積層セラミックコンデンサを用意した。この積層セラミックコンデンサは、１３００℃で焼成されたセラミック焼結体（サイズ：１．０ｍｍ×０．３ｍｍ×０．３ｍｍ、内部電極；Ｐｄ、容量規格：８０ｐＦ、熱膨張係数：１４ｐｐｍ／℃）からなり、その両端にＡｇを主成分とする導電性ペーストを塗布して外部端子電極部が形成されている。外部端子電極部にはメッキ処理が施されていない。積層セラミックコンデンサの容量のバラツキは３ＣＶ＝４．０％であった。そして、積層セラミックコンデンサのセラミック素体部の外周面に熱分解性の樹脂ペーストを薄く塗布してペースト層を形成した。その後、例えばスプレーを用いて所定のセラミックグリーンシート上に有機系接着剤を塗布して面内導体部に有機系接着剤層を形成した後、マウンターを用いて積層セラミックコンデンサを所定の面内導体部に合わせて搭載し、積層セラミックコンデンサを面内導体部に接合、固定した。

本実施例では、焼成後の厚さが５０μｍになる２００ｍｍ×２００ｍｍ角のセラミックグリーンシートを１０枚積層し、複数の積層セラミックコンデンサを焼成後に基板表面から２５０μｍの深さで、厚さ方向の中間部に位置するようにセラミックグリーンシートの積層体内に配置して圧着した。積層セラミックコンデンサは、１０ｍｍ×１０ｍｍ角の領域に１０個ずつ内蔵させた。従って、２００ｍｍ×２００ｍｍ角のセラミックグリーンシートの圧着体内には４０００個の積層セラミックコンデンサが同一深さに配置されていることになる。

２００ｍｍ×２００ｍｍ角の圧着体の両面に拘束層となるシートを積層した後、この積層体を例えば１０ＭＰａ以上の圧力で仮圧着した。拘束層としては、Ａｌ_２Ｏ_３にセラミックグリーンシートに使用されるホウ珪酸ガラスを０．５重量％添加して形成されたシートを使用した。ホウ珪酸ガラスを微量添加することにより、基板との密着性を高め、シートによる収縮抑制効果を高めている。ホウ珪酸ガラスは微量であるため、セラミック材料の焼成温度では拘束層は焼結しない。仮圧着の圧力が１０ＭＰａ未満ではセラミックグリーンシート同士の圧着が不十分で、層間剥離を生じる場合がある。仮圧着後、例えば２０ＭＰａ以上、２５０ＭＰａ以下の圧力で積層体の本圧着を行った。この圧力が２０ＭＰａ未満では上下のセラミックグリーンシート間の圧着が不十分で、焼成時に層間剥離を生じる虞がある。この圧力が２５０ＭＰａを超えると積層セラミックコンデンサが破損したり、導体パターンが断線したりする虞がある。本圧着後、８７０℃の空気雰囲気中で圧着体の焼成を行った後、拘束層であるシートを除去して、０．５ｍｍ厚のセラミック多層基板を得た。

また、比較例１として、セラミック素体部の外周面に熱分解性の樹脂を塗布してない積層セラミックコンデンサを用いた以外は、実施例１と同一要領でセラミック多層基板を作製した。

〔セラミック多層基板の評価〕
Ｘ線探傷法を用いて、実施例１と比較例１の各セラミック多層基板内の４０００個の積層セラミックコンデンサについてクラックの有無を調べ、その結果を表１に示した。また、ＬＣＲメータを用いて、実施例１と比較例１の各セラミック多層基板内の４０００個の積層セラミックコンデンサについて１ＭＨｚの条件でそれぞれの容量を測定し、その結果を表２に示した。尚、表１、表２において、部品は積層セラミックコンデンサを意味し、基板はセラミック多層基板を意味する。

表１に示す結果によれば、実施例１の場合にはいずれの積層セラミックコンデンサにもクラックが検出されなかったことから、積層セラミックコンデンサとセラミック層との間のペースト層が燃焼、分解して空隙ができ、積層セラミックコンデンサとセラミック層とが密着せず、焼成後の降温時に生じる熱膨張係数差に起因する熱応力を延性の富む面内導体で緩和できることが判った。

これに対して、比較例１の場合には４０００個中５６個にクラックが検出されたことから、積層セラミックコンデンサとセラミック層とが密着していて、焼成後の降温時に積層セラミックコンデンサがセラミック層より大きく収縮する際に、セラミック層と積層セラミックコンデンサとの間で無理な引っ張り力が作用することが判った。

また、表２に示す結果によれば、実施例１のセラミック多層基板の場合には内蔵前のチップ型セラミック電子部品の容量のバラツキと同一で実質的に変化しなかったことから、実施例１のセラミック多層基板の場合には焼成時に積層セラミックコンデンサとセラミック層との間に空隙ができ、積層セラミックコンデンサとセラミック層とが密着せず、これら両者間における材料成分の相互拡散のないことが判った。

これに対して、比較例１のセラミック多層基板の場合には内蔵前のチップ型セラミック電子部品の容量のバラツキより大きくなっていることから、焼成時に積層セラミックコンデンサとセラミック層とが密着し、積層セラミックコンデンサとセラミック層との間で材料成分の相互拡散があり、容量のバラツキが大きくなることが判った。

実施例２
〔セラミック多層基板の作製〕
本実施例では、セラミックセラミック多層基板の上面から１００μｍの深さに位置するように積層セラミックコンデンサを配置し、積層セラミックコンデンサに塗布する密着防止材として実施例１の熱分解性の樹脂ペーストに代えて難焼結性材料（Ａｌ_２Ｏ_３）を含むペーストを塗布した以外は実施例１と同一要領でセラミック多層基板を作製した。

また、実施例２に対する参考例１として実施例１と同様に積層セラミックコンデンサに熱分解性の樹脂ペーストを塗布し、この積層セラミックコンデンサを実施例２と同一の要領で配置して実施例２と同様にセラミック多層基板を作製した。

〔セラミック多層基板の評価〕
実施例２及び参考例１の各セラミック多層基板について実施例１と同様にＸ線探傷法を用いて積層セラミックコンデンサにクラックが発生しているか否かを観察し、その結果を表３に示した。また、これらの各セラミック多層基板についてＬＣＲメータを用いて実施例１と同様にそれぞれの容量を測定し、その結果を表４に示した。更に、セラミック多層基板の表面に表面実装部品を実装し、それぞれのセラミック多層基板にクラックが発生しているか否かを観察した。

表３、表４に示す結果によれば、実施例２及び参考例１のいずれの場合にも積層セラミックコンデンサにクラックが検出されなかったことから、セラミック積層体内の如何なる場所に積層セラミックコンデンサを配置してもクラックを生じないことが判った。

また、表４に示す結果によれば、実施例２及び参考例１のいずれの場合にも積層セラミックコンデンサの容量が実質的に同一の値を示すことから、セラミック積層体内の如何なる場所に積層セラミックコンデンサを配置しても積層セラミックコンデンサの特性が低下しないことが判った。

更に、実施例２及び参考例１それぞれのセラミック多層基板に表面実装部品を実装した結果、実施例２のセラミック多層基板にはクラックが検出されなかったが、参考例１のセラミック多層基板には基板にクラックが検出された。この結果から、実施例２の場合には積層セラミックコンデンサとセラミック層との間に粉末層があって空隙がないため、クラックの発生を防止できることが判った。これに対して、参考例１の場合にはチップ型セラミック電子部品とセラミック層との間に空隙があるため、基板にクラックを生じることが判った。

実施例３
〔セラミック多層基板の作製〕
本実施例では、低温焼結セラミック材料に用いられる焼結助材の添加量を変化させて拘束層に添加することによって、セラミックグリーンシートの積層体に対する拘束層の密着力を変化させ、表５に示すように積層体の平面方向の収縮量を制御した以外は、実施例１と同一要領でセラミック多層基板を作製した。

〔セラミック多層基板の評価〕
本実施例においても実施例１と同様にＸ線探傷法で評価を行い、その結果を表５に示した。

表５に示す結果によれば、セラミック層の収縮量が±５％を超えると積層セラミックコンデンサのセラミック素体部にペースト層を設けて焼成したにも拘らず、積層セラミックコンデンサ、基板の双方にクラックが発生することが判った。換言すれば、積層セラミックコンデンサにペースト層を設けても、セラミック層を構成する低温焼結セラミック材料の収縮量を±５％以内に抑える必要があることが判った。従って、拘束層への焼結助材の添加量は、±５％の範囲内の収縮量を示す、０．１〜１．６重量％に設定することが好ましいことが判った。

実施例４
〔セラミック多層基板の作製〕
本実施例では、実施例１と同一の基板材料を用いると共にチップ型セラミック電子部品の配置も実施例１と同様にした。本実施例では、密着防止材として、実施例２と同様の難焼結粉末を含む粉末ペーストをチップ型セラミック電子部品に塗布した。そして、セラミック積層体の内部導体パターン及びチップ型セラミック電子部品の外部端子電極としてＣｕを用い、また、チップ型セラミック電子部品として、大きさ１．６ｍｍ×０．８ｍｍ×０．３ｍｍ、内部電極Ｎｉ、焼成温度１２００℃、容量規格０．１μＦ、熱膨張係数１０．５ｐｐｍ／℃の積層セラミックコンデンサを用いた。そして、焼成温度を表６に示すように変えてセラミック多層基板を作製し、粉末ペースト層に対する焼成温度の影響を調べた。

〔セラミック多層基板の評価〕
本実施例においても実施例１と同様にＸ線探傷法で評価を行い、その結果を表６に示した。

表６に示す結果によれば、焼成温度が１０５０℃を超えると、焼成時にセラミック層のガラス成分が積層セラミックコンデンサの粉末層に染み込み、粉末層が焼結し、積層セラミックコンデンサとセラミック層とが粉末層を介して強固に接合されて、粉末層本来の機能を果たさないことが判った。

尚、本発明は、上記各実施形態に何等制限されるものではなく、本発明の趣旨に反しない限り、本発明に含まれる。

本発明は、電子機器などに使用されるセラミック多層基板及びその製造方法に好適に利用することができる。

Claims

複数のセラミックグリーン層を積層してなるセラミックグリーン積層体と、このセラミックグリーン積層体の内部に配置され、セラミック焼結体を素体とし且つ端子電極を有するチップ型セラミック電子部品とを、同時に焼成することによって、チップ型セラミック電子部品を内蔵するセラミック多層基板を製造する方法であって、
上記セラミックグリーン積層体は、上記チップ型セラミック電子部品を搭載した第１のセラミックグリーンシートとこの第１のセラミックグリーンシートに隣接する第２のセラミックグリーンシートとを積層して得られるものであって、
上記セラミックグリーン積層体を得る際に、上記セラミックグリーン積層体の内部において上記第１のセラミックグリーンシートと上記第２のセラミックグリーンシートの界面に上記チップ型セラミック電子部品を配置し、且つ、上記第１及び／または第２のセラミックグリーンシートと上記チップ型セラミック電子部品との間に予め密着防止部材を介在させて、上記チップ型セラミック電子部品が上記第１及び／または第２のセラミックグリーンシートと密着防止部材を介して接した状態にして、
上記セラミックグリーン積層体、上記チップ型セラミック電子部品及び上記密着防止材を焼成することを特徴とするセラミック多層基板の製造方法。
上記密着防止材を上記セラミック焼結体の表面に付与する工程を備えたこと特徴とする請求項１に記載のセラミック多層基板の製造方法。
上記密着防止材を上記セラミックグリーンシート側に付与する工程を備えたこと特徴とする請求項１に記載のセラミック多層基板の製造方法。
上記密着防止材として、上記セラミックグリーン層の焼結温度以下で燃焼または分解する樹脂を用いること特徴とする請求項１〜請求項３のいずれか１項に記載のセラミック多層基板の製造方法。
上記密着防止材として、上記セラミックグリーン層の焼結温度では実質的に焼結しないセラミック粉末を用いること特徴とする請求項１〜請求項３のいずれか１項に記載のセラミック多層基板の製造方法。
上記セラミックグリーン層を低温焼結セラミック材料によって形成し、上記セラミックグリーン積層体の内部に銀または銅を主成分とする導体パターンを形成すること特徴とする請求項１〜請求項５のいずれか１項に記載のセラミック多層基板の製造方法。
上記セラミックグリーン積層体の一方の主面または両主面に、上記セラミックグリーン層の焼結温度では実質的に焼結しない難焼結性粉末からなる収縮抑制層を付与する工程を備えたこと特徴とする請求項１〜請求項６のいずれか１項に記載のセラミック多層基板の製造方法。
複数のセラミック層が積層され且つ導体パターンを有するセラミック積層体と、上下のセラミック層の界面に設けられ、セラミック焼結体を素体とし且つ端子電極を有するチップ型セラミック電子部品と、を備えたセラミック多層基板であって、
上記チップ型セラミック電子部品は、上記上下のセラミック層の界面に配置され、且つ、
上記セラミック積層体と上記チップ型セラミック電子部品の上記素体との界面に空隙が介在することを特徴とするセラミック多層基板。
複数のセラミック層が積層され且つ導体パターンを有するセラミック積層体と、上下のセラミック層の界面に設けられ、セラミック焼結体を素体とし且つ端子電極を有するチップ型セラミック電子部品と、を備えたセラミック多層基板であって、
上記チップ型セラミック電子部品は、上記上下のセラミック層の界面に配置され、且つ、
上記セラミック積層体と上記チップ型セラミック電子部品の上記素体との界面に未焼結セラミック粉末が介在することを特徴とするセラミック多層基板。
上記セラミック層は、低温焼結セラミック層であることを特徴とする請求項８または請求項９に記載のセラミック多層基板。