JP5176740B2 - 多層セラミック基板 - Google Patents

多層セラミック基板 Download PDF

Info

Publication number
JP5176740B2
JP5176740B2 JP2008186325A JP2008186325A JP5176740B2 JP 5176740 B2 JP5176740 B2 JP 5176740B2 JP 2008186325 A JP2008186325 A JP 2008186325A JP 2008186325 A JP2008186325 A JP 2008186325A JP 5176740 B2 JP5176740 B2 JP 5176740B2
Authority
JP
Japan
Prior art keywords
layer
built
interlayer
ceramic
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008186325A
Other languages
English (en)
Other versions
JP2010027799A (ja
Inventor
裕一 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008186325A priority Critical patent/JP5176740B2/ja
Publication of JP2010027799A publication Critical patent/JP2010027799A/ja
Application granted granted Critical
Publication of JP5176740B2 publication Critical patent/JP5176740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層セラミック基板およびその製造方法に関するもので、特に、たとえば積層セラミックコンデンサのような素子が内蔵された多層セラミック基板およびその製造方法に関するものである。
多層セラミック基板をより多機能化、高性能化するためには、たとえばコンデンサ素子やインダクタ素子のような高精度な機能素子を多層セラミック基板に内蔵しながら、高密度に配線をすることが有効である。このような機能素子を内蔵した多層セラミック基板は、種々の方法によって製造されている。
たとえば、特開2002−84067号公報(特許文献1)には、セラミック機能材料を予め焼成して得られたプレート状のセラミック素体をもって、コンデンサ素子、インダクタ素子、抵抗素子等の機能素子を予め作製しておき、焼成することによって多層セラミック基板となる、セラミックグリーン層からなる未焼成の積層体の内部に、上記の機能素子を配置し、その状態で積層体を焼成することによって機能素子を内蔵した多層セラミック基板を製造する方法が記載されている。
また、特許文献1では、上述した多層セラミック基板を製造するため、いわゆる無収縮プロセスを適用することも記載されている。具体的には、多層セラミック基板となるべき積層体を積層方向に挟むように外側拘束層が配置される。外側拘束層は積層体の焼成温度では実質的に焼結しないセラミック材料を含んでいるため、外側拘束層は焼成工程において実質的に収縮しない。したがって、焼成工程において、外側拘束層は積層体の平面方向の収縮を実質的に抑制し、結果として、不均一な収縮を生じさせにくくすることができる。なお、外側拘束層は焼成工程の後に除去される。
ところが、上述の特許文献1に記載の方法により多層セラミック基板を製造すると、内蔵された機能素子にクラックが発生することがある。これは、積層体の積層方向の収縮により生じる圧縮応力が内蔵された機能素子に及ぼされるためである。いわゆる無収縮プロセスでは、焼成工程において積層体の平面方向の収縮は外側拘束層によって実質的に抑制されるけれども、積層体の積層方向には収縮するからである。
そこで、未公開の特願2007−329930号(特許文献2)には、積層体と当該積層体に内蔵される機能素子との間に、当該機能素子の全周囲を覆うように層間拘束層を設ける方法が記載されている。層間拘束層は積層体の焼成温度では実質的に焼結しないセラミック材料を含んでいるため、層間拘束層は焼成工程において平面方向のみならず積層方向にも実質的に収縮しない。そのため、層間拘束層に全周囲を覆われた内蔵素子は、積層体の積層方向への収縮により生じる圧縮応力の影響を実質的に受けずに焼成工程を終えることができる。このように、特許文献2に記載の方法によれば、焼成工程において内蔵素子に及ぼされる圧縮応力は層間拘束層によって有利に緩和され、内蔵素子にクラックが発生するのを効果的に抑制することができる。
なお、層間拘束層間で剥がれが発生しないようにするため、層間拘束層は、積層体からガラス材料が浸透することによって層間拘束層のセラミック材料が固着される程度に薄く形成される。
特開2002−84067号公報 特願2007−329930号
しかし、上述の特許文献2に記載の方法により多層セラミック基板を製造するときであっても、内蔵素子にクラックが発生する場合がある。これは、積層体から層間拘束層へ浸透したガラス材料と内蔵素子を構成するセラミック材料との熱膨張係数差が原因であると考えられる。すなわち、焼成工程において、積層体のガラス材料が層間拘束層へ浸透すると、当該ガラス材料が層間拘束層に覆われた内蔵素子のセラミック素体と接する場合がある。そうすると、その後の冷却工程において内蔵素子のセラミック材料は比較的大きく収縮しようとするが、セラミック材料よりも収縮しないガラス材料に引っ張られるため、内蔵素子にクラックが発生すると考えられるのである。
そこで、この発明の目的は、上述した課題を解決し得る、多層セラミック基板およびその製造方法を提供しようとすることである。
上記問題点を解決するために、本発明の多層セラミック基板は、ガラス材料と第1のセラミック材料との焼結体からなる複数の基材層と、特定の基材層の間に配置された複数の層間拘束層と、基材層と層間拘束層とに形成された内部導体と、セラミック素体と端子電極とを備え、端子電極が内部導体に電気的に接続され、層間拘束層の間に配置された内蔵素子と、を備えた積層体を有し、層間拘束層は、基材層の焼結温度では実質的に焼結しない第2のセラミック材料を含むとともに、基材層に含まれていたガラス材料の一部が焼成時に層間拘束層に浸透することによって、第2のセラミック材料が互いに固着された状態にあり、層間拘束層は、内蔵素子の全周囲を覆うように設けられており、さらに、層間拘束層と内蔵素子のセラミック素体との間の少なくとも一部に空隙が形成されている。
また、本発明の多層セラミック基板は、空隙がセラミック素体の全周に形成されていることが好ましい。
また、本発明の多層セラミック基板は、内部導体として、内蔵素子の端子電極に電気的に接続され、内蔵素子の側方にまで引き出されるように設けられた面内導体と、面内導体の内蔵素子の側方にまで引き出された部分に電気的に接続されるように設けられた層間接続導体とを備えることが好ましい。
また、本発明の多層セラミック基板は、面内導体が内蔵素子を挟むように設けられることが好ましい。
また、本発明の多層セラミック基板は、内蔵素子の側方に空隙が形成されていることが好ましい。
また、本発明の多層セラミック基板は、内蔵素子の面内導体に接していない部分と層間拘束層との間に空隙が形成されていることが好ましい。
また、本発明の多層セラミック基板は、内部導体と内蔵素子の端子電極とが、空隙に形成された突起電極によって電気的に接続されていることが好ましい。
本発明によれば、焼成工程において内蔵素子に及ぼされる圧縮応力が層間拘束層によって有利に緩和される。また、層間拘束層と内蔵素子のセラミック素体との間に形成された空隙によって層間拘束層に浸透したガラス材料と内蔵素子のセラミック材料との接触が避けられる。そのため、内蔵素子にクラックが発生することを効果的に抑制することができる。
以下、図1〜図14に基づいて本発明を説明する。
図1は、実施例1による多層セラミック基板1を示す概略断面図である。図2は、図1の一部を拡大して示す概略断面図である。
多層セラミック基板1は、積層された複数の基材層2と特定の基材層の間に配置された層間拘束層3〜5とをもって構成された積層体6を備えている。実施例1では、層間拘束層3,4が互いに接するように配置されている。また、すべての隣り合う基材層2の間には、層間拘束層3,4または層間拘束層5が配置されている。層間拘束層3〜5は、基材層2に比べ、より薄くされる。
また、多層セラミック基板1は、いくつかの内蔵素子7を備えている。内蔵素子7は、典型的には、積層セラミックコンデンサのようなチップ状の積層セラミック電子部品であるが、その他のコンデンサ素子であっても、あるいは、インダクタ素子、抵抗素子等であってもよい。内蔵素子7は、図2に示すように、セラミック素体30と端子電極8を備えている。たとえば、端子電極8は、セラミック素体30の側面に引き出された内部電極と接続されるように、セラミック素体30の側面に断面コの字状に形成されている。また、内蔵素子7の端子電極は、図3に示すように、セラミック素体30の主面に引き出された内部電極と接続されるように、セラミック素体30の主面に形成される端子電極18であってもよい。
また、図1に示すように、多層セラミック基板1は、積層体6の内部に内部導体を備えている。多層セラミック基板1は、内部導体として、各層の表面に設けられた面内導体9と各層を貫通するように設けられた層間接続導体10を備えている。面内導体9は、図2によく示されているように、内蔵素子7の端子電極8に電気的に接続される部分を含んでいる。
なお、面内導体9は、内蔵素子7のセラミック素体30と端子電極8との界面を覆うように形成されている。これは、内蔵素子7にクラックが発生するのを抑制するためである。具体的には、次の通りである。内蔵素子7のセラミック素体30と端子電極8との界面は、内蔵素子7に端子電極8を形成した後に残留応力が最も集中しやすい部分である。そのため、内蔵素子7を積層体6の内部に配置するときに、面内導体9が内蔵素子7のセラミック素体30と端子電極8との界面に沿って形成されている場合、内蔵素子7のセラミック素体30と端子電極8との界面には応力が集中するため内蔵素子7にクラックが発生しやすい。そこで、内蔵素子7のセラミック素体30と端子電極8との界面を覆うように面内導体9が形成されていると、面内導体9が内蔵素子7の受ける応力を緩和し、内蔵素子7にクラックが発生するのを抑制することができるのである。
また、図1に示すように、多層セラミック基板1は、積層体6の一方および他方主面11,12にそれぞれ形成された外部導体13,14を備えている。層間接続導体10は、特定の面内導体9と電気的に接続され、さらに外部導体13,14と電気的に接続されるものもある。
積層体6の一方主面11上には、図示しないが、いくつかの表面実装部品が搭載されてもよい。外部導体13は、多層セラミック基板1を表面実装部品に電気的に接続するために用いられる。他方、積層体6の他方主面12上に形成された外部導体14は、この多層セラミック基板1を図示しないマザーボード上に実装するとき、多層セラミック基板1をマザーボードに電気的に接続するために用いられる。
後述する製造方法の説明から明らかになるように、基材層2はガラス材料と第1のセラミック材料との焼結体からなる。ガラス材料としては、当初から基材層用セラミックグリーン層がガラス粉末を含んでいてもよいし、焼成によってガラス材料を析出するものを含んでいてもよい。他方、層間拘束層3〜5は、上記基材層2の焼結温度では実質的に焼結しない第2のセラミック材料を含むとともに、基材層2に含まれていたガラス材料の一部が焼成時に層間拘束層3〜5へ浸透することによって、第2のセラミック材料が互いに固着された状態にある。
また、多層セラミック基板1では、基材層2と内蔵素子7の間に層間拘束層3,4が設けられ、層間拘束層3,4は内蔵素子7の全周囲を覆うように設けられている。すなわち、図2に示されているように、内蔵素子7を挟むように位置する2つの層間拘束層3,4は、内蔵素子7の側方において空隙15を形成しながらも、内蔵素子7の側方において互いに一体化されている。
このように、基材層2と機能素子7との間に、機能素子7の全周囲を覆うように層間拘束層3,4を設けることによって、焼成工程において内蔵素子7に及ぼされる圧縮応力が層間拘束層3,4によって有利に緩和され、内蔵素子7にクラックが発生するのを効果的に抑制することができる。具体的には、層間拘束層3,4は焼成工程では実質的に焼結しないセラミック材料を含んでいるため、層間拘束層3,4は焼成工程において平面方向のみならず積層方向にも実質的に収縮しない。そのため、層間拘束層3,4に全周囲を覆われた内蔵素子7は、基材層2の積層方向の収縮により生じる圧縮応力の影響を実質的に受けずに焼成工程を終えることができるのである。
なお、図1においては、すべての内蔵素子7の側方に空隙15が形成されているが、空隙15は内蔵素子7の側方に形成されていなくてもよい。このように、内蔵素子7の側方に空隙15が形成されていないと、積層体6にクラックが発生するのを抑制することができる点で好ましい。なぜなら、空隙15が形成されていないと内蔵素子7の側方が焼成時に大きく収縮することはないため、面内導体9が内蔵素子7の側方で一体化される部分に応力が集中するのを抑制できるからである。
また、図2に示されているように、層間拘束層3,4と内蔵素子7のセラミック素体30との間に空隙25が形成されている。空隙25は、後述する製造方法の説明から明らかになるように、焼成時に空隙形成材層が焼失して形成される。
このように、層間拘束層3,4と内蔵素子7のセラミック素体30との間に空隙25が形成されることで、焼成工程において基材層2から層間拘束層3,4に浸透したガラス材料とセラミック素体30を構成するセラミック材料との接触が避けられる。そのため、その後の冷却工程において内蔵素子7のセラミック素体30が比較的大きく収縮しても、内蔵素子7はセラミック素体30よりも収縮しない層間拘束層3,4のガラス材料に引っ張られることはない。その結果、内蔵素子7にクラックが発生することを効果的に抑制することができる。
なお、空隙25は、層間拘束層3,4と内蔵素子7のセラミック素体との間の少なくとも一部に形成されていれば、層間拘束層3,4のガラス材料とセラミック素体30のセラミック材料との接触を回避し、内蔵素子7にクラックが発生するのを抑制できる。ただし、層間拘束層3,4のガラス材料とセラミック素体30のセラミック材料との接触をより確実に回避し、内蔵素子7にクラックが発生するのをより確実に抑制するためには、空隙25はセラミック素体30の全周に形成されているのが好ましい。
また、図2に示されているように、内蔵素子7の端子電極8に電気的に接続されるべき層間接続導体10は、内蔵素子7の端子電極8に直接接続されるのではなく、内蔵素子7の端子電極8に電気的に接続された面内導体9の、内蔵素子7の側方にまで引き出された部分に接続されるように設けられている。
これは、層間接続導体10を内蔵素子7の端子電極8に直接接続すると、内蔵素子7にクラックが発生する場合があるからである。すなわち、焼成工程において、層間接続導体10を構成する材料の収縮率が多層セラミック基板1を構成するセラミック材料の収縮率よりも小さい場合、焼成時に、積層工程の前に既に焼成済の内蔵素子7の端子電極8に向かって層間接続導体10が突出するように挙動するため、内蔵素子7にクラックが発生する虞があるのである。
一方で、一般的に、面内導体9は層間接続導体10と同じ材料からなり、同時に形成されるものである。そのため、層間接続導体10が内蔵素子7の側方にまで引き出された面内導体9に接続されるように設けられていると、仮に層間接続導体10が面内導体9に向かって突出するように挙動したとしても、面内導体9と一体化するため、内蔵素子7のみならず、積層体6にクラックが発生することを抑制することができる。
なお、面内導体9に厚みをもたせると、層間接続導体10が突出するように挙動したとしても、内蔵素子7のクラックが発生するのを抑制することができる。そのため、層間接続導体10は面内導体9の内蔵素子7の側方に引き出された部分に接続する必要はなく、内蔵素子7の端子電極8に接している部分に接続してもよい。
また、多層セラミック基板1は、内蔵素子7を挟むように面内導体9が設けられている。このように、面内導体9が内蔵素子7を積層方向に挟むように設けられる部分を含んでいると、面内導体9と内蔵素子7の端子電極8との接触面積が大きくなるため、両者の接続信頼性が向上する。また、面内導体9と内蔵素子7の接触面積が大きくなっても、内蔵素子7および積層体6でのクラックの発生をより確実に抑制することができる。なぜなら、面内導体9ではガラス材料が浸透しにくいため、層間拘束層3,4と内蔵素子7の端子電極8の間に面内導体9が形成されていると、基材層2から層間拘束層3,4に浸透したガラス材料と内蔵素子7の端子電極8とが接するのを回避できるからである。そのため、その後の冷却工程において内蔵素子7の端子電極8が比較的大きく収縮しても、内蔵素子7は端子電極8よりも収縮しない層間拘束層3,4のガラス材料に引っ張られることはない。その結果、内蔵素子7にクラックが発生することを効果的に抑制することができる。
なお、内蔵素子7の側方にまで引き出された面内導体9は、必ずしも内蔵素子7を挟むように設けられている必要はなく、内蔵素子7の一方主面内にのみ電気的に接続されるように形成されていてもよい。面内導体9が内蔵素子7の一方主面のみに形成されている場合であっても、端子電極8と層間接続導体10とを電気的に接続させることができるからである。
次に、図4〜図7に基づいて、多層セラミック基板1の製造方法を説明する。
多層セラミック基板1は、図4に示すような未焼成の積層体6aを焼成することによって得られ、未焼成の積層体6aは、図5および図6に示すような工程を経て作製される。
図4に示すように、未焼成の積層体6aは、図1に示した焼成後の積層体6に備える要素に対応する要素を備えている。具体的には、未焼成の積層体6aは、基材層2となるべき基材層用セラミックグリーン層2aと、層間拘束層3〜5となるべき層間拘束層用セラミックグリーン層3a〜5aと、内部導体たる面内導体9となるべき未焼成の面内導体9aと、内部導体たる層間接続導体10となるべき未焼成の層間接続導体10aと、外部導体13,14となるべき未焼成の外部導体13a,14aとを備えている。また、未焼成の積層体6aは、内蔵素子7を備えている。上述したように、内蔵素子7は、セラミック素体30と端子電極8を備えている。
また、未焼成の積層体6aは、図1に示した空隙25となるべき、層間拘束層用セラミックグリーン層3a,4aと内蔵素子7のセラミック素体30との接する箇所に空隙形成材20を備えている。
また、図4に示すように、未焼成の積層体6aの少なくとも一方主面、好ましくは両主面上に、未焼成の状態にある外側拘束層用セラミックグリーン層19aが積層される。
このような未焼成の積層体6aおよび外側拘束層用セラミックグリーン層19aを作製するためには、まず、内蔵素子7、基材層用セラミックグリーン層2a、層間拘束層用セラミックグリーン層3a〜5aおよび外側拘束層用セラミックグリーン層19aをそれぞれ準備する。
まず、内蔵素子7の作製方法を説明する。
内蔵素子7は、たとえば積層セラミックコンデンサであれば、誘電体セラミック材料を含み、表面に面内導体を形成したセラミックグリーン層を積層し、焼成した後、端部に露出した面内導体に電気的に接続される断面コの字状の一対の端子電極を積層体の両端部に形成し、焼き付けることによって予め作製しておく。なお、内蔵素子7は、その他のコンデンサ素子であっても、あるいは、インダクタ素子、抵抗素子等であってもよい。
次に、基材層用セラミックグリーン層2aの作製方法を説明する。
基材層用セラミックグリーン層2aは、ガラス材料と第1のセラミック材料とを含んでいる。基材層用セラミックグリーン層2aに含まれるガラス材料としては、たとえば、ホウケイ酸系ガラスが用いられる。なお、ガラス材料は、基材層用セラミックグリーン層2aに当初から含まれていなくても、焼成によってガラス材料を析出するものが含まれていればよい。また、第1のセラミック材料としては、たとえば、アルミナが用いられる。
また、基材層用セラミックグリーン層2aは、1050℃以下の温度で焼結する低温焼結セラミック材料を主成分とするセラミックグリーン層を用いることが好ましい。ここで、低温焼結セラミック材料とは、1050℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅などと同時焼成が可能なセラミック材料である。低温焼結セラミックとしては、具体的には、アルミナやフォルステライトなどのセラミック粉末にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ZnO−MgO−Al23−SiO2系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、Al23−CaO−SiO2−MgO−B23系のセラミック粉末を用いた非ガラス系低温焼結セラミック材料などが挙げられる。
また、一例として、基材層用セラミックグリーン層2aは、平均粒径約4μmのホウケイ酸系ガラス粉末60重量部と、平均粒径0.35μmのアルミナ粉末40重量部と、分散媒としての水50重量部と、バインダとしてのポリビニルアルコール20重量部と、分散剤としてのポリカルボン酸系分散剤1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって得られる。基材層用セラミックグリーン層2aの厚みはたとえば20〜200μm程度とされる。
なお、基材層用セラミックグリーン層2aには、必要に応じて、層間接続導体用孔を形成し、内部導体として未焼成の層間接続導体10aと未焼成の面内導体9aを、外部導体として未焼成の外部導体13a,14aを形成する。
次に、層間拘束層用セラミックグリーン層3a〜5aの作製方法を説明する。
層間拘束層用セラミックグリーン層3a〜5aは、第1のセラミック材料の焼結温度では実質的に焼結しない第2のセラミック材料を含んでいる。なお、層間拘束層用セラミックグリーン層3a〜5aは、特に要求されない限り、互いに同じ組成および同じ厚みを有している。層間拘束層用セラミックグリーン層3a〜5aには、拘束力に影響を与えない範囲で、ガラス材料または焼成によってガラス材料を析出するものを含んでいてもよい。
層間拘束層用セラミックグリーン層3a〜5aに含まれる第2のセラミック材料としては、たとえば、アルミナ、酸化マグネシウム、酸化ジルコニウム、酸化ケイ素、酸化チタンのいずれかが用いられる。
また、層間拘束層用セラミックグリーン層3a〜5aは、一例として、平均粒径0.4μmのアルミナ粉末100重量部と、分散媒としての水50重量部と、バインダとしてのポリビニルアルコール20重量部と、分散剤としてのポリカルボン酸系分散剤1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、基材層用セラミックグリーン層2aの一方主面上に、直接、スクリーン印刷法等によって形成する。層間拘束層用セラミックグリーン層3a〜5aを基材層用セラミックグリーン層2aの一方主面上に直接形成するのは、層間拘束層用セラミックグリーン層3a〜5aの厚みが基材層用セラミックグリーン層2aに比べて薄いからである。層間拘束層用セラミックグリーン層3a〜5aの厚みはたとえば1〜10μm程度とされる。
なお、層間拘束層用セラミックグリーン層3a〜5aには、必要に応じて、層間接続導体用孔を形成し、内部導体として未焼成の層間接続導体10aと未焼成の面内導体9aを形成する。
次に、外側拘束層用セラミックグリーン層19aの作製方法を説明する。
外側拘束層用セラミックグリーン層19aは、基材層用セラミックグリーン層2aに含まれる第1のセラミック材料の焼結温度では焼結しない第3のセラミック材料を含む組成とされる。通常、外側拘束層用セラミックグリーン層19aは、層間拘束層用セラミックグリーン層3a〜5aと同じ組成とされ、第3のセラミック材料は第2のセラミック材料と同様のものを用いる。
また、外側拘束層用セラミックグリーン層19aは、一例として、平均粒径0.4μmのアルミナ粉末100重量部と、分散媒としての水50重量部と、バインダとしてのポリビニルアルコール20重量部と、分散剤としてのポリカルボン酸系分散剤1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に形成し、乾燥することによって得られる。外側拘束層用セラミックグリーン層3a〜5aの厚みはたとえば20〜200μm程度とされ、層間拘束層用セラミックグリーン層3a〜5aに比べて厚く形成される。このように外側拘束層用セラミックグリーン層19aを厚く形成するのは、未焼成の積層体6aの収縮や反り等を抑制するためである。
次に、基材層用セラミックグリーン層2aと、層間拘束層用セラミックグリーン層3aと、内蔵素子7と、層間拘束層用セラミックグリーン層4aと、基材層用セラミックグリーン層2aとを、この順に積み重ねて未焼成の積層体6aを作製する。
まず、上述のように、基材層用セラミックグリーン層2aの一方主面上に、直接、層間拘束層用セラミックグリーン層3aを形成することによって、図5に示すような、第1の複合セラミックグリーン層16を作製する。また、同様に、基材層用セラミックグリーン層2aの一方主面上に、直接、層間拘束層用セラミックグリーン層4aを形成することによって、図5に示すような、第2の複合セラミックグリーン層17を作製する。
図5に示すように、第1の複合セラミックグリーン層16と第2の複合セラミックグリーン層17には、必要に応じて、層間接続導体用孔が形成され、内部導体として未焼成の面内導体9aと未焼成の層間接続導体10aが形成される。
実施例1では、未焼成の面内導体9aは、後述する積層時に、内蔵素子7の側方にまで引き出されるように、内蔵素子7の端子電極8よりも長く形成する。また、未焼成の層間接続導体10aは、後述する積層後に、未焼成の面内導体9aの内蔵素子7の側方にまで引き出された部分に電気的に接続されるように、内蔵素子7の端子電極8の部分ではなく、内蔵素子7の側方に形成する。
なぜなら、層間接続導体10が内蔵素子7の側方にまで引き出された部分において面内導体9と接続されるように設けられていると、焼成時における層間接続導体10の突出による内蔵素子7および積層体6のクラック発生を回避することができるからである。
また、未焼成の面内導体9aは、内蔵素子7を挟むように位置する2つの層間拘束層用セラミックグリーン層3a,4aの各々の互いに対向する各主面上にそれぞれ形成している。
なぜなら、面内導体にはガラス材料が浸透しにくいため、層間拘束層用セラミックグリーン層3a,4aと内蔵素子7の端子電極8の間に未焼成の面内導体9aが形成されていると、基材層用セラミックグリーン層2aから層間拘束層用セラミックグリーン層3a,4aに浸透したガラス材料と内蔵素子7の端子電極8とが接するのを抑制できるからである。そのため、焼成工程および冷却工程において大きく膨張および収縮する層間拘束層3,4のガラス材料と、既に焼結しているためほとんど膨張および収縮しない端子電極8の電極材料との熱膨張係数差の影響を内蔵素子7が受けることはなくなる。その結果、内蔵素子7にクラックが発生することを効果的に抑制することができる。
なお、層間拘束層用セラミックグリーン層3a〜5aは、ドクターブレード法によって上述したスラリーをシート状に成形し、乾燥することによって作製してもよい。
この場合、第1の複合セラミックグリーン層16は、基材層用セラミックグリーン層2a上に層間拘束層用セラミックグリーン層3aを積み重ねることによって作製され、第2の複合セラミックグリーン層17は、基材層用セラミックグリーン層2a上に層間拘束層用セラミックグリーン層4aを積み重ねることによって作製される。
また、この場合、未焼成の面内導体9aと未焼成の層間接続導体10aは、必要に応じて、第1の複合セラミックグリーン層16と第2の複合セラミックグリーン層17を作製する前に、基材層用セラミックグリーン層2aと層間拘束層用セラミックグリーン層3a〜5aに形成しておいてもよい。
次に、層間拘束層用セラミックグリーン層3a,4a上の内蔵素子7のセラミック素体30と接する箇所に、空隙形成材からなる空隙形成材層20をスクリーン印刷法等によってそれぞれ形成する。
空隙形成材としては、焼成後には焼失して層間拘束層用セラミックグリーン層3a,4aと内蔵素子7のセラミック素体30との間に空隙を形成する材料が用いられる。たとえば、カーボンや樹脂等の焼失材料を空隙形成材として用いることができる。
なお、カーボンの焼失時期は、焼成雰囲気を変更することによってコントロールすることができる。そのため、面内導体9の短絡を抑制し、絶縁信頼性を高めるためには、空隙形成材としてカーボンを用いることが好ましい。一般的に、短絡の原因となるマイグレーションは、酸素濃度が高い方が起こりやすい。カーボンは焼成時に酸素と結合し、二酸化炭素を発生させるため、空隙形成材としてカーボンを用いると面内導体9の周囲の酸素濃度を下げることができる。そのため、空隙形成材としてカーボンを用いると面内導体9の短絡を抑制することができるのである。
また、空隙形成材層20は、内蔵素子7の主面上に形成してもよい。ただし、空隙形成材層20は、層間拘束層用セラミックグリーン層3a,4a上に形成する方が、未焼成の面内導体9と同様の印刷工程で形成することができ、空隙形成材層20のための特別な工程や設備を必要としない点で好ましい。
なお、空隙形成材層20の厚みは、層間拘束層用セラミックグリーン層3a,4aの厚みや後述する焼成条件によって異なるが、焼成後に層間拘束層と内蔵素子7のセラミック素体30との間に空隙25が残存する程度の厚みが必要である。
次に、図5に示すように、層間拘束層用セラミックグリーン層3a上に内蔵素子7が配置される。より正確には、内蔵素子7は、その端子電極8が未焼成の面内導体9a上に、また、そのセラミック素体30が空隙形成材層20上に載るように配置される。
そして、図5に示すように、層間拘束層用セラミックグリーン層4aが内蔵素子7に接するように、より正確には、内蔵素子7の端子電極8が未焼成の面内導体9に、また、そのセラミック素体30が空隙形成材層20に接するように、第1の複合セラミックグリーン層16と第2の複合セラミックグリーン層17とが互いに近接され、かつ、互いに圧着される。
その結果、図6に示すように、第1の複合セラミックグリーン層16と第2の複合セラミックグリーン層17とが積み重ねられた状態が得られる。この状態において、層間拘束層用セラミックグリーン層3aと層間拘束層用セラミックグリーン層4aとは、内蔵素子7の周囲に空隙15を残しつつも、内蔵素子7の側方において、未焼成の面内導体9aを挟んで一体化される。また、未焼成の層間接続導体10aは、内蔵素子7の端子電極8に電気的に接続される未焼成の面内導体9aの、内蔵素子7の側方にまで引き出された部分に接続される。
図7は、図6に示したA―A断面を示した概略断面図である。内蔵素子7は、図示しない側方の空隙15を除き、未焼成の面内導体9aと空隙形成材層20によって覆われる。ここで、内蔵素子7は、両主面のみならず側面においても面内導体9と空隙形成材層20に覆われているため、層間拘束層用セラミックグリーン層3a,4aと直接接することはない。このように、層間拘束層3,4のガラス材料とセラミック素体30のセラミック材料との接触をより確実に回避し、内蔵素子7にクラックが発生するのをより確実に抑制するためには、空隙形成材層20がセラミック素体30の全周に形成されるのが好ましい。
なお、空隙形成材層20は、層間拘束層3,4と内蔵素子7のセラミック素体30との接する箇所の少なくとも一部に形成されていればよい。層間拘束層3,4のガラス材料とセラミック素体30のセラミック材料との接触を回避し、内蔵素子7にクラックが発生するのを抑制できるからである。
以上、未焼成の積層体6aの特定的な部分でのセラミックグリーン層の積み重ね工程について詳細に説明したが、この積み重ね工程においては、未焼成の積層体6aの他の部分でのセラミックグリーン層の積み重ねも同時に実施される。
次に、上述したとおり、図4に示すように、未焼成の積層体6aの少なくとも一方主面、好ましくは両主面上に、未焼成の状態にある外側拘束層19を積層する工程が実施される。
次に、上述のように外側拘束層19を形成した未焼成の積層体6aが焼成される。焼成条件は、基材層用セラミックグリーン層2aに含まれる第1のセラミック材料を焼結させるとともに、基材層用セラミックグリーン層2aからガラス材料の一部を層間拘束層用セラミックグリーン層3a〜5aへ浸透させることによって、層間拘束層用セラミックグリーン層3a〜5aに含まれる第2のセラミック材料を、実質的に焼結させずに互いに固着させるように選ばれる。具体的には、セラミック材料として低温焼結セラミック材料を用いた場合には、800℃〜1050℃で焼成するのが好ましい。
また、焼成条件は、空隙形成材層20が焼失され、焼成後に層間拘束層用セラミックグリーン層3a,4aと内蔵素子のセラミック素体30との間に空隙25が形成されるように選ばれる。なお、上述のように、層間拘束層用セラミックグリーン層3a,4aは、焼成後に、第2のセラミック粉末が互いに固着された状態にあり、層間拘束層3,4となる。
たとえば、空隙形成材としてカーボンを用い、空気雰囲気中で焼成した場合には、約600℃から約650℃で空隙形成材層が完全に焼失する。基材層用セラミックグリーン層2aの積層方向の収縮は約700℃から始まるため、この場合、基材層用セラミックグリーン層2aが積層方向に収縮し始める前に空隙25が形成されることとなる。そうすると、基材層用セラミックグリーン層2aの積層方向への収縮に伴い、層間拘束層用セラミックグリーン層3a,4aは空隙25の部分に押し出され、空隙25は徐々に狭くなる。この場合、内蔵素子7のセラミック素体30と層間拘束層用セラミックグリーン層3a,4aの接触による内蔵素子7のクラックを回避するためには、焼成後にも空隙25が残存する程度の厚みをもって空隙形成材層20を形成しておく必要がある。
たとえば、層間拘束層用セラミックグリーン層3a,4aの厚みをそれぞれ3.5μmとし、約900℃で焼成した場合、空隙形成材層25を形成しない場合は100%の確立で内蔵素子7にクラックが発生したのに対し、同じ条件で、層間拘束層用セラミックグリーン層3a,4aと内蔵素子7のセラミック素体30との接する箇所に13μmの空隙形成材層25を形成した場合には内蔵素子7にクラックは発生しなかった。これは、基材層用セラミックグリーン層2aのガラス材料が層間拘束層用セラミックグリーン層3a,4aと内蔵素子7のセラミック素体30との接する箇所に浸透しているけれども、空隙が形成されるために接触が回避されたからだと考えられる。そのため、焼成温度を約900℃よりも高くする場合には、約900℃の場合に比べて、空隙形成材層25の厚みをさらに厚くすることが必要になる。
また、空隙形成材としてカーボンを用いた場合には、焼成条件を調整することによってカーボンが焼失する温度をコントロールすることができる。たとえば、カーボンは低酸素雰囲気では焼失しない。
ここで、低酸素雰囲気とは、大気などに比べて酸素分圧が相当に低い雰囲気を指すものであり、具体的には、常圧下で酸素分圧が、10-2atm程度以下(すなわち、雰囲気中の酸素濃度が1重量%程度以下)であるような雰囲気が例示される。この低酸素雰囲気のより好ましい条件としては、例えば、常圧下で酸素分圧が、10-3〜10-6atm(酸素濃度0.1〜0.0001重量%)というような条件が例示される。
また、カーボンを焼失させる焼成条件としては、たとえば、常圧下で酸素分圧が10-1atm以上(すなわち、雰囲気中の酸素濃度が10重量%以上)であるような雰囲気が挙げられる。
そこで、焼成条件として、基材層用セラミックグリーン層2aが焼結する時点では低酸素雰囲気とし、その後、酸素濃度を上昇させることによって、空隙形成材層20を焼失させることができる。これにより、層間拘束層用セラミックグリーン層3a,4aのセラミック材料が互いに固着された後に、空隙25を形成させることができるため、層間拘束層3,4と内蔵素子7のセラミック素体30との間に確実に空隙25を形成させることができる。この場合、層間拘束層用セラミックグリーン層3a,4aの厚みは、上述した空気雰囲気中のみで焼成する場合に比べて、薄くてもよい。
また、たとえば、空隙形成材として樹脂を用いた場合には、空気雰囲気中約900℃で焼成することで空隙形成材層を完全に焼失させることができる。
上述の焼成工程において、外側拘束層用セラミックグリーン層19aに含まれる第3のセラミック材料は実質的に焼結しない。そのため、外側拘束層用セラミックグリーン層19aは、焼成工程の後、外側拘束層となり除去される。他方、層間拘束層用セラミックグリーン層3a〜5aは、第2のセラミック材料が互いに固着した状態にある層間拘束層3〜5となり、焼成後の積層体6に残される。
上述した焼成工程において、層間拘束層3〜5および外側拘束層は各々が接する基材層2に対して収縮抑制作用を及ぼし、得られた積層体6の寸法精度を高めることができる。
また、基材層2と内蔵素子7との間に、内蔵素子7の全周囲を覆うように層間拘束層3,4を設けることによって、焼成工程において内蔵素子7に及ぼされる圧縮応力が層間拘束層3,4によって有利に緩和され、内蔵素子7にクラックが発生するのを効果的に抑制することができる。具体的には、層間拘束層3,4は焼成工程では実質的に焼結しないセラミック材料を含んでいるため、層間拘束層3,4は焼成工程において平面方向のみならず積層方向にも実質的に収縮しない。そのため、層間拘束層3,4に全周囲を覆われた内蔵素子7は、基材層2の積層方向の収縮による圧縮応力の影響を実質的に受けずに焼成工程を終えることができるのである。
また、層間拘束層3,4と内蔵素子7のセラミック素体30との接する箇所に空隙25が形成されることで、焼成工程において基材層用セラミックグリーン層2aから層間拘束層用セラミックグリーン層3a,4aに浸透したガラス材料とセラミック素体30を構成するセラミック材料との接触が避けられる。そのため、その後の冷却工程において内蔵素子7のセラミック素体30が比較的大きく収縮しても、内蔵素子7はセラミック素体30よりも収縮しない層間拘束層用セラミックグリーン層3a,4aのガラス材料に引っ張られることはない。その結果、内蔵素子7にクラックが発生することを効果的に抑制することができる。
図8および図9は、本発明の実施例2を説明するための図2および図5に対応する図である。図8および図9において、図2および図5に示す部分に相当する部分には同様の参照符号を付し、重複する説明は省略する。
実施例2では、図8に示すように、層間拘束層3,4と内蔵素子7のセラミック素体30との間だけでなく、内蔵素子7の側方にも十分な空隙25を形成するための製造方法について説明する。
実施例2では、図9に示すように、未焼成の積層体6aを作製する工程において、内蔵素子7の側方にも空隙形成材層20が形成されるように、層間拘束層用セラミックグリーン層3a上に形成された未焼成の面内導体9a上と層間拘束層用セラミックグリーン層4a上に形成された未焼成の面内導体9a上とに空隙形成材層20を形成する。
なお、内蔵素子7の側方に空隙形成材層20を形成するためには、空隙形成材層20を内蔵素子7の側面に形成してもよい。
実施例2のように、内蔵素子7の側方まで空隙形成材層20が形成されていると、図2に示された内蔵素子7の側方の空隙15に相当する部分が空隙形成材層20で充填されるため、特に圧着時に、未焼成の面内導体9aが不所望に変形するのを防止できる。
また、第1の複合セラミックグリーン層16と第2の複合セラミックグリーン層17を積み重ねる工程において、未焼成の面内導体9aは内蔵素子7の側方において一体化されるために延びようとする。このとき、内蔵素子7の側方に空隙形成材層20が形成されていると、未焼成の面内導体9aが延びる角度を緩やかにすることができるため、未焼成の面内導体9aが断線するのを抑制することができる。
また、上述したような、焼成条件を調整することにより、基材層2の収縮が終了した後に空隙形成材層20が焼失し、空隙25が形成されるようにした場合、図2のように焼成時において内蔵素子7の側方に生じた空隙15の部分に基材層2の収縮による応力が集中することがなくなるため、積層体6にクラックが発生するのをより効果的に抑制することができる。
図10および図11は、本発明の実施例3を説明するための図2および図5に対応する図である。図10および図11において、図2および図5に示す部分に相当する部分には同様の参照符号を付し、重複する説明は省略する。
実施例3では、図10に示すように、内蔵素子7の端子電極8の一方主面にのみ面内導体9が形成され、内蔵素子7の面内導体9と電気的に接していない部分と層間拘束層3,4との間に空隙25が形成されていることを特徴としている。実施例3では、具体的には、空隙25は、層間拘束層3,4とセラミック素体30の接する箇所に加えて、端子電極8において、面内導体9に電気的に接続されている主面の反対の主面から内蔵素子7の側方にまで形成されている。
図11に示すように、このような状態を得るため、未焼成の積層体6aを作製する工程において、層間拘束層用セラミックグリーン層3a上に未焼成の面内導体9aと空隙形成材層20を形成し、層間拘束層用セラミックグリーン層4a上には、内蔵素子7の側方まで空隙形成材層20を形成できるように、空隙形成材層20を形成しておくようにする。
実施例3のように、内蔵素子7の側方まで空隙形成材層20が形成されていると、図2に示された内蔵素子7の側方の空隙15に相当する部分が空隙形成材層20で充填されているため、図2のように焼成時において内蔵素子7の側方に生じた空隙15の部分に応力が集中することがなくなり、積層体6にクラックが発生するのをより効果的に抑制することができる。
また、第1の複合セラミックグリーン層16と第2の複合セラミックグリーン層17を積み重ねる工程において、未焼成の面内導体9は内蔵素子7の側方において一体化されるために延びようとする。このとき、内蔵素子7の側方に空隙形成材層20が形成されていると、未焼成の面内導体9aが延びる角度を緩やかにすることができるため、未焼成の面内導体9aが断線するのを抑制することができる。
図12および図13は、本発明の実施例4を説明するための図2および図5に対応する図である。図12および図13において、図2および図5に示す部分に相当する部分には同様の参照符号を付し、重複する説明は省略する。
実施例4では、図12に示すように、層間拘束層3,4と内蔵素子7の間に空隙25が形成されている。そして、内蔵素子7の端子電極8は、空隙25に形成された突起電極10bを介して層間接続導体10と電気的に接続される。
図13に示すように、このような状態を得るため、未焼成の積層体6aを作製する工程において、層間拘束層用セラミックグリーン層3a上に、内蔵素子7の側方まで空隙形成材層20を形成できるように、空隙形成材層20を形成し、層間拘束層用セラミックグリーン層4a上にも、内蔵素子7の側方まで空隙形成材層20を形成できるように、空隙形成材層20を形成する。そして、図12に示した突起電極10bは、第2の層間拘束層用セラミックグリーン層4a上に形成された空隙形成材層20と第2の複合セラミックグリーン層17とを貫通して未焼成の層間接続導体10aを形成する。この未焼成の層間接続導体10aのうち、空隙形成材層20に形成された部分は突起電極用導体10cであり、焼成により空隙形成材層20を焼失させることにより図12に示す突起電極10bが形成される。
実施例3のように、層間拘束層と内蔵素子の間に空隙が形成されていると、基材層の積層方向の収縮による圧縮応力が有利に緩和されるとともに、基材層用セラミックグリーン層から層間拘束層用セラミックグリーン層に浸透したガラス材料と内蔵素子のセラミック材料とが接触するのを回避できるため、ガラス材料とセラミック材料の熱膨張係数差による内蔵素子7のクラック発生を抑制することができる。
また、実施例1で述べたように、たとえば空隙形成材としてカーボンを用い、空気雰囲気中で焼成した場合、空隙形成材層は基材層の収縮開始前に焼失され、空隙が形成される。この場合、焼成時に、層間接続導体および突起電極用導体が突出したとしても、層間接続導体および突起電極によって電気的に接続される内蔵素子の主面と反対の主面には空隙が形成されているため、内蔵素子のクラック発生を回避することができる。
図14は、本発明の実施例5による多層セラミック基板を作製するための未焼成の積層体6bを示す、図4に相当する図である。図14において、図4に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図14に示した実施例5は、焼成工程において図4に示す外側拘束層用セラミックグリーン層19aを設けない場合に有利に適用される。図14に示した、焼成後に多層セラミック基板となる未焼成の積層体6bには、その主面11,12の各々に沿って、表面拘束層用セラミックグリーン層21aが配置されている。
表面拘束層用セラミックグリーン層21aは、層間拘束層用セラミックグリーン層3a〜5aと同質の材料からなるもので、表面拘束層用セラミックグリーン層21aに含まれているセラミック材料は、焼成後、基材層用セラミックグリーン層2aに含まれていたガラス材料の一部が浸透することによって、実質的に焼結されずに互いに固着される。そして、表面拘束層用セラミックグリーン層21aは、焼成により表面拘束層となり、焼成後に除去されることなく、多層セラミック基板1aに備える積層体6の一部として残される。この表面拘束層によって、多層セラミック基板の寸法精度をより高めることができる。
また、図4に示す外側拘束層用セラミックグリーン層19aを設けないため、焼成後に外側拘束層を除去する工程を省略できる点で好ましい。
なお、表面拘束層用セラミックグリーン層21aの厚みは、基材層用セラミックグリーン層2aに含まれていたガラス材料の一部が表面拘束層用セラミックグリーン層21aの全体に浸透するようにするため、層間拘束層用セラミックグリーン層3a〜5aの厚みと同じかそれ以下であることが好ましい。
以上、本発明を図示した実施例に関連して説明したが、本発明の範囲内において、その他種々の変形例が可能である。
たとえば、図1に示した多層セラミック基板1に備える積層体6では、内蔵素子7を挟む特定の基材層2の間に設けられた層間拘束層3,4以外に、基材層2の他の間に位置する層間拘束層5が設けられている。層間拘束層5が設けられると、焼成時において積層体6の収縮をより完全に抑制することができるが、このような効果をそれほど望まないならば、層間拘束層5の少なくとも一部について省略されてもよい。
本発明の実施例1による多層セラミック基板1を図解的に示す概略断面図である。 図1に示した多層セラミック基板1の一部を拡大して示す概略断面図である。 本発明の実施例1に用いられる他の内蔵素子7の端子電極18を示す概略断面図である。 図1に示した多層セラミック基板1を製造するために作製される未焼成の積層体6aを図解的に示す概略断面図である。 図4に示した未焼成の積層体6aを作製するために実施される工程を示す概略断面図である。 図4に示した未焼成の積層体6aを作製するために実施される工程を示す概略断面図である。 図4に示した未焼成の積層体6aを作製するために実施される工程を示す概略断面図である。 図7におけるA−A断面を示す概略断面図である。 本発明の実施例2を説明するための図2に対応する図である。 図9に示した積層体を作製するために実施される工程を説明する概略断面図である。 本発明の実施例2を説明する概略断面図である。 本発明の実施例3を説明する概略断面図である。 図12に示した積層体を作製するために実施される工程を説明する概略断面図である。 本発明の実施例4を説明する概略断面図である。
符号の説明
1,1a 多層セラミック基板
2 基材層
2a 基材層用セラミックグリーン層
3〜5 層間拘束層
3a〜5a 層間拘束層用セラミックグリーン層
6 積層体
6a 未焼成の積層体
7 内蔵素子
8,18 端子電極
9 面内導体
9a 未焼成の面内導体
10 層間接続導体
10a 未焼成の層間接続導体
10b 突起電極
10c 突起電極用導体
11,12 主面
13,14 外部電極
13a,14a 未焼成の外部電極
15,25 空隙
16 第1の複合セラミックグリーン層
17 第2の複合セラミックグリーン層
19a 外側拘束層用セラミックグリーン層
20 空隙形成材層
21a 表面拘束層用セラミックグリーン層
30 セラミック素体

Claims (7)

  1. ガラス材料と第1のセラミック材料との焼結体からなる複数の基材層と、
    特定の前記基材層の間に配置された複数の層間拘束層と、
    前記基材層と前記層間拘束層とに形成された内部導体と、
    セラミック素体と端子電極とを備え、前記端子電極が前記内部導体に電気的に接続され、前記層間拘束層の間に配置された内蔵素子と、
    を備えた積層体を有し、
    前記層間拘束層は、前記基材層の焼結温度では実質的に焼結しない第2のセラミック材料を含むとともに、前記基材層に含まれていたガラス材料の一部が焼成時に前記層間拘束層に浸透することによって、前記第2のセラミック材料が互いに固着された状態にあり、
    前記層間拘束層は、前記内蔵素子の全周囲を覆うように設けられており、さらに、
    前記層間拘束層と前記内蔵素子の前記セラミック素体との間の少なくとも一部に空隙が形成されている多層セラミック基板。
  2. 前記空隙は、前記セラミック素体の全周に形成されている、請求項1に記載の多層セラミック基板。
  3. 前記内部導体は、前記内蔵素子の前記端子電極に電気的に接続され、前記内蔵素子の側方にまで引き出されるように設けられた面内導体と、前記面内導体の前記内蔵素子の側方にまで引き出された部分に電気的に接続されるように設けられた層間接続導体とを備える、請求項1または2に記載の多層セラミック基板。
  4. 前記面内導体は前記内蔵素子を挟むように設けられる、請求項3に記載の多層セラミック基板。
  5. 前記内蔵素子の側方に空隙が形成されている、請求項4に記載の多層セラミック基板。
  6. 前記内蔵素子の前記面内導体に接していない部分と前記層間拘束層との間に空隙が形成されている、請求項3に記載の多層セラミック基板。
  7. 前記内部導体と前記内蔵素子の前記端子電極とは、前記空隙に形成された突起電極によって電気的に接続されている、請求項1または2に記載の多層セラミック基板。
JP2008186325A 2008-07-17 2008-07-17 多層セラミック基板 Expired - Fee Related JP5176740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008186325A JP5176740B2 (ja) 2008-07-17 2008-07-17 多層セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008186325A JP5176740B2 (ja) 2008-07-17 2008-07-17 多層セラミック基板

Publications (2)

Publication Number Publication Date
JP2010027799A JP2010027799A (ja) 2010-02-04
JP5176740B2 true JP5176740B2 (ja) 2013-04-03

Family

ID=41733354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008186325A Expired - Fee Related JP5176740B2 (ja) 2008-07-17 2008-07-17 多層セラミック基板

Country Status (1)

Country Link
JP (1) JP5176740B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6256306B2 (ja) * 2014-11-05 2018-01-10 株式会社村田製作所 電子部品内蔵基板およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111234A (ja) * 1999-10-07 2001-04-20 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
EP1806958A4 (en) * 2004-10-29 2008-12-31 Murata Manufacturing Co CERAMIC MULTILAYER SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
JP4946225B2 (ja) * 2006-07-13 2012-06-06 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JP2010027799A (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5012899B2 (ja) 多層セラミック基板およびその製造方法
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
JPWO2007004415A1 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
WO2009139272A1 (ja) 多層セラミック基板およびその製造方法
JP2010245088A (ja) 積層型セラミック電子部品の製造方法
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP5013144B2 (ja) セラミック電子部品の製造方法
JP4557002B2 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP5176740B2 (ja) 多層セラミック基板
TWI388533B (zh) Manufacturing method of ceramic molded body
JP5229316B2 (ja) セラミック基板の製造方法
CN108293302B (zh) 多层陶瓷基板及电子部件
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP5354011B2 (ja) 多層セラミック基板の製造方法
JP4962593B2 (ja) 積層型セラミック電子部品
JP4797534B2 (ja) 多層セラミックス基板
JP4420137B2 (ja) セラミック成形体の製造方法
KR100724228B1 (ko) 다층 세라믹 기판 및 그 제조 방법
CN109156083B (zh) 多层陶瓷基板及电子装置
JP2005191129A (ja) セラミック多層複合基板
JP2001076956A (ja) 積層セラミックコンデンサの製造方法
JP2006013354A (ja) 多層回路基板の製造方法
JP2005191316A (ja) 多層回路基板及びその製造方法
JP2006181738A (ja) セラミック積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

R150 Certificate of patent or registration of utility model

Ref document number: 5176740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees