JPWO2007004415A1 - 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート - Google Patents

多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート Download PDF

Info

Publication number
JPWO2007004415A1
JPWO2007004415A1 JP2007507604A JP2007507604A JPWO2007004415A1 JP WO2007004415 A1 JPWO2007004415 A1 JP WO2007004415A1 JP 2007507604 A JP2007507604 A JP 2007507604A JP 2007507604 A JP2007507604 A JP 2007507604A JP WO2007004415 A1 JPWO2007004415 A1 JP WO2007004415A1
Authority
JP
Japan
Prior art keywords
layer
glass material
ceramic substrate
multilayer ceramic
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007507604A
Other languages
English (en)
Other versions
JP4557003B2 (ja
Inventor
修也 中尾
修也 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2007004415A1 publication Critical patent/JPWO2007004415A1/ja
Application granted granted Critical
Publication of JP4557003B2 publication Critical patent/JP4557003B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

ガラス材料および第１のセラミック材料を含む基材層の間に、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む拘束層を位置させ、焼成時における基材層の収縮を拘束層によって抑制しながら、基材層に含まれるガラス材料を拘束層に浸透させることによって拘束層を緻密化した、多層セラミック基板を製造しようとするとき、基材層に含まれるガラス材料が拘束層に十分に浸透しないことがある。 この問題を解決するため、基材層（２）と拘束層（３）との間に、ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む介在層（４）を形成し、焼成工程において、基材層（２）に含まれるガラス材料の溶融物の粘度を下げ、拘束層（３）により浸透しやすくする。粘度低下物質としては、遷移元素の酸化物、あるいは低粘度ガラス材料および／または低融点ガラス材料が用いられる。

Description

この発明は、多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシートに関するもので、特に、いわゆる無収縮プロセスを適用して製造される多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシートに関するものである。
この発明にとって興味ある多層セラミック基板として、たとえば特開２０００−２５１５７号公報（特許文献１）に記載されたものがある。特許文献１には、いわゆる無収縮プロセスによる、複合積層体およびその製造方法、より特定的には、焼成による収縮が抑制されながら製造することができ、焼成後の状態でそのまま使用に供され得る、複合積層体およびその製造方法が開示されているが、１つの好ましい典型例として、次のような構造の多層セラミック基板およびその製造方法が開示されている。
すなわち、多層セラミック基板は、ガラス材料および第１のセラミック材料を含む第１の粉体の集合体をもって構成される基材層と、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体の集合体をもって構成される拘束層とを備えている。ここで、第１の粉体の少なくとも一部は、焼結状態である。他方、第２の粉体は、未焼結状態にあるが、ガラス材料を含む第１の粉体の一部が拘束層に拡散あるいは流動することによって、互いに固着されている。
このような多層セラミック基板を製造するため、上述の第１の粉体を含む、生の状態にある基材層と、上述の第２の粉体を含む、生の状態にある拘束層とを備える、生の積層体が作製され、次いで、この生の積層体が焼成される。この焼成工程において、第１の粉体の少なくとも一部が焼結する。また、この焼成工程において、第１の粉体の一部、典型的には、第１の粉体に含まれるガラス材料の一部が、拘束層に拡散あるいは流動する。その結果、第２の粉体は、焼結しないが、第１の粉体の一部、特にガラス材料によって互いに固着される。
上述したような製造方法によれば、焼成工程において、第２の粉体を焼結させないので、この第２の粉体を含む拘束層が基材層の収縮を抑制するように作用し、焼成による多層セラミック基板全体としての収縮を抑制することができ、結果として、得られた多層セラミック基板の寸法のばらつきを低減することができる。また、得られた多層セラミック基板において、拘束層に含まれる第２の粉体は、ガラス材料を含む第１の粉体の一部が拘束層に拡散あるいは流動することによって、互いに固着されているので、拘束層を後で除去する必要がない。
しかしながら、上述した特許文献１に記載の技術を採用するとき、基材層に含まれるガラス材料の種類によっては、これが拘束層に十分に浸透しないという問題に遭遇することがある。この問題の主たる原因は、ガラス材料の溶融時の粘度が高く、流動性が低いためであると考えられる。
そこで、この問題を解決するため、基材層において粘度の低いガラス材料を用いることがまず考えられる。しかしながら、粘度の低いガラス材料を選択すると、たとえば、基材層において静電容量を形成しようとする場合、基材層の比誘電率が低くなりすぎ、必要とされる静電容量を得ることができないという問題を引き起こすことがある。すなわち、低粘度であり、かつ必要とされる電気的特性を満たすガラス材料を選択したり、ガラス材料の組成を調整したりすることには、非常に手間がかかり、また、技術的に困難を伴うことが多い。
他方、ガラス材料が拘束層に十分に浸透しないという前述した問題の解決のため、拘束層の厚みを薄くすることも考えられる。しかしながら、拘束層が薄くされた場合、拘束層による収縮抑制効果が低減されてしまう。その結果、得られた多層セラミック基板において反りが発生するなどの問題を引き起こすことがある。
特開２０００−２５１５７号公報
そこで、この発明の目的は、上述したような問題を解決し得る、多層セラミック基板およびその製造方法を提供しようとすることである。
この発明の他の目的は、上述の多層セラミック基板の製造方法において用いられる、多層セラミック基板作製用複合グリーンシートを提供しようとすることである。
この発明に係る多層セラミック基板は、ガラス材料および第１のセラミック材料を含む第１の粉体の集合体をもって構成される基材層と、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体の集合体をもって構成される拘束層とを備えるとともに、上記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体の集合体をもって構成される介在層とを備えている。多層セラミック基板は、また、基材層、拘束層および介在層の少なくとも１つの主面に沿って形成される導体膜を備えている。
上記介在層は、その一方主面が基材層に接し、かつその他方主面が拘束層に接するように位置している。そして、第１の粉体の少なくとも一部は、焼結状態である。他方、第２の粉体は、未焼結状態にあるが、上記ガラス材料を含む第１の粉体の一部および第３の粉体の一部が拘束層に拡散あるいは流動することによって、互いに固着されている。
上記粘度低下物質は、具体的には、遷移元素の酸化物を含むものであったり、低粘度ガラス材料および／または低融点ガラス材料を含むものであったりする。
基材層に含まれるガラス材料の一部は、拘束層の全域に拡散あるいは流動しており、第２の粉体のすべてが、ガラス材料の一部によって互いに固着されていることが好ましい。
基材層に含まれるガラス材料は、第１の粉体の少なくとも一部を焼結させるための焼成工程より前の段階でガラス化されていたものを含んでいても、第１の粉体の少なくとも一部を焼結させるための焼成工程により溶融してガラス化されたものを含んでいてもよい。
上記ガラス材料は、結晶化しないものであることが好ましい。
この発明に係る多層セラミック基板は、複数の基材層を備え、積層方向に隣り合う基材層間において、介在層、拘束層および介在層がこの順序で積層されている積層構造部分を備えていても、複数の拘束層を備え、積層方向に隣り合う拘束層間において、介在層、基材層および介在層がこの順序で積層されている積層構造部分を備えていてもよい。複数の基材層を備える場合、介在層、拘束層および介在層を介在させて積層方向に隣り合う基材層の各々における単位体積あたりのガラス材料の含有量は、互いに実質的に等しいことが好ましい。
この発明に係る多層セラミック基板において、拘束層は基材層より薄いことが好ましい。
また、この発明は、その少なくとも一方の主面に沿って開口を位置させているキャビティをさらに備える、多層セラミック基板に有利に適用される。
この発明に係る多層セラミック基板において、基材層の熱膨張係数と介在層の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下であり、かつ、拘束層の熱膨張係数と介在層の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下であることが好ましい。
この発明は、また、多層セラミック基板の製造方法にも向けられる。この発明に係る多層セラミック基板の製造方法は、積層体作製工程と焼成工程とを備えている。
上記積層体作製工程では、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含む、生の状態にある基材層と、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含む、生の状態にある拘束層と、上記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体を含む、生の状態にある介在層と、基材層、拘束層および介在層の少なくとも１つの主面に沿って形成される導体膜とを備え、介在層は、その一方主面が基材層に接し、かつその他方主面が拘束層に接するように位置している、そのような生の積層体が作製される。
次いで、上記焼成工程では、第１の粉体の少なくとも一部を焼結させるとともに、上記ガラス材料を含む第１の粉体の一部および第３の粉体の一部を拘束層に拡散あるいは流動させることによって、第２の粉体を、焼結させずに、互いに固着させるように、生の積層体を所定の温度で焼成することが行なわれる。
上述の粘度低下物質が、遷移元素の酸化物を含む場合、焼成工程では、遷移元素の酸化物のイオンがガラス材料中に拡散することによって、ガラス材料の溶融物の粘度を下げることが行なわれる。このように、ガラス材料の溶融物の粘度が下がるのは、遷移元素の酸化物のイオンがガラス材料の酸素架橋を切断するためであると考えられる。
粘度低下物質が、低粘度ガラス材料および／または低融点ガラス材料を含む場合、焼成工程では、低粘度ガラス材料および／または低融点ガラス材料が前述の基材層に含まれるガラス材料に混ざることによって、このガラス材料の溶融物の粘度を下げることが行なわれる。
焼成工程において、基材層に含まれるガラス材料の一部は、拘束層の全域に拡散あるいは流動し、第２の粉体のすべてを互いに固着させることが好ましい。
前述した生の状態にある基材層において、焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分が含まれている場合、焼成工程では、このガラス成分が溶融されガラス化される。
ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分は、結晶化しないものであることが好ましい。
生の積層体が複数の基材層を備え、積層方向に隣り合う基材層間において、介在層、拘束層および介在層がこの順序で積層されている場合、焼成工程の後、介在層、拘束層および介在層を介在させて積層方向に隣り合う基材層の各々における単位体積あたりのガラス材料の含有量が、互いに実質的に等しくなるように、基材層の各厚みが設定されることが好ましい。
生の積層体が、導体膜に電気的に接続されかつ特定の基材層を厚み方向に貫通するように設けられるビアホール導体を備える場合、生の積層体は、その両主面上に形成されかつ拘束層と実質的に同じ組成を有する収縮抑制層をさらに備えていることが好ましい。この場合、焼成工程の後、未焼結の収縮抑制層を除去する工程がさらに実施される。
上述のビアホール導体が、生の積層体の積層方向における最も端に位置する基材層に設けられるものを含む場合、特に上記の収縮抑制層を用いる実施態様が有利に適用される。
また、生の積層体において、基材層が収縮抑制層に接していることが好ましい。
この発明に係る多層セラミック基板の製造方法において、焼成工程の後、基材層の熱膨張係数と介在層の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下となり、かつ、拘束層の熱膨張係数と介在層の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下となるようにされることが好ましい。
この発明は、さらに、上述のような多層セラミック基板の製造方法において用いられる、多層セラミック基板作製用複合グリーンシートにも向けられる。
この発明に係る多層セラミック基板作製用複合グリーンシートは、第１の局面では、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分およびセラミック材料を含む粉体を含む、生の状態にある基材層と、この基材層上に形成され、かつガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む粉体を含む、生の状態にある介在層とを備えている。
第２の局面では、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含む、生の状態にある基材層と、ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含む、生の状態にある拘束層と、ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体を含む、生の状態にある介在層とを備え、介在層は、その一方主面が基材層に接し、かつその他方主面が拘束層に接するように位置している。
第３の局面では、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含む、生の状態にある基材層と、ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含む、生の状態にある拘束層と、ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体を含む、生の状態にある介在層とを備え、第１の基材層、第１の介在層、拘束層、第２の介在層および第２の基材層がこの順序で積層されている。
この発明によれば、基材層と拘束層との間に介在層が位置されているので、基材層に含まれるガラス材料を介在層に含まれる粘度低下物質に接した状態とすることができる。したがって、焼成工程において、介在層に含まれる粘度低下物質の一部が基材層へと溶出したり、基材層に含まれるガラス材料に混ざったりすることによって、基材層に含まれるガラス材料の粘度を低下させる。その結果、介在層を通って、基材層に含まれるガラス材料を、拘束層へとより円滑に浸透させることができる。
そのため、拘束層を薄くするといった手段に頼ることなく、ガラス材料を拘束層に十分に浸透させることができるので、拘束層が及ぼす焼成時の拘束力を十分なものとすることができる。また、ガラス材料の粘度を低下させるために焼成温度を高くするといった手段に頼る必要がないので、焼成温度を比較的低くすることができる。これらのことから、得られた多層セラミック基板において、反りなどの変形を生じさせにくくすることができる。また、基材層に含まれるガラス材料として、電気的特性を犠牲にしてまで低粘度のものを用いる必要がないため、多層セラミック基板において、良好な電気的特性を確保することができるとともに、基材層に含まれるガラス材料の選択の幅を広げることができる。
また、この発明によれば、特許文献１に記載されたものの場合と同様、第２のセラミック材料を含む第２の粉体を焼結させないので、この第２の粉体を含む拘束層が基材層の収縮を抑制するように作用し、焼成による多層セラミック基板全体としての収縮を抑制することができ、結果として、得られた多層セラミック基板において、不所望な変形を抑制するとともに、寸法のばらつきを低減することができる。また、拘束層に含まれる第２の粉体は、未焼結状態にあるが、ガラス材料を含む第１の粉体の一部および第３の粉体の一部が拘束層に拡散あるいは流動することによって、互いに固着されているので、拘束層を後で除去する必要がなく、そのままの状態で使用に供することができる。
上述のような寸法のばらつきは、特にキャビティを有する多層セラミック基板において生じやすいので、この発明は、キャビティを有する多層セラミック基板およびその製造方法に対してより有利に適用されることができる。このことから、また、この発明がキャビティを有する多層セラミック基板に対して適用されると、キャビティの部分における歪みも低減することができる。
この発明において、基材層に含まれるガラス材料の一部が、拘束層の全域に拡散あるいは流動しており、第２の粉体のすべてが、このガラス材料の一部によって互いに固着されていると、多層セラミック基板の機械的強度を高めることができる。
基材層に含まれるガラス材料が結晶化しないものであると、ガラスの結晶化自身による粘度の上昇が生じないようにすることができ、拘束層へ拡散あるいは流動しやすい性質が結晶化によって阻害されることを防止することができる。また、粘度低下物質として、遷移元素の酸化物が用いられる場合には、ガラス材料が結晶化するものであると、このガラス材料の結晶化を促進するという作用が遷移元素の酸化物にある。したがって、ガラス材料として、結晶化しないものが用いられると、粘度低下物質として、遷移元素の酸化物を問題なく用いることができるようになる。
複数の基材層を備え、積層方向に隣り合う基材層間において、介在層、拘束層および介在層がこの順序で積層されている積層構造部分を備えている場合、積層方向に隣り合う基材層の各々における単位体積あたりのガラス材料の含有量が、互いに実質的に等しくなるようにされると、積層方向に隣り合う基材層の各々から、それらの間に位置する拘束層へのガラス材料の浸透量のバランスが良好となり、焼成工程において、基材層の各々の収縮量を互いに実質的に等しくすることができる。そのため、得られた多層セラミック基板において反りが生じることをより確実に抑制することができる。
拘束層が基材層より薄いと、基材層に含まれるガラス材料を、拘束層の全域により容易に拡散あるいは流動させることができる。
この発明に係る多層セラミック基板の製造方法において、生の積層体が、ビアホール導体を備えるとともに、その両主面上に形成される収縮抑制層を備える場合、まず、焼成工程において生じ得る多層セラミック基板の反りをより生じにくくすることができる。収縮抑制層は、その厚みが厚いほど、このような反りを抑制する力が強くなる。
また、この発明では、焼成工程において、多層セラミック基板の主面方向での収縮が抑制されるため、積層方向での収縮がより大きく生じる。他方、ビアホール導体は、導電成分を主成分とするため、焼成工程での収縮率が比較的低く、その結果、ビアホール導体の存在が起因して、焼成後において、多層セラミック基板の表面に突起が生じてしまうという問題に遭遇することがある。前述した収縮抑制層は、ビアホール導体に起因する突起を抑制するようにも作用する。
ビアホール導体が、生の積層体の積層方向における最も端に位置する基材層に設けられていると、前述した突起がより生じやすいため、収縮抑制層による効果がより顕著に発揮される。
また、生の積層体において、基材層が、介在層を介することなく、収縮抑制層に接していると、収縮抑制層へのガラス材料の拡散あるいは流動を生じさせにくくすることができ、焼成工程の後、収縮抑制層を容易に除去することができるとともに、基材層の外方に向く主面上に導体膜を問題なく形成することができる。
この発明において、基材層の熱膨張係数と介在層の熱膨張係数との差が絶対値で２．０ｐｐｍ／℃以下であり、かつ、拘束層の熱膨張係数と介在層の熱膨張係数との差が絶対値で２．０ｐｐｍ／℃以下であると、たとえば焼成工程後の冷却過程において残留する応力を低減できるので、この応力に起因するクラック等の構造欠陥を生じにくくすることができ、多層セラミック基板の信頼性を高めることができる。
この発明に係る多層セラミック基板作製用複合グリーンシートによれば、多層セラミック基板の製造のために作製される生の積層体を能率的に作製することが可能になる。
図１は、この発明の第１の実施形態による多層セラミック基板１を図解的に示す断面図である。 図２は、図１に示した多層セラミック基板１を製造するために作製される生の積層体１１を図解的に示す断面図である。 図３は、生の積層体を作製するために用いられる複合グリーンシートの第１の例を示す断面図である。 図４は、生の積層体を作製するために用いられる複合グリーンシートの第２の例を示す断面図である。 図５は、生の積層体を作製するために用いられる複合グリーンシートの第３の例を示す断面図である。 図６は、生の積層体を作製するために用いられる複合グリーンシートの第４の例を示す断面図である。 図７は、生の積層体を作製するために用いられる複合グリーンシートの第５の例を示す断面図である。 図８は、この発明の第２の実施形態による多層セラミック基板１ａの一部を図解的に示す断面図である。 図９は、この発明の第３の実施形態による多層セラミック基板１ｂを図解的に示す断面図である。 図１０は、この発明の第４の実施形態による多層セラミック基板１ｃを図解的に示す断面図である。 図１１は、この発明の第５の実施形態による多層セラミック基板１ｄを図解的に示す断面図である。 図１２は、この発明の第６の実施形態による多層セラミック基板１ｅを図解的に示す断面図である。 図１３は、この発明の第７の実施形態による多層セラミック基板１ｆを図解的に示す断面図である。 図１４は、実験例１において作製した試料１、２および４の各々に係る多層セラミック基板３１を示すもので、（ａ）は、多層セラミック基板３１を断面で示す正面図であり、（ｂ）は、多層セラミック基板３１の底面図である。 図１５は、実験例１において作製した試料３に係る多層セラミック基板４１を断面で示す正面図である。 図１６は、実験例２において、試料としての多層セラミック基板５１を得るために作製される、分割前のマザー基板５０の外観を示す平面図である。 図１７は、図１６に示したマザー基板５０を分割して得られた試料としての多層セラミック基板５１を示すもので、（ａ）は、（ｂ）または（ｃ）の線Ａ−Ａに沿う断面図であり、（ｂ）は、（ａ）のＢ−Ｂに沿う断面図であり、（ｃ）は、（ａ）の線Ｃ−Ｃに沿う断面図である。
符号の説明
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ 多層セラミック基板
２ 基材層
３ 拘束層
４ 介在層
５〜７，２３ 導体膜
８ ビアホール導体
１１ 生の積層体
１２ 収縮抑制層
１６〜２０ 複合グリーンシート
２６ キャビティ
図１は、この発明の第１の実施形態による多層セラミック基板１を図解的に示す断面図である。図１において、多層セラミック基板１は、その厚み方向寸法が誇張されて図示されている。
多層セラミック基板１は、各々複数の基材層２と拘束層３と介在層４とを備える積層構造を有している。この実施形態では、積層方向に隣り合う基材層２間において、介在層４、拘束層３および介在層４がこの順序で積層されている積層構造部分を備えている。また、この実施形態では、積層方向に隣り合う拘束層３間において、介在層４、２つの基材層２および介在層４がこの順序で積層されている積層構造部分を備えている。なお、この実施形態では、２つの基材層２が互いに接した状態で図示されているが、これは、後述する製造方法の説明を容易にするためのもので、実際には、隣り合う２つの基材層２は互いに一体化されている。
基材層２は、ガラス材料および第１のセラミック材料を含む第１の粉体の集合体をもって構成される。上述のガラス材料としては、たとえば、ＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−ＭｇＯ−Ｂ２Ｏ３系のものが用いられ、単独では結晶化しないものが有利に用いられる。第１のセラミック材料としては、たとえばアルミナが用いられる。
拘束層３は、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体の集合体をもって構成される。この第２のセラミック材料としては、たとえばアルミナが有利に用いられる。
介在層４は、上記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体の集合体をもって構成される。粘度低下物質としては、遷移元素の酸化物が用いられたり、あるいは、低粘度ガラス材料および／または低融点ガラス材料が用いられたりする。低粘度ガラス材料としては、好ましくは、Ｂ２Ｏ３を多く含むガラス材料が用いられる。また、低融点ガラス材料としては、たとえば、ＳｉＯ２−ＰｂＯ系ガラス材料を用いることができる。なお、このような粘度低下物質の作用については、多層セラミック基板１の製造方法の説明において後述する。
多層セラミック基板１において、介在層４は、その一方主面が基材層２に接し、かつその他方主面が拘束層３に接するように位置している。
また、基材層２に含まれる第１の粉体の少なくとも一部は、焼結状態である。他方、拘束層３に含まれる第２の粉体は、未焼結状態にあるが、上記ガラス材料を含む第１の粉体の一部および介在層４に含まれる第３の粉体の一部が拘束層３に拡散あるいは流動することによって、互いに固着されている。
好ましくは、基材層２に含まれるガラス材料の一部は、拘束層３の全域に拡散あるいは流動しており、第２の粉体のすべてが、このガラス材料の一部によって互いに固着されている。なお、完成品としての多層セラミック基板１の基材層２に含まれるガラス材料は、第１の粉体の少なくとも一部を焼結させるための焼成工程より前の段階でガラス化されていたものを含んでいても、焼成工程により溶融してガラス化されたものを含んでいてもよい。
この実施形態では、拘束層３は基材層２より薄くされる。
多層セラミック基板１は、さらに、配線導体を備えている。配線導体は、たとえばコンデンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのもので、典型的には、いくつかの導体膜５〜７およびいくつかのビアホール導体８をもって構成される。
導体膜５は、多層セラミック基板１の内部に形成される。この実施形態では、基材層２の主面に沿って形成されているが、必ずしも、この場所に形成される必要はなく、拘束層３または介在層４に沿って形成されてもよい。導体膜６および７は、それぞれ、多層セラミック基板１の一方主面上および他方主面上に形成される。なお、この実施形態では、導体膜６および７は、ともに、基材層２上に位置している。ビアホール導体８は、導体膜５〜７のいずれかと電気的に接続されかつ特定の基材層２を厚み方向に貫通するように設けられる。
多層セラミック基板１の一方主面上には、導体膜６に電気的に接続された状態で、チップ部品９および１０が搭載される。
次に、多層セラミック基板１の製造方法について説明する。図２は、多層セラミック基板１を製造するために作製される生の積層体１１を図解的に示す断面図である。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図２では、焼成による収縮が生じる前の生の状態が図示されているので、特に基材層２については、その厚み方向寸法が図１に図示したものに比べて大きくされている。
生の積層体１１は、図１に示した多層セラミック基板１に備える要素に対応する要素を備えている。より詳細には、生の積層体１１は、生の状態にある基材層２と、生の状態にある拘束層３と、生の状態にある介在層４とを備えている。また、導体膜５〜７およびビアホール導体８が、導電性金属粉末を含む導電性ペーストを焼成することによって形成される場合には、生の積層体１１は、それぞれ生の状態にある導体膜５〜７およびビアホール導体８を備えている。
生の状態にある基材層２は、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含んでいる。一例として、生の状態にある基材層２は、ガラス材料としてのＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−ＭｇＯ−Ｂ２Ｏ３系ガラス粉末と、第１のセラミック材料としてのアルミナ粉末と、分散媒としての水と、バインダとしてのポリビニルアルコールと、分散剤としてのポリカルボン酸系分散剤とを含んでいる。
生の状態にある拘束層３は、上記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含んでいる。一例として、生の状態にある拘束層３は、第２のセラミック材料としてのアルミナ粉末と、分散媒としての水と、バインダとしてのポリビニルアルコールと、分散剤としてのポリカルボン酸系分散剤とを含んでいる。
生の状態にある介在層４は、上記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体を含んでいる。粘度低下物質としては、前述したように、遷移元素の酸化物が用いられたり、低粘度ガラス材料および／または低融点ガラス材料が用いられたりする。
粘度低下物質として、遷移元素の酸化物が用いられる場合、一例として、生の状態にある介在層４は、遷移元素の酸化物としての酸化銅粉末と、分散媒としての水と、バインダとしてのポリビニルアルコールと、分散剤としてのポリカルボン酸系分散剤とを含んでいる。
他方、粘度低下物質として、低粘度ガラス材料および／または低融点ガラス材料が用いられる場合には、一例として、生の状態にある介在層４は、Ｂ２Ｏ３を多く含むＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−ＭｇＯ−Ｂ２Ｏ３系ガラス粉末と、アルミナ粉末と、分散媒としての水と、バインダとしてのポリビニルアルコールと、分散剤としてのポリカルボン酸系分散剤とを含んでいる。なお、上記のようなＢ２Ｏ３を多く含むＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−ＭｇＯ−Ｂ２Ｏ３系ガラスは、低粘度ガラス材料であるが、これに代えて、低融点ガラス材料として、ＳｉＯ２−ＰｂＯ系ガラスを用いてもよい。
導体膜５〜７およびビアホール導体８を形成するための導電性ペーストは、一例として、Ａｇ粉末と、バインダとしてのエチルセルロースと、溶剤としてのテルペン類とを含んでいる。
生の積層体１１は、さらに、その両主面上に形成される収縮抑制層１２を備えている。収縮抑制層１２は、前述した生の状態にある拘束層３と実質的に同じ組成を有している。なお、収縮抑制層１２を備えずに、多層セラミック基板１を作製してもよい。また、収縮抑制層１２を介して生の積層体１１を複数積み重ねることにより、複数の多層セラミック基板１を一挙に作製するようにしてもよい。
次に、生の積層体１１が集合体である場合は、所望の大きさに分割する。なお、集合体である生の積層体１１に分割線となるべき溝を形成して焼成し、焼成後の集合基板を先の分割線に沿って分割してもよい。
次に、生の積層体１１を焼成する工程が実施される。この焼成工程において付与される温度等の条件は、焼成工程の後、次のような状態が得られるように選ばれる。すなわち、焼成工程の結果、基材層２に含まれる第１の粉体の少なくとも一部は焼結する。また、基材層２に含まれるガラス材料を含む第１の粉体の一部および介在層４に含まれる第３の粉体の一部は、拘束層３に拡散あるいは流動する。これによって、拘束層３に含まれる第２の粉体は、焼結せずに、互いに固着される。
上述した焼成工程において、基材層２に含まれるガラス材料の一部は、拘束層３の全域に拡散あるいは流動し、これによって、第２の粉体のすべてが互いに固着されることが好ましい。
焼成工程において、拘束層３に含まれる第２の粉体は焼結しないため、拘束層３には実質的な収縮が生じない。したがって、拘束層３は、基材層２に対して、収縮抑制作用を及ぼし、基材層２の主面方向での収縮を抑制する。また、収縮抑制層１２についても、拘束層３と同様の収縮抑制作用を、基材層２に対して及ぼす。これらのことから、焼成による収縮は、基材層２の厚み方向においてのみ実質的に生じるようになり、得られた多層セラミック基板１の不所望な変形が生じにくくなり、寸法精度を高めることができる。
また、焼成工程において、介在層４に含まれる粘度低下物質は、基材層２に含まれるガラス材料の溶融物の粘度を下げるように作用し、拘束層３へのガラス材料の浸透を促進する。
より具体的には、粘度低下物質が遷移元素の酸化物である場合には、焼成工程において、基材層２に含まれるガラス材料が溶融して介在層４に浸透したとき、遷移元素の酸化物のイオンがこのガラス材料中に拡散し、それによって、ガラス材料の溶融物の粘度が下げられる。これは、Ｃｕ、Ｆｅ、Ｍｎ等の遷移元素の酸化物は、ガラスにおいて網目修飾酸化物として作用し、ガラス材料の酸素架橋を切断する性質を有しているためであると考えられる。
遷移元素の酸化物は、その一部がガラス材料中に拡散して、ガラス材料の溶融物の粘度を低下させればよく、遷移元素の酸化物のすべてが反応している必要はない。介在層４の厚みについては薄い方が好ましく、たとえば２〜５μｍ程度とされる。なぜなら、介在層４が厚すぎると、ここにガラス材料が浸透するのに時間がかかるためである。
また、介在層４には、ガラス材料の粘度を低下させるために必要な量の遷移元素の酸化物を含んでいればよい。たとえば、遷移元素酸化物としてのＣｕＯを５重量％含みかつアルミナを９５重量％含む粉末を第３の粉体として用いたとしても、ガラス材料の浸透性を向上させる効果を十分に得ることができる。しかし、第３の粉体として、ＣｕＯを１００重量％含む場合の方が、介在層４の厚みを最も薄くすることができるため、より好ましい。
遷移元素としてＣｕが用いられる場合、ＣｕＯ粉末の粒径は、０．１〜３μｍの範囲にあることが好ましい。粒径が０．１μｍ未満となると、ガラス材料中に拡散しなかった粒子が微粒になりすぎて、ガラスの浸透速度が遅くなり、他方、粒径が３μｍを超えると、ガラスとの接触面積が減るため、拡散量が減り、粘度が低下しにくくなるからである。
他方、粘度低下物質として、たとえばＢ２Ｏ３を多く含むガラス材料のような低粘度ガラス材料および／またはＳｉＯ２−ＰｂＯ系ガラス材料のような低融点ガラス材料が用いられる場合、焼成工程において、これら低粘度ガラス材料および／または低融点ガラス材料は、基材層２に含まれるガラス材料に混ざることによって、このガラス材料の溶融物の粘度を物理的に下げるように作用する。この場合、介在層４は、２〜１０μｍ程度の厚みとされることが好ましい。
なお、基材層２に含まれるガラス材料は、焼成工程より前の段階でガラス化されているものの他、焼成工程において、ガラス材料となり得るガラス成分を溶融してガラス化したものであってもよい。
また、基材層２に含まれるガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分は、結晶化しないものであることが好ましい。なぜなら、結晶化ガラスは、結晶化しないガラスに比べて、一般に粘度が高く、このことが原因で、拘束層３への円滑な拡散あるいは流動が阻害されることがあるためである。また、基材層２に含まれるガラス材料が結晶化するものであると、粘度低下物質として遷移元素の酸化物が用いられる場合には、遷移元素の酸化物が、不安定な状態である結晶化ガラス材料の酸素架橋を切断することにより、初期状態では一旦粘度が低下するが、その後、さらに不安定になったガラス材料がより結晶化しやすくなり、ガラス材料の結晶化を促進するという問題を招く。
焼成工程での上述したガラス材料の挙動の結果、焼成工程の後において、介在層４、拘束層３および介在層４を介在させて積層方向に隣り合う基材層２の各々における単位体積あたりのガラス材料の含有量（拘束層３への拡散または流動の結果、残存した量）は、互いに実質的に等しくなるように、基材層２の各厚みが設定されることが好ましい。この実施形態では、より具体的には、拘束層３の各側に配置される基材層２の各厚みが互いに実質的に同じとされている。
前述したように、基材層２は、拘束層３および収縮抑制層１２によって主面方向での収縮が抑制された状態にあるため、焼成工程において、厚み方向に関して比較的大きく収縮する。他方、導体膜５〜７およびビアホール導体８においても、焼成工程において、導電性金属粉末が焼結するため収縮が生じる。しかしながら、導体膜５〜７およびビアホール導体８の収縮率は、基材層２の厚み方向での収縮率に比べて低い。その結果、焼成後において、多層セラミック基板１には、ビアホール導体８の存在に起因する突起が不所望にも形成されることがある。特に、ビアホール導体８が、積層方向における最も端に位置する基材層２に設けられている場合、上述した突起が生じやすい。収縮抑制層１２は、このような突起を発生を抑制するのに効果的である。
収縮抑制層１２は、焼成工程において焼結しない。この未焼結の収縮抑制層１２は、焼成工程の後、除去される。このような収縮抑制層１２の除去を容易にするためには、収縮抑制層１２中にガラス材料が浸透していない方が好ましい。そのため、生の積層体１１において、基材層２と収縮抑制層１２との間には、介在層４が形成されず、基材層２が収縮抑制層１２に接していることが好ましい。また、上述のように、基材層２と収縮抑制層１２との間に介在層４が形成されていない方が、基材層２上に導体膜６および７を形成することにとって好都合である。
なお、多層セラミック基板１の外表面上に形成される導体膜６および７については、生の積層体１１を焼成し、収縮抑制層１２を除去した後、導電性ペーストを付与し、これを焼き付けることによって形成してもよい。
次に、必要に応じて、多層セラミック基板１上に、図１に示すように、チップ部品９および１０が搭載される。
上述した多層セラミック基板１において、基材層２、拘束層３および介在層４は、互いに異なる材料から構成されるため、各々の熱膨張係数が互いに異なるのが通常である。この場合、焼成工程後の冷却過程において、多層セラミック基板１中のガラス成分の流動性が失われたとき、基材層２、拘束層３および介在層４の各々には、熱膨張係数が小さい方に圧縮応力、熱膨張係数が大きい方に引っ張り応力がそれぞれ残留することになる。一般に、セラミック材料は、圧縮応力に比べ、引っ張り応力に対しての強度が低く、引っ張り応力についての限界強度に達すると、クラック等の構造欠陥が発生することがある。この問題を解決するため、基材層２の熱膨張係数と介在層４の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下であり、かつ、拘束層３の熱膨張係数と介在層４の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下とされることが好ましい。
生の積層体１１を作製するため、基材層２、拘束層３および介在層４の各々を１層ずつ積層することも考えられるが、好ましくは、以下に説明するように、複合グリーンシートの状態で用意され、この複合グリーンシートを用いて生の積層体１１を作製するようにされる。
図３ないし図７には、複合グリーンシートのいくつかの例が断面図で示されている。図３ないし図７において、図２に示した要素に相当する要素には同様の参照符号を付している。また、図３ないし図７においては、導体膜やビアホール導体の図示が省略されている。
図３ないし図７には、たとえばポリエチレンテレフタレートからなるキャリアフィルム１５が図示されている。キャリアフィルム１５は、たとえば基材層２となるべきセラミックスラリーをシート状に成形する際に用いられ、また、成形された後のグリーンシートの取り扱いを容易にする。キャリアフィルム１５は、生の積層体１１を得るための積層工程を終えた段階では剥離され除去される。
図３に示した複合グリーンシート１６は、キャリアフィルム１５上に、生の状態にある基材層２となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで、基材層２上に、生の状態にある介在層４となるべきグリーンシートが成形されることによって得られたものである。この複合グリーンシート１６の場合、図示しないが、介在層４上に導体膜を形成することが容易である。
上述した基材層２となるべきグリーンシートの成形と介在層４となるべきグリーンシートの成形とは、一連の工程をもって実施してもよいが、基材層２となるべきグリーンシートを成形した後、基材層２となるべきグリーンシートを保持するキャリアフィルム５を、一旦、ロール状に巻き、その後、ロールから基材層２となるべきグリーンシートをキャリアフィルム１５とともに引き出し、介在層４となるべきグリーンシートを成形するようにしてもよい。このことは、図４ないし図７を参照して説明する他の複合グリーンシート１７〜２０の場合についても言える。
図４に示した複合グリーンシート１７は、キャリアフィルム１５上に、生の状態にある介在層４となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで、生の状態にある基材層２となるべきグリーンシートが成形されることによって得られたものである。この複合グリーンシート１７の場合、図示しないが、基材層２上に導体膜を形成することが容易である。
なお、図３に示した複合グリーンシート１６と図４に示した複合グリーンシート１７とは、キャリアフィルム１５を除去した状態では、互いに同じ積層構造を有している。
図５に示した複合グリーンシート１８は、キャリアフィルム１５上に、生の状態にある基材層２となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで、基材層２上に、生の状態にある介在層４となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで、介在層４上に、生の状態にある拘束層３となるべきグリーンシートが成形されることによって得られたものである。この複合グリーンシート１８の場合、図示しないが、拘束層３上に導体膜を形成することが容易である。
図６に示した複合グリーンシート１９は、キャリアフィルム１５上に、生の状態にある拘束層３となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで、拘束層３上に、生の状態にある介在層４となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで、介在層４上に、生の状態にある基材層２となるべきグリーンシートが成形されることによって得られたものである。この複合グリーンシート１９の場合、図示しないが、基材層２上に導体膜を形成することが容易である。
なお、図５に示した複合グリーンシート１８と図６に示した複合グリーンシート１９とは、キャリアフィルム１５を除去した状態では、互いに同じ積層構造を有している。
図７に示した複合グリーンシート２０は、キャリアフィルム１５上に、生の状態にある基材層２となるべきグリーンシート、生の状態にある介在層４となるべきグリーンシート、生の状態にある拘束層３となるべきグリーンシート、生の状態にある介在層４となるべきグリーンシート、および生の状態にある基材層２となるべきグリーンシートが、この順序で成形されることによって得られたものである。この複合グリーンシート２０の場合、図示しないが、基材層２上に導体膜を形成することが容易である。
上述した複合グリーンシート１６〜２０は、これらのうちのいずれかを単独で用いたり、これらのうちのいずれかを組み合わせて用いたりすることによって、生の積層体１１を作製することができる。たとえば、複合グリーンシート１６または１７と複合グリーンシート１８または１９とを組み合わせることによって、生の積層体１１を作製することができる。また、複数の複合グリーンシート２０を積層することによって、生の積層体１１を作製することができる。
図８は、この発明の第２の実施形態による多層セラミック基板１ａの一部を図解的に示す断面図である。図８において、多層セラミック基板１ａは、その積層方向での一部が図示されている。また、図８において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図８に示した多層セラミック基板１ａは、拘束層３または介在層４の主面に沿って形成される導体膜２３を備えていることを特徴としている。この実施形態からわかるように、導体膜は、基材層２、拘束層３および介在層４のいずれの主面に沿って形成されていてもよい。
たとえば、基材層２が有する特定の電磁気的特性を利用しようとする場合には、基材層２の主面に沿って導体膜５が形成され、拘束層３が有する特定の電磁気的機能を利用しようとする場合には、導体膜２３が拘束層３の主面に沿って形成される。したがって、基材層２に含まれる第１の粉体あるいは拘束層３に含まれる第２の粉体としては、必要に応じて、電気絶縁性、誘電性、圧電性、磁性等の任意の性質を有するものを用いることができ、それによって、多層セラミック基板１ａにおいて、特定の電磁気的機能を付与することができる。
図９は、この発明の第３の実施形態による多層セラミック基板１ｂを図解的に示す断面図である。図９において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図９では、導体膜およびビアホール導体のような配線導体の図示が省略されている。
図９に示した多層セラミック基板１ｂは、一方の主面に沿って開口を位置させているキャビティ２６を備えることを特徴としている。キャビティ２６内には、図示しないが、チップ部品が搭載される。このようなキャビティ２６を備える多層セラミック基板１ｂを製造する場合、キャビティ２６は、生の積層体の段階で設けられている。したがって、生の積層体を作製するため、複数のグリーンシートが積層されるとき、複数のグリーンシートのうちの特定のものにキャビティ２６となるべき貫通孔が予め設けられる。
生の積層体を焼成するとき、そこにキャビティが設けられている場合、不所望な変形が生じやすい。したがって、この発明による変形抑制作用は、図９に示すようなキャビティ２６を備える多層セラミック基板１ｂを製造しようとするとき、特に効果的に発揮される。
図１０ないし図１３は、それぞれ、この発明の第４ないし第７の実施形態による多層セラミック基板１ｃ、１ｄ、１ｅおよび１ｆを図解的に示す断面図である。図１０ないし図１３にそれぞれ示した多層セラミック基板１ｃ、１ｄ、１ｅおよび１ｆは、図９に示したキャビティ２６を備える多層セラミック基板１ｂの変形例に相当するものである。図１０ないし図１３において、図９に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図１０ないし図１３においても、導体膜およびビアホール導体のような配線導体の図示が省略されている。
キャビティを備える多層セラミック基板においては、キャビティの底面より上方の部分であってキャビティを取り囲む側壁部分とキャビティの底面より下方の部分である底壁部分とのそれぞれが焼成時に収縮しようとするため、応力が発生し、側壁部分と底壁部分との界面にクラック等の欠陥が生じる可能性がある。
そこで、図１０ないし図１３にそれぞれ示した多層セラミック基板１ｃ、１ｄ、１ｅおよび１ｆでは、側壁部分２７と底壁部分２８との界面に沿って拘束層３が配置されている。これによって、焼成時において、側壁部分２７と底壁部分２８とのそれぞれが拘束層３によって拘束されて各々の収縮が抑制されるようにし、そのため、クラック等が発生しにくくされている。
より具体的には、図１０に示した多層セラミック基板１ｃでは、キャビティ２６の底面が拘束層３によって規定されかつ側壁部分２７と底壁部分２８との界面の両側に拘束層３が存在するように、拘束層３が配置されている。
図１１に示した多層セラミック基板１ｄでは、キャビティ２６の底面が基材層２によって規定されるが、側壁部分２７における底壁部分２８に近接した位置に拘束層３が配置されている。
図１２に示した多層セラミック基板１ｅでは、キャビティ２６の底面が介在層４によって規定されるが、側壁部分２７と底壁部分２８との界面に近接した位置に拘束層３が配置されている。
図１３に示した多層セラミック基板１ｆでは、キャビティ２６の底面が拘束層３によって規定されるように、拘束層３が配置されている。
これらの多層セラミック基板１ｃ〜１ｆのうち、特に、図１０に示した多層セラミック基板１ｃにおいては、側壁部分２７と底壁部分２８との界面を介して、側壁部分２７側および底壁部分２８側の双方に拘束層３が形成されているので、最も効果的に収縮を抑制することができる。
次に、この発明による効果を確認するために実施した実験例について説明する。
［実験例１］
１．試料の作製
この実験例では、次のような試料１〜４の各々に係る多層セラミック基板を作製した。
（１）試料１
試料１は、この発明の範囲内にある実施例に該当するもので、図１４に示すような構造を有している。図１４において、（ａ）は、多層セラミック基板３１を断面で示す正面図であり、（ｂ）は、多層セラミック基板３１の底面図である。多層セラミック基板３１は、基材層３２、拘束層３３および介在層３４を備え、１層の拘束層３３に対して、各側に、各々１層の介在層３４を介して、各々３層の基材層２３を積層した構造を有している。また、多層セラミック基板３１は、その底面上に、ストライプ状に延びる複数の導体膜３５を形成している。
上述のような構造の多層セラミック基板３１における基材層３２となるべきグリーンシートを次のように作製した。すなわち、平均粒径約４μｍであって、単独では結晶化しないＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−ＭｇＯ−Ｂ２Ｏ３（３７：１５：２７：５：１６）系ガラス粉末６０重量部と、平均粒径０．３５μｍのアルミナ粉末４０重量部と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、基材層３２となるべき厚み３０μｍのグリーンシートを得た。
また、多層セラミック基板３１における拘束層３３となるべきグリーンシートを次のように作製した。すなわち、平均粒径０．４μｍのアルミナ粉末１００重量部と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、厚み１０μｍの拘束層３３となるべきグリーンシートを得た。
また、多層セラミック基板３１における介在層３４となるべきグリーンシートを次のように作製した。すなわち、平均粒径１μｍの酸化銅粉末１００重量部と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって厚み４μｍの介在層３４となるべきグリーンシートを得た。
次に、上述した各々のグリーンシートを、図１４に示した多層セラミック基板３１のための生の積層体が得られるように積層し、圧着した。この生の積層体の厚みは、焼成後において０．１ｍｍであった。次いで、生の積層体を、平面寸法が３０ｍｍ×３０ｍｍとなるようにカットした。
他方、導体膜３５を形成するための導電性ペーストとして、平均粒径２μｍのＡｇ粉末を４８重量部、バインダとしてのエチルセルロースを３重量部、ならびに溶剤としてのテルペン類を４９重量部含むものを用意した。そして、前述の生の積層体の底面上に、導体膜３５が形成されるように、上記導電性ペーストを付与した。
次いで、この生の積層体を、８６０℃、８８０℃、９００℃および９２０℃の各温度で２０分間焼成し、試料１に係る多層セラミック基板３１を得た。
（２）試料２
試料２は、この発明の範囲内にある実施例に該当するもので、図１４に示すような構造を有している。試料２では、試料１と比較して、多層セラミック基板３１における介在層３４の組成を変更したことを除いて、試料１の場合と同様の方法によって、多層セラミック基板３１を作製した。
介在層３４となるべきグリーンシートを次のように作製した。すなわち、平均粒径約４μｍのＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−ＭｇＯ−Ｂ２Ｏ３（３６：１３：２４：２：２４）系ガラス粉末６０重量部と、平均粒径０．３５μｍのアルミナ粉末４０重量部と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、厚み４μｍの介在層３４となるべきグリーンシートを得た。
（３）試料３
試料３は、この発明の範囲外にある比較例に該当するもので、図１５に示すような構造を有している。図１５において、図１４に示した要素に相当する要素には同様の参照符号を付している。図１５に示した多層セラミック基板４１は、図１４に示した多層セラミック基板３１と比較して、介在層３４を備えていない点で相違している。
図１５に示すような構造の多層セラミック基板４１を得るため、基材層３２および拘束層３３の各々となるべきグリーンシート、ならびに導体膜３５を形成するための導電性ペーストとしては、前述した試料１の場合と同様のものを用いて、試料３に係る多層セラミック基板４１を作製した。
（４）試料４
試料４は、この発明の好ましい範囲から外れたものであり、前述した試料１と比較して、基材層３２となるべきグリーンシートの組成が異なっている。
基材層３２となるべきグリーンシートを次のように作製した。すなわち、平均粒径約２μｍのワラステナイトを析出する結晶化ガラスＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−Ｂ２Ｏ３（４４：４７：５：４）系ガラス粉末５０重量部と、平均粒径１．５μｍのアルミナ粉末５０重量部と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、ポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、厚み３０μｍの基材層３２となるべきグリーンシートを得た。
その他の点については、試料１の場合と同様の方法によって、試料４に係る多層セラミック基板３１を作製した。
２．評価
以上のような試料１〜４の各々について、焼成によるＸ−Ｙ方向収縮率、ならびに多層セラミック基板の吸水率および反りをそれぞれ評価した。なお、これらの評価は、焼成温度を、８６０℃、８８０℃、９００℃および９２０℃のそれぞれに設定して焼成して得られた各試料について行なった。表１にＸ−Ｙ方向収縮率の評価結果が、表２に吸水率の評価結果が、表３に反りの評価結果がそれぞれ示されている。
Figure 2007004415
Figure 2007004415
Figure 2007004415
表１に示すように、作製した試料は、いずれも、焼成時のＸ−Ｙ方向収縮率が０．４〜０．５％の範囲内にあった。また、表３に示すように、各試料について、焼成温度が高くなるほど、反りが大きくなる傾向が現れた。
表２に示した吸水率を比較すると、実施例としての試料１では、８８０℃の焼成温度で吸水率が０％となり、同じく実施例としての試料２では、８６０℃の焼成温度で、吸水率が０％となった。このように、吸水率が０％となったことは、拘束層３３にガラス材料が円滑に浸透し、拘束層３３が十分に緻密化していることを意味している。
これらに対して、比較例としての試料３では、焼成温度を９２０℃にまで高めたときに吸水率が０％となった。また、この発明の範囲内にあるが、好ましい範囲から外れた試料４では、９２０℃以下の焼成温度では、吸水率が０％となることはなかった。
特に、焼成温度を選ぶことにより、吸水率を０％とすることができた試料１〜３の間で反りを比較する。吸水率を０％とすることができた焼成温度での反りについては、試料１では２６μｍ、試料２では１２μｍであり、試料３では７０μｍであった。このことから、介在層３４を備える試料１および２によれば、介在層を備えない試料３に比べて、より低温での焼成が可能であり、その結果として反りを低減できることがわかる。
また、試料４では、介在層３４を備えるが、そこに含まれる粘度低下物質として酸化銅を含みながら、基材層３２には結晶化ガラスが含まれていることから、粘度低下物質としての酸化銅の作用が効果的に働かなかったことがわかる。
［実験例２］
この実験例は、多層セラミック基板に備える基材層、拘束層および介在層の各々の熱膨張係数についての好ましい関係を求めるために実施した。
１．グリーンシートの作製
（１）基材層用グリーンシート
平均粒径４μｍであって、単独では結晶化しないＳｉＯ２−ＢａＯ−Ａｌ２Ｏ３−Ｋ２Ｏ−Ｂ２Ｏ３（３７：１５：２７：５：１６）系ガラス粉末６０重量部と、平均粒径０．３５μｍのアルミナ粉末４０重量部と、分散媒しての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、基材層となるべき厚み１００μｍのグリーンシートを得た。
この基材層用グリーンシートの焼結後の熱膨張係数（α１）を求めたところ、８．０ｐｐｍ／℃であった。
（２）拘束層用グリーンシート
Figure 2007004415
表４に示すように、Ｒ１〜Ｒ５の５種類の拘束層用グリーンシートを作製した。
より詳細には、平均粒径０．５μｍであって、表４の「セラミック粉末」の欄に示すような種類のセラミック粉末１００重量部と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、拘束層となるべき厚み１５μｍのグリーンシートを得た。なお、表４の拘束層Ｒ３およびＲ４についての「セラミック粉末」の欄にそれぞれ記載された「７５：２５」および「５０：５０」は、ＴｉＯ２とＬａ２Ｔｉ２Ｏ７との重量比を示している。
これら拘束層用グリーンシートＲ１〜Ｒ５の焼結後の熱膨張係数（α２）を求めたところ、表４の「熱膨張係数」の欄に示すとおりの値を得た。なお、拘束層用グリーンシートは、これ単独では緻密な焼結体が得られないため、表４に示した「熱膨張係数」は、焼結後の拘束層のセラミック粉末間に存在し得る空隙の占有率からガラスの浸透量を計算し、ガラス浸透量と熱膨張係数との関係を直線近似して計算により求めたものである。
（３）介在層用グリーンシート
Figure 2007004415
表５に示すように、Ｂ１〜Ｂ４の４種類の介在層用グリーンシートを作製した。
より詳細には、平均粒径約４μｍのＳｉＯ２−ＣａＯ−Ａｌ２Ｏ３−ＭｇＯ−Ｂ２Ｏ３（３６：１３：２４：２：２４）系ガラス粉末と、平均粒径０．５μｍであって、表５の「セラミック粉末」中の「種類」の欄に示すセラミック粉末とを、セラミック粉末が同「含有量」の欄に示した含有率となるように混合した混合粉末１００重量部と、分散媒しての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、分散剤としてのポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、介在層となるべき厚み１０μｍのグリーンシートを得た。
これら介在層用グリーンシートＢ１〜Ｂ４の各々の焼結後の熱膨張係数を求めたところ、表５の「熱膨張係数」の欄に示すとおりの値を得た。
２．多層セラミック基板の作製
図１６は、試料としての多層セラミック基板５１を得るために作製される、分割前のマザー基板５０の外観を示す平面図である。図１７は、図１６に示したマザー基板５０を分割して得られた試料としての多層セラミック基板５１を示すもので、（ａ）は、（ｂ）または（ｃ）の線Ａ−Ａに沿う断面図であり、（ｂ）は、（ａ）のＢ−Ｂに沿う断面図であり、（ｃ）は、（ａ）の線Ｃ−Ｃに沿う断面図である。
図１７に示した多層セラミック基板５１は、図１６に示したマザー基板５０を分割線５２に沿って分割することによって得られたものである。図１６に示すように、マザー基板５０は、２０ｍｍ×３０ｍｍの平面寸法を有していて、個々の多層セラミック基板５１は、４．５ｍｍ×４．５ｍｍの平面寸法を有している。
多層セラミック基板５１は、図１７（ａ）に示すように、上から、基材層５３、介在層５５、拘束層５４、介在層５５および基材層５３を順次積層した構造を有している。また、上の基材層５３と介在層５５との界面に沿って、図１７（ｂ）に示すようなパターンを有する導体膜５６および５７が形成される。また、中央の拘束層５４と下の介在層５５との界面に沿って、図１７（ｃ）に示すようなパターンを有する導体膜５８が形成される。
このような多層セラミック基板５１を得るため、前述した基材層用グリーンシートを用いるとともに、表６の「記号」の欄に示すように、拘束層用グリーンシートＲ１〜Ｒ５のいずれかおよび介在層用グリーンシートＢ１〜Ｂ４のいずれかを用い、さらに、導体膜５６〜５８の形成のためにＡｇ／Ｐｄ（重量比７５：２５）を含む導電性ペーストを用い、生の状態のマザー基板５０を得た。
Figure 2007004415
表６において、「拘束層」および「介在層」の各欄に示した「記号」は、表４に示した「拘束層記号」および表５に示した「介在層記号」に対応している。また、表６の「拘束層」における「α２」の欄には、表４に示した焼結後の拘束層の「熱膨張係数（α２）」が転記され、「介在層」における「α３」の欄には、表５に示した焼結後の介在層の「熱膨張係数（α３）」が転記されている。
前述のようにして得られた各試料に係る生のマザー基板５０を８９０℃の温度で焼成した。この焼成によるＸ−Ｙ方向収縮率を求めたところ、試料１１〜２６のいずれについても、０．４〜０．５％の範囲内であった。
次に、マザー基板５０を分割線５２に沿って分割し、各試料に係る多層セラミック基板５１を得た。この多層セラミック基板５１について吸水率を評価したところ、試料１１〜２６のいずれについても、０％であった。
３．耐電圧およびクラックの評価
上記試料１１〜２６の各々に係る多層セラミック基板５１について、耐電圧および内部クラックの有無を評価した。その結果が表７に示されている。なお、各試料に係る多層セラミック基板５１において、導体膜５７と導体膜５８との対向面積は１ｍｍ２であり、導体膜５７と導体膜５８との間隔は１５μｍであった。
Figure 2007004415
表７には、評価を容易にするため、基材層５３の熱膨張係数（α１）と介在層５５の熱膨張係数（α３）との差「α１−α３」および拘束層５４の熱膨張係数（α２）と介在層５５の熱膨張係数（α３）との差「α２−α３」が併記されている。
表７からわかるように、「α１−α３」および「α２−α３」のいずれもが絶対値で２．０ｐｐｍ／℃以下となった試料１２、１４、１７、１８、２１、２２および２６については、耐電圧が１ｋＶ以上となり、しかも、多層セラミック基板５１の内部観察においてクラックが発生していなかった。このことから、高い耐電圧およびクラック防止を確実に実現するためには、「α１−α３」および「α２−α３」の双方について、絶対値で２．０ｐｐｍ／℃以下となるようにすることが好ましいことがわかる。

Claims (27)

  1. ガラス材料および第１のセラミック材料を含む第１の粉体の集合体をもって構成される基材層と、
    前記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体の集合体をもって構成される拘束層と、
    前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体の集合体をもって構成される介在層と、
    前記基材層、前記拘束層および前記介在層の少なくとも１つの主面に沿って形成される導体膜と
    を備え、
    前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置していて、
    前記第１の粉体の少なくとも一部は、焼結状態であり、
    前記第２の粉体は、未焼結状態にあるが、前記ガラス材料を含む前記第１の粉体の一部および前記第３の粉体の一部が前記拘束層に拡散あるいは流動することによって、互いに固着されている、
    多層セラミック基板。
  2. 前記粘度低下物質は、遷移元素の酸化物を含む、請求項１に記載の多層セラミック基板。
  3. 前記粘度低下物質は、低粘度ガラス材料および／または低融点ガラス材料を含む、請求項１に記載の多層セラミック基板。
  4. 前記基材層に含まれる前記ガラス材料の一部は、前記拘束層の全域に拡散あるいは流動しており、前記第２の粉体のすべてが、前記ガラス材料の一部によって互いに固着されている、請求項１に記載の多層セラミック基板。
  5. 前記ガラス材料は、前記第１の粉体の少なくとも一部を焼結させるための焼成工程より前の段階でガラス化されていたものを含む、請求項１に記載の多層セラミック基板。
  6. 前記ガラス材料は、前記第１の粉体の少なくとも一部を焼結させるための焼成工程により溶融してガラス化されたものを含む、請求項１に記載の多層セラミック基板。
  7. 前記ガラス材料は、結晶化しないものである、請求項１に記載の多層セラミック基板。
  8. 複数の前記基材層を備え、積層方向に隣り合う前記基材層間において、前記介在層、前記拘束層および前記介在層がこの順序で積層されている積層構造部分を備える、請求項１に記載の多層セラミック基板。
  9. 前記介在層、前記拘束層および前記介在層を介在させて積層方向に隣り合う前記基材層の各々における単位体積あたりの前記ガラス材料の含有量は、互いに実質的に等しい、請求項８に記載の多層セラミック基板。
  10. 複数の前記拘束層を備え、積層方向に隣り合う前記拘束層間において、前記介在層、前記基材層および前記介在層がこの順序で積層されている積層構造部分を備える、請求項１に記載の多層セラミック基板。
  11. 前記拘束層は前記基材層より薄い、請求項１に記載の多層セラミック基板。
  12. その少なくとも一方の主面に沿って開口を位置させているキャビティをさらに備える、請求項１に記載の多層セラミック基板。
  13. 前記基材層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下であり、かつ、前記拘束層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下である、請求項１に記載の多層セラミック基板。
  14. ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体を含む、生の状態にある介在層と、前記基材層、前記拘束層および前記介在層の少なくとも１つの主面に沿って形成される導体膜とを備え、前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置している、そのような生の積層体を作製する、積層体作製工程と、
    前記第１の粉体の少なくとも一部を焼結させるとともに、前記ガラス材料を含む前記第１の粉体の一部および前記第３の粉体の一部を前記拘束層に拡散あるいは流動させることによって、前記第２の粉体を、焼結させずに、互いに固着させるように、前記生の積層体を所定の温度で焼成する、焼成工程と
    を備える、多層セラミック基板の製造方法。
  15. 前記粘度低下物質は、遷移元素の酸化物を含み、前記焼成工程は、前記遷移元素の酸化物のイオンが前記ガラス材料中に拡散することによって、前記ガラス材料の溶融物の粘度を下げる工程を備える、請求項１４に記載の多層セラミック基板の製造方法。
  16. 前記粘度低下物質は、低粘度ガラス材料および／または低融点ガラス材料を含み、前記焼成工程は、前記低粘度ガラス材料および／または低融点ガラス材料が前記ガラス材料に混ざることによって、前記ガラス材料の溶融物の粘度を下げる工程を備える、請求項１４に記載の多層セラミック基板の製造方法。
  17. 前記焼成工程において、前記基材層に含まれる前記ガラス材料の一部は、前記拘束層の全域に拡散あるいは流動し、前記第２の粉体のすべてを互いに固着させる、請求項１４に記載の多層セラミック基板の製造方法。
  18. 前記焼成工程は、前記ガラス材料となり得るガラス成分を溶融してガラス化する工程を含む、請求項１４に記載の多層セラミック基板の製造方法。
  19. 前記ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分は、結晶化しないものである、請求項１４に記載の多層セラミック基板の製造方法。
  20. 前記生の積層体は複数の前記基材層を備え、積層方向に隣り合う前記基材層間において、前記介在層、前記拘束層および前記介在層がこの順序で積層されており、前記焼成工程の後、前記介在層、前記拘束層および前記介在層を介在させて積層方向に隣り合う前記基材層の各々における単位体積あたりの前記ガラス材料の含有量は、互いに実質的に等しくなるように、前記基材層の各厚みが設定される、請求項１４に記載の多層セラミック基板の製造方法。
  21. 前記生の積層体は、前記導体膜に電気的に接続されかつ特定の前記基材層を厚み方向に貫通するように設けられるビアホール導体を備えるとともに、その両主面上に形成されかつ前記拘束層と実質的に同じ組成を有する収縮抑制層を備え、前記焼成工程の後、未焼結の前記収縮抑制層を除去する工程をさらに備える、請求項１４に記載の多層セラミック基板の製造方法。
  22. 前記ビアホール導体は、前記生の積層体の積層方向における最も端に位置する前記基材層に設けられるものを含む、請求項２１に記載の多層セラミック基板の製造方法。
  23. 前記生の積層体において、前記基材層が前記収縮抑制層に接している、請求項２１に記載の多層セラミック基板の製造方法。
  24. 前記焼成工程の後、前記基材層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下となり、かつ、前記拘束層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で２．０ｐｐｍ／℃以下となるようにされる、請求項１４に記載の多層セラミック基板の製造方法。
  25. ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分およびセラミック材料を含む粉体を含む、生の状態にある基材層と、前記基材層上に形成され、かつ前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む粉体を含む、生の状態にある介在層とを備える、多層セラミック基板作製用複合グリーンシート。
  26. ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体を含む、生の状態にある介在層とを備え、前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置している、多層セラミック基板作製用複合グリーンシート。
  27. ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第１のセラミック材料を含む第１の粉体を含む、生の状態にある基材層と、前記ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む第２の粉体を含む、生の状態にある拘束層と、前記ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第３の粉体を含む、生の状態にある介在層とを備え、第１の前記基材層、第１の前記介在層、前記拘束層、第２の前記介在層および第２の前記基材層がこの順序で積層されている、多層セラミック基板作製用複合グリーンシート。
JP2007507604A 2005-07-01 2006-06-20 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート Expired - Fee Related JP4557003B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005194147 2005-07-01
JP2005194147 2005-07-01
JP2006124763 2006-04-28
JP2006124763 2006-04-28
PCT/JP2006/312302 WO2007004415A1 (ja) 2005-07-01 2006-06-20 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート

Publications (2)

Publication Number Publication Date
JPWO2007004415A1 true JPWO2007004415A1 (ja) 2009-01-22
JP4557003B2 JP4557003B2 (ja) 2010-10-06

Family

ID=37604288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007507604A Expired - Fee Related JP4557003B2 (ja) 2005-07-01 2006-06-20 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート

Country Status (3)

Country Link
US (1) US7781066B2 (ja)
JP (1) JP4557003B2 (ja)
WO (1) WO2007004415A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009001448T5 (de) * 2008-06-13 2011-06-16 Murata Manufacturing Co., Ltd., Nagaokakyo-shi Verfahren zum Herstellen eines Keramikformkörpers
JP5862004B2 (ja) * 2010-10-25 2016-02-16 三菱マテリアル株式会社 銀焼結体の製造方法
KR20130016682A (ko) * 2011-08-08 2013-02-18 에스케이하이닉스 주식회사 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법
JOP20200094A1 (ar) 2014-01-24 2017-06-16 Dana Farber Cancer Inst Inc جزيئات جسم مضاد لـ pd-1 واستخداماتها
JOP20200096A1 (ar) 2014-01-31 2017-06-16 Children’S Medical Center Corp جزيئات جسم مضاد لـ tim-3 واستخداماتها
BR122024001145A2 (pt) 2014-03-14 2024-02-27 Novartis Ag Molécula de anticorpo isolada capaz de se ligar a lag-3, seu método de produção, composição farmacêutica, ácidos nucleicos, vetor de expressão, método para detecção de lag-3 em uma amostra biológica, e uso das referidas molécula de anticorpo e composição
JP5941588B2 (ja) * 2014-09-01 2016-06-29 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
CA2960824A1 (en) 2014-09-13 2016-03-17 Novartis Ag Combination therapies of alk inhibitors
WO2016054555A2 (en) 2014-10-03 2016-04-07 Novartis Ag Combination therapies
ES2952717T3 (es) 2014-10-14 2023-11-03 Novartis Ag Moléculas de anticuerpos contra PD-L1 y usos de las mismas
DE102014118749A1 (de) * 2014-12-16 2016-06-16 Epcos Ag Verzugsarme keramische Trägerplatte und Verfahren zur Herstellung
US20170340733A1 (en) 2014-12-19 2017-11-30 Novartis Ag Combination therapies
EP3316902A1 (en) 2015-07-29 2018-05-09 Novartis AG Combination therapies comprising antibody molecules to tim-3
EP3317301B1 (en) 2015-07-29 2021-04-07 Novartis AG Combination therapies comprising antibody molecules to lag-3
WO2017019896A1 (en) 2015-07-29 2017-02-02 Novartis Ag Combination therapies comprising antibody molecules to pd-1
WO2017079112A1 (en) 2015-11-03 2017-05-11 Janssen Biotech, Inc. Antibodies specifically binding pd-1 and their uses
US20180371093A1 (en) 2015-12-17 2018-12-27 Novartis Ag Antibody molecules to pd-1 and uses thereof
WO2017199710A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層セラミック基板及び電子装置
WO2019099838A1 (en) 2017-11-16 2019-05-23 Novartis Ag Combination therapies
JOP20200303A1 (ar) 2018-05-24 2020-11-23 Janssen Biotech Inc عوامل ربط psma واستخداماتها
AR116109A1 (es) 2018-07-10 2021-03-31 Novartis Ag Derivados de 3-(5-amino-1-oxoisoindolin-2-il)piperidina-2,6-diona y usos de los mismos
CN113271945A (zh) 2018-12-20 2021-08-17 诺华股份有限公司 包含3-(1-氧代异吲哚啉-2-基)哌啶-2,6-二酮衍生物的给药方案和药物组合
EP3924054A1 (en) 2019-02-15 2021-12-22 Novartis AG 3-(1-oxo-5-(piperidin-4-yl)isoindolin-2-yl)piperidine-2,6-dione derivatives and uses thereof
US20220144798A1 (en) 2019-02-15 2022-05-12 Novartis Ag Substituted 3-(1-oxoisoindolin-2-yl)piperidine-2,6-dione derivatives and uses thereof
EP3956022A1 (en) 2019-04-19 2022-02-23 Janssen Biotech, Inc. Methods of treating prostate cancer with an anti- psma/cd3 antibody
IL293834A (en) 2019-12-20 2022-08-01 Novartis Ag A combination of anti-tim-3 antibody mbg453 and anti, nis793 tgf-beta antibody with or without decitabine or anti-pd-1 antibody spratlizumab, for the treatment of myelofibrosis and myelodysplastic syndrome
US20230321067A1 (en) 2020-06-23 2023-10-12 Novartis Ag Dosing regimen comprising 3-(1-oxoisoindolin-2-yl)piperidine-2,6-dione derivatives
US20240059789A1 (en) 2021-01-28 2024-02-22 Janssen Biotech, Inc. Psma binding proteins and uses thereof
IL304891A (en) 2021-02-02 2023-10-01 Servier Lab Selective Protech BCL-XL compounds and methods of use
US20240310266A1 (en) 2021-03-18 2024-09-19 Novartis Ag Biomarkers for cancer and methods of use thereof
TW202304979A (zh) 2021-04-07 2023-02-01 瑞士商諾華公司 抗ＴＧＦβ抗體及其他治療劑用於治療增殖性疾病之用途
AR125874A1 (es) 2021-05-18 2023-08-23 Novartis Ag Terapias de combinación
WO2023225320A1 (en) 2022-05-20 2023-11-23 Novartis Ag Epha2 bcl-xl inhibitor antibody-drug conjugates and methods of use thereof
WO2023225336A1 (en) 2022-05-20 2023-11-23 Novartis Ag Met bcl-xl inhibitor antibody-drug conjugates and methods of use thereof
WO2024189481A1 (en) 2023-03-10 2024-09-19 Novartis Ag Panras inhibitor antibody-drug conjugates and methods of use thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181442A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板
JP2000315864A (ja) * 1999-03-03 2000-11-14 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP2002094244A (ja) * 2000-09-19 2002-03-29 Murata Mfg Co Ltd セラミック多層基板の製造方法および未焼成セラミック積層体
JP2003273515A (ja) * 2002-03-07 2003-09-26 Phycomp Taiwan Ltd セラミックの低温焼結の間の収縮を低減するための方法および抑制層
JP2005504656A (ja) * 2001-10-01 2005-02-17 ヘラエウス インコーポレイテッド マイクロエレクトロニクス用自己拘束型非焼結低温ガラスセラミックテープ及びその製法ならびに用途

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
JP2617643B2 (ja) 1990-01-18 1997-06-04 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー グリーンセラミック体の焼成中の収縮を減少させる方法
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH05335183A (ja) * 1992-05-28 1993-12-17 Murata Mfg Co Ltd 多層基板を備えた電子部品及びその製造方法
JP3601671B2 (ja) 1998-04-28 2004-12-15 株式会社村田製作所 複合積層体の製造方法
JP3601679B2 (ja) 1999-07-27 2004-12-15 株式会社村田製作所 複合積層体の製造方法
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP3872285B2 (ja) * 2000-11-24 2007-01-24 京セラ株式会社 ガラスセラミック基板の製造方法
JP4557417B2 (ja) * 2000-12-26 2010-10-06 京セラ株式会社 低温焼成セラミック配線基板の製造方法
JP2004200679A (ja) * 2002-12-05 2004-07-15 Kyocera Corp 多層回路基板の製造方法
JP2006173422A (ja) 2004-12-17 2006-06-29 Murata Mfg Co Ltd 積層型電子部品およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181442A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板
JP2000315864A (ja) * 1999-03-03 2000-11-14 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP2002094244A (ja) * 2000-09-19 2002-03-29 Murata Mfg Co Ltd セラミック多層基板の製造方法および未焼成セラミック積層体
JP2005504656A (ja) * 2001-10-01 2005-02-17 ヘラエウス インコーポレイテッド マイクロエレクトロニクス用自己拘束型非焼結低温ガラスセラミックテープ及びその製法ならびに用途
JP2003273515A (ja) * 2002-03-07 2003-09-26 Phycomp Taiwan Ltd セラミックの低温焼結の間の収縮を低減するための方法および抑制層

Also Published As

Publication number Publication date
JP4557003B2 (ja) 2010-10-06
WO2007004415A1 (ja) 2007-01-11
US7781066B2 (en) 2010-08-24
US20070248801A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
JP4557003B2 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
US7569162B2 (en) Electrically conductive paste and multilayer ceramic substrate
JP4557002B2 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
US20030062111A1 (en) Method of manufacturing glass ceramic multilayer substrate
JP7309666B2 (ja) 多層セラミック基板及び電子装置
JP6493560B2 (ja) 多層セラミック基板及び電子部品
JP2008109063A (ja) セラミック多層基板
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP2008186909A (ja) セラミック多層基板
JP2008031005A (ja) 多層セラミック基板および多層セラミック基板作製用複合グリーンシート
JP2008030995A (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP2004200679A (ja) 多層回路基板の製造方法
JP5300527B2 (ja) 多層基板およびその製造方法
JP2008135523A (ja) 多層基板およびその製造方法
JP2009231301A (ja) 多層セラミック基板およびその製造方法
JP6455633B2 (ja) 多層セラミック基板及び電子装置
JP4841448B2 (ja) 分割溝付き配線基板およびその製造方法
JP4507705B2 (ja) セラミック基板の製造方法および未焼結複合積層体
JP2006013354A (ja) 多層回路基板の製造方法
JP2009010141A (ja) セラミック多層基板
JP2008085035A (ja) 多層配線基板
JP2006270083A (ja) 集合基板及びその製造方法
JP2008085040A (ja) 多層基板およびその製造方法
JP2008198904A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法
JP2008266065A (ja) セラミック原料組成物、セラミック焼結体、多層セラミック基板およびその製造方法、ならびに多層セラミック基板作製用複合グリーンシート

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

R150 Certificate of patent or registration of utility model

Ref document number: 4557003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees