JPH08181442A - セラミック多層基板 - Google Patents
セラミック多層基板Info
- Publication number
- JPH08181442A JPH08181442A JP6318665A JP31866594A JPH08181442A JP H08181442 A JPH08181442 A JP H08181442A JP 6318665 A JP6318665 A JP 6318665A JP 31866594 A JP31866594 A JP 31866594A JP H08181442 A JPH08181442 A JP H08181442A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic
- glass
- dielectric constant
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】異なるセラミック基板の張り合わせによるクラ
ックがなく、かつ、耐湿性、絶縁特性に優れた信頼性の
高いセラミック多層基板を提供する。 【構成】熱膨張係数の異なる少なくとも２種類のセラミ
ック基板が、一般式ｘＰｂＯ−ｙＢ2 Ｏ3 −ｚＭＯ（但
し、ｘ，ｙ，ｚは重量比、ＭＯはＡｌ2 Ｏ3 ,ＳｉＯ2 ，
ＺｎＯ，ＺｒＯ2 ，ＢａＯおよびＣａＯのうち少なくと
も１種類）で表したとき、０．４５≦ｘ≦０．９０、
０．０５≦ｙ≦０．２５、０＜ｚ≦０．５０（但し、１
種類については０．２５が最大限度）、ｘ＋ｙ＋ｚ＝１
であるガラスで張り合わされている。
ックがなく、かつ、耐湿性、絶縁特性に優れた信頼性の
高いセラミック多層基板を提供する。 【構成】熱膨張係数の異なる少なくとも２種類のセラミ
ック基板が、一般式ｘＰｂＯ−ｙＢ2 Ｏ3 −ｚＭＯ（但
し、ｘ，ｙ，ｚは重量比、ＭＯはＡｌ2 Ｏ3 ,ＳｉＯ2 ，
ＺｎＯ，ＺｒＯ2 ，ＢａＯおよびＣａＯのうち少なくと
も１種類）で表したとき、０．４５≦ｘ≦０．９０、
０．０５≦ｙ≦０．２５、０＜ｚ≦０．５０（但し、１
種類については０．２５が最大限度）、ｘ＋ｙ＋ｚ＝１
であるガラスで張り合わされている。
Description
【０００１】
【産業上の利用分野】本発明は電子機器、電子部品を構
成するセラミック多層基板に関する。
成するセラミック多層基板に関する。
【０００２】
【従来の技術】近年、電子機器、電子部品を構成する回
路基板として、セラミック多層基板が多く用いられるよ
うになってきた。このセラミック多層基板には、電子機
器、電子部品の高密度化・高集積化などを実現させるた
めに、低誘電率基板と高誘電率基板などの異なる特性を
有するセラミック基板が張り合わされたものがある。
路基板として、セラミック多層基板が多く用いられるよ
うになってきた。このセラミック多層基板には、電子機
器、電子部品の高密度化・高集積化などを実現させるた
めに、低誘電率基板と高誘電率基板などの異なる特性を
有するセラミック基板が張り合わされたものがある。
【０００３】具体的にセラミック多層基板は、例えば、
高誘電率セラミック基板内部に複数のコンデンサなどを
設け、これを配線によって表面に引き出すとともに表面
に厚膜回路を構成した第１のセラミック基板と、低誘電
率セラミック基板内部に複数のコンデンサやコイルなど
を設け、これらを配線によって表面に引き出すとともに
表面に厚膜回路を構成した第２のセラミック基板とを、
樹脂あるいはガラスなどによって張り合わせると同時に
対向する導体を接続し、さらに第１あるいは第２のセラ
ミック基板の表面に他の電子部品を装着した構成を備え
ている。
高誘電率セラミック基板内部に複数のコンデンサなどを
設け、これを配線によって表面に引き出すとともに表面
に厚膜回路を構成した第１のセラミック基板と、低誘電
率セラミック基板内部に複数のコンデンサやコイルなど
を設け、これらを配線によって表面に引き出すとともに
表面に厚膜回路を構成した第２のセラミック基板とを、
樹脂あるいはガラスなどによって張り合わせると同時に
対向する導体を接続し、さらに第１あるいは第２のセラ
ミック基板の表面に他の電子部品を装着した構成を備え
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
異種特性のセラミック基板をガラスまたは樹脂で張り合
わせて一体化したセラミック多層基板は、次のような問
題点を有していた。
異種特性のセラミック基板をガラスまたは樹脂で張り合
わせて一体化したセラミック多層基板は、次のような問
題点を有していた。
【０００５】即ち、一体化するセラミック基板の熱膨張
係数が互いに大きく違う場合、張り合わせ後の降温時や
ヒートショックなどで張り合わせ部やセラミック基板に
応力を生じ、クラックが発生した。このクラックを防止
するためには、張り合わせるセラミック基板の熱膨張係
数を各温度範囲で一致させる必要がある。そのため、セ
ラミック基板に熱膨張をコントロールするための添加剤
を入れる試みが行なわれているが、この添加剤によっ
て、逆にセラミック基板の特性が劣化するという問題点
を有していた。
係数が互いに大きく違う場合、張り合わせ後の降温時や
ヒートショックなどで張り合わせ部やセラミック基板に
応力を生じ、クラックが発生した。このクラックを防止
するためには、張り合わせるセラミック基板の熱膨張係
数を各温度範囲で一致させる必要がある。そのため、セ
ラミック基板に熱膨張をコントロールするための添加剤
を入れる試みが行なわれているが、この添加剤によっ
て、逆にセラミック基板の特性が劣化するという問題点
を有していた。
【０００６】また接合部に発生する応力を緩和するた
め、ヤング率の小さい樹脂を使用することにより、クラ
ックの発生は抑えられるが、張り合わせ部の耐湿性が劣
化し、高信頼性の要求されるところでの使用は不可能で
あった。
め、ヤング率の小さい樹脂を使用することにより、クラ
ックの発生は抑えられるが、張り合わせ部の耐湿性が劣
化し、高信頼性の要求されるところでの使用は不可能で
あった。
【０００７】そこで本発明の目的は、異なるセラミック
基板の張り合わせによるクラックがなく、かつ、耐湿
性、絶縁特性に優れた信頼性の高いセラミック多層基板
を提供することにある。
基板の張り合わせによるクラックがなく、かつ、耐湿
性、絶縁特性に優れた信頼性の高いセラミック多層基板
を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明のセラミック多層基板は、熱膨張係数の異な
る少なくとも２種類のセラミック基板がＰｂＯ−Ｂ2 Ｏ
3 系のガラスで張り合わされていることを特徴とする。
め、本発明のセラミック多層基板は、熱膨張係数の異な
る少なくとも２種類のセラミック基板がＰｂＯ−Ｂ2 Ｏ
3 系のガラスで張り合わされていることを特徴とする。
【０００９】また、内部に受動素子が形成され、該受動
素子が配線によって表面に引き出されているとともに、
表面に厚膜回路が形成されている第１のセラミック基板
と、該第１のセラミック基板と熱膨張係数が異なるもの
であって内部に受動素子が形成され、該受動素子が配線
によって表面に引き出されているとともに、表面に厚膜
回路が形成されている第２のセラミック基板とが、Ｐｂ
Ｏ−Ｂ2 Ｏ3 系のガラスで張り合わされており、かつ、
該ガラスの層内に形成されたバイア導体によって対向す
る導体が接続され、さらに、第１または第２のセラミッ
ク基板の表面に電子部品が装着されていることを特徴と
する。
素子が配線によって表面に引き出されているとともに、
表面に厚膜回路が形成されている第１のセラミック基板
と、該第１のセラミック基板と熱膨張係数が異なるもの
であって内部に受動素子が形成され、該受動素子が配線
によって表面に引き出されているとともに、表面に厚膜
回路が形成されている第２のセラミック基板とが、Ｐｂ
Ｏ−Ｂ2 Ｏ3 系のガラスで張り合わされており、かつ、
該ガラスの層内に形成されたバイア導体によって対向す
る導体が接続され、さらに、第１または第２のセラミッ
ク基板の表面に電子部品が装着されていることを特徴と
する。
【００１０】また、熱膨張係数の異なるセラミック基板
は、高誘電率基板と低誘電率基板とであることを特徴と
する。
は、高誘電率基板と低誘電率基板とであることを特徴と
する。
【００１１】さらに、ＰｂＯ−Ｂ2 Ｏ3 系ガラスの組成
は、一般式ｘＰｂＯ−ｙＢ2 Ｏ3 −ｚＭＯ（但し、ｘ，
ｙ，ｚは重量比、ＭＯはＡｌ2 Ｏ3 ，ＳｉＯ2 ，Ｚｎ
Ｏ，ＺｒＯ2 ，ＢａＯおよびＣａＯのうち少なくとも１
種類）で表したとき、０．４５≦ｘ≦０．９０、０．０
５≦ｙ≦０．２５、０＜ｚ≦０．５０（但し、１種類に
ついては０．２５が最大限度）、ｘ＋ｙ＋ｚ＝１である
ことを特徴とする。
は、一般式ｘＰｂＯ−ｙＢ2 Ｏ3 −ｚＭＯ（但し、ｘ，
ｙ，ｚは重量比、ＭＯはＡｌ2 Ｏ3 ，ＳｉＯ2 ，Ｚｎ
Ｏ，ＺｒＯ2 ，ＢａＯおよびＣａＯのうち少なくとも１
種類）で表したとき、０．４５≦ｘ≦０．９０、０．０
５≦ｙ≦０．２５、０＜ｚ≦０．５０（但し、１種類に
ついては０．２５が最大限度）、ｘ＋ｙ＋ｚ＝１である
ことを特徴とする。
【００１２】
【作用】上記したＰｂＯ−Ｂ2 Ｏ3 系ガラスは融点が低
い。このため、この種のガラスを用いて、異種のセラミ
ック基板、例えば高誘電率基板と低誘電率基板とを低温
で張り合わせできる。したがって、張り合わせ後の降温
時、互いのセラミック基板の熱膨張係数の違いによって
生じる応力が小さくなる。
い。このため、この種のガラスを用いて、異種のセラミ
ック基板、例えば高誘電率基板と低誘電率基板とを低温
で張り合わせできる。したがって、張り合わせ後の降温
時、互いのセラミック基板の熱膨張係数の違いによって
生じる応力が小さくなる。
【００１３】また、ガラスで張り合わすため、樹脂と比
べて耐湿性、絶縁特性に優れたものとなる。
べて耐湿性、絶縁特性に優れたものとなる。
【００１４】
【実施例】例えばＢａＴｉＯ3 系の高誘電率基板（ε＝
１０００〜４０００）とＢａＯ−Ｎｄ2 Ｏ3 −ＴｉＯ2
系の低誘電率基板（ε＝１０〜１００）は、図２に示す
ように、従来のガラスによる張り合わせ温度である４５
０℃以上の領域では、熱膨張係数の差が１．０×１０−
６／℃以上ある。このため、張り合わせ後冷却時に発生
する内部応力によってクラックが発生した。なお、図２
のグラフは、４０〜１０００℃の範囲にわたって、温度
幅２０℃で熱膨張係数を順次測定し、その値をグラフに
プロットし曲線で結んだものである。
１０００〜４０００）とＢａＯ−Ｎｄ2 Ｏ3 −ＴｉＯ2
系の低誘電率基板（ε＝１０〜１００）は、図２に示す
ように、従来のガラスによる張り合わせ温度である４５
０℃以上の領域では、熱膨張係数の差が１．０×１０−
６／℃以上ある。このため、張り合わせ後冷却時に発生
する内部応力によってクラックが発生した。なお、図２
のグラフは、４０〜１０００℃の範囲にわたって、温度
幅２０℃で熱膨張係数を順次測定し、その値をグラフに
プロットし曲線で結んだものである。
【００１５】以下、本発明の実施例について、これらの
セラミック基板を張り合わせて一体化して、両基板間を
ガラス層内で電気的に接続し、表面に各種の電子部品を
搭載した図１に示すセラミック多層基板を例として説明
する。
セラミック基板を張り合わせて一体化して、両基板間を
ガラス層内で電気的に接続し、表面に各種の電子部品を
搭載した図１に示すセラミック多層基板を例として説明
する。
【００１６】図１は、セラミック多層基板の断面図であ
る。同図において、１は高誘電率基板、２は低誘電率基
板、３は高誘電率基板１と低誘電率基板２とを張り合わ
せる低融点のＰｂＯ−Ｂ2 Ｏ3 系のガラスである。そし
て、高誘電率基板１には、その内部にコンデンサ４が形
成され、そのコンデンサ４の電極は配線により表面に引
き出されている。また、低誘電率基板２には、コイル
５、グランド電極６、内部配線７が形成され、それら配
線は表面に引き出されている。さらに、高誘電率基板１
の表面には厚膜抵抗体８が形成され、低誘電率基板２の
表面には厚膜抵抗体８が形成され、表面実装部品９が取
り付けられている。そして、高誘電率基板１の回路と低
誘電率基板２の回路とは、バイア導体１０によって電気
的に接続され、外部接続用の端面電極１１が形成されて
いる。
る。同図において、１は高誘電率基板、２は低誘電率基
板、３は高誘電率基板１と低誘電率基板２とを張り合わ
せる低融点のＰｂＯ−Ｂ2 Ｏ3 系のガラスである。そし
て、高誘電率基板１には、その内部にコンデンサ４が形
成され、そのコンデンサ４の電極は配線により表面に引
き出されている。また、低誘電率基板２には、コイル
５、グランド電極６、内部配線７が形成され、それら配
線は表面に引き出されている。さらに、高誘電率基板１
の表面には厚膜抵抗体８が形成され、低誘電率基板２の
表面には厚膜抵抗体８が形成され、表面実装部品９が取
り付けられている。そして、高誘電率基板１の回路と低
誘電率基板２の回路とは、バイア導体１０によって電気
的に接続され、外部接続用の端面電極１１が形成されて
いる。
【００１７】次に上記セラミック多層基板の製造方法を
説明する。まず、内部にコンデンサ４を有し、表面に厚
膜抵抗体８を有する高誘電率基板１を作製した。即ち、
ＢａＴｉＯ3 系セラミック原料に有機バインダ溶液を加
えてスラリー状とし、ドクターブレード法でセラミック
グリーンシート（以下、グリーンシートと称す）を作製
し、このグリーンシートにバイア配線用の穴をあけた。
その後、このグリーンシートに導体ペーストでコンデン
サ電極パターンとバイア配線を含む配線パターンを形成
し、所定枚数積み重ねて積層体を作製した。その後、こ
の積層体を１３００℃で焼成して、内部にコンデンサ４
を有し、このコンデンサ４がバイア導体（一部図示せ
ず）で表面に引き出された高誘電率基板１を得た。次
に、この高誘電率基板１の表面に、導体ペーストで回路
パターンを形成するとともに、厚膜抵抗体８と端面電極
１１を形成した。
説明する。まず、内部にコンデンサ４を有し、表面に厚
膜抵抗体８を有する高誘電率基板１を作製した。即ち、
ＢａＴｉＯ3 系セラミック原料に有機バインダ溶液を加
えてスラリー状とし、ドクターブレード法でセラミック
グリーンシート（以下、グリーンシートと称す）を作製
し、このグリーンシートにバイア配線用の穴をあけた。
その後、このグリーンシートに導体ペーストでコンデン
サ電極パターンとバイア配線を含む配線パターンを形成
し、所定枚数積み重ねて積層体を作製した。その後、こ
の積層体を１３００℃で焼成して、内部にコンデンサ４
を有し、このコンデンサ４がバイア導体（一部図示せ
ず）で表面に引き出された高誘電率基板１を得た。次
に、この高誘電率基板１の表面に、導体ペーストで回路
パターンを形成するとともに、厚膜抵抗体８と端面電極
１１を形成した。
【００１８】また、内部にコイル５、グランド電極６、
内部配線７を有し、表面に厚膜抵抗体８を有する低誘電
率基板２を作製した。即ちＢａＯ−Ｎｄ2 Ｏ3 −ＴｉＯ
2 系セラミック原料に有機バインダ溶液を加えてスラリ
ー状とし、ドクターブレード法でグリーンシートを作製
し、このグリーンシートにバイア配線用の穴をあけた。
その後、このグリーンシートに導体ペーストでスパイラ
ル状のコイルパターンとグランド電極、バイア配線を含
む配線パターンを形成し、所定枚数積み重ねて積層体を
作製した。その後、この積層体を１２５０℃で焼成して
内部にコイル５、グランド電極６、内部配線７を有し、
これらがバイア導体（一部図示せず）で表面に引き出さ
れた低誘電率基板２を得た。その後、この低誘電率基板
２の表面に、導体ペーストで回路パターンを形成すると
ともに、厚膜抵抗体８を形成した。
内部配線７を有し、表面に厚膜抵抗体８を有する低誘電
率基板２を作製した。即ちＢａＯ−Ｎｄ2 Ｏ3 −ＴｉＯ
2 系セラミック原料に有機バインダ溶液を加えてスラリ
ー状とし、ドクターブレード法でグリーンシートを作製
し、このグリーンシートにバイア配線用の穴をあけた。
その後、このグリーンシートに導体ペーストでスパイラ
ル状のコイルパターンとグランド電極、バイア配線を含
む配線パターンを形成し、所定枚数積み重ねて積層体を
作製した。その後、この積層体を１２５０℃で焼成して
内部にコイル５、グランド電極６、内部配線７を有し、
これらがバイア導体（一部図示せず）で表面に引き出さ
れた低誘電率基板２を得た。その後、この低誘電率基板
２の表面に、導体ペーストで回路パターンを形成すると
ともに、厚膜抵抗体８を形成した。
【００１９】次に、以上得られた高誘電率基板１と低誘
電率基板２を、バイア導体１０で電気的に接続しながら
ガラス３で張り合わせた。即ち、高誘電率基板１と低誘
電率基板２の相対する接合面に、ガラス組成０．６７Ｐ
ｂＯ−０．０７Ｂ2 Ｏ3 −０．０５ＳｉＯ2 −０．１２
ＺｎＯ−０．０９ＺｒＯ2 （但し、重量比）からなるガ
ラスペーストをスクリーン印刷法で塗布した。この場
合、ガラスペーストは、上記組成のガラス粉末に、アク
リル樹脂やエチルセルロース樹脂をテレピネオールなど
の有機溶剤に溶解した有機ビヒクルを添加し、混合・分
散させて得た。また、基板表面に出ている導体接合用の
バイアランドの部分はガラスペーストを塗布せず、導体
ペーストを塗布した。なお、上記組成のガラスの軟化点
は３９０℃、熱膨張係数は８．０×１０-6／℃である。
その後、接合した高誘電率基板１と低誘電率基板２とを
４２０℃で熱処理して張り合わせた。
電率基板２を、バイア導体１０で電気的に接続しながら
ガラス３で張り合わせた。即ち、高誘電率基板１と低誘
電率基板２の相対する接合面に、ガラス組成０．６７Ｐ
ｂＯ−０．０７Ｂ2 Ｏ3 −０．０５ＳｉＯ2 −０．１２
ＺｎＯ−０．０９ＺｒＯ2 （但し、重量比）からなるガ
ラスペーストをスクリーン印刷法で塗布した。この場
合、ガラスペーストは、上記組成のガラス粉末に、アク
リル樹脂やエチルセルロース樹脂をテレピネオールなど
の有機溶剤に溶解した有機ビヒクルを添加し、混合・分
散させて得た。また、基板表面に出ている導体接合用の
バイアランドの部分はガラスペーストを塗布せず、導体
ペーストを塗布した。なお、上記組成のガラスの軟化点
は３９０℃、熱膨張係数は８．０×１０-6／℃である。
その後、接合した高誘電率基板１と低誘電率基板２とを
４２０℃で熱処理して張り合わせた。
【００２０】その後、はんだあるいは導電ペーストなど
で、その表面に表面実装部品９を取り付けた。
で、その表面に表面実装部品９を取り付けた。
【００２１】以上得られたセラミック多層基板は、セラ
ミック基板互いの熱膨張係数差が１．０×１０−６／℃
以下になる温度で張り合わせたもののため、クラックが
発生することなく、また、ガラスで張り合わせたものの
ため、耐湿性、絶縁特性に優れていた。
ミック基板互いの熱膨張係数差が１．０×１０−６／℃
以下になる温度で張り合わせたもののため、クラックが
発生することなく、また、ガラスで張り合わせたものの
ため、耐湿性、絶縁特性に優れていた。
【００２２】なお、上記実施例におけるＢａＴｉＯ3 系
の高誘電率基板としては、ＢａＴｉＯ3 を主成分として
副成分としてＮｂ2 Ｏ5 ，Ｎｄ2 Ｏ3 ，Ｃｏ2 Ｏ3 およ
びＳｉＯ2 を添加したもの、ＢａＴｉＯ3 を主成分とし
て副成分としてＢｉ2 Ｏ3 −ＴｉＯ2 ，Ｂｉ2 Ｏ3 −Ｓ
ｎＯ2 ，Ｂｉ2 Ｏ3 −ＺｒＯ2 などのビスマス化合物と
希土類元素の酸化物を添加したものなどがある。また、
低誘電率基板としては、上述のＢａＯ−Ｎｄ2 Ｏ3 −Ｔ
ｉＯ2 系以外に、ＭｇＴｉＯ3 −ＣａＴｉＯ3 系、Ｃａ
ＴｉＯ3 −Ｌａ2 Ｏ3 ・２ＴｉＯ2 −ＭｇＴｉＯ3 系な
どがある。そして、これら種々の異なる基板の張り合わ
せにおいて、本発明の目的とする効果が得られる。
の高誘電率基板としては、ＢａＴｉＯ3 を主成分として
副成分としてＮｂ2 Ｏ5 ，Ｎｄ2 Ｏ3 ，Ｃｏ2 Ｏ3 およ
びＳｉＯ2 を添加したもの、ＢａＴｉＯ3 を主成分とし
て副成分としてＢｉ2 Ｏ3 −ＴｉＯ2 ，Ｂｉ2 Ｏ3 −Ｓ
ｎＯ2 ，Ｂｉ2 Ｏ3 −ＺｒＯ2 などのビスマス化合物と
希土類元素の酸化物を添加したものなどがある。また、
低誘電率基板としては、上述のＢａＯ−Ｎｄ2 Ｏ3 −Ｔ
ｉＯ2 系以外に、ＭｇＴｉＯ3 −ＣａＴｉＯ3 系、Ｃａ
ＴｉＯ3 −Ｌａ2 Ｏ3 ・２ＴｉＯ2 −ＭｇＴｉＯ3 系な
どがある。そして、これら種々の異なる基板の張り合わ
せにおいて、本発明の目的とする効果が得られる。
【００２３】また上記実施例においては、ＰｂＯ−Ｂ2
Ｏ3 系のガラスとして、０．６７ＰｂＯ−０．０７Ｂ2
Ｏ3 −０．０５ＳｉＯ2 −０．１２ＺｎＯ−０．０９Ｚ
ｒＯ2 （但し、重量比）からなるものを用いているが、
本発明はこれのみに限定されるものではない。即ち、
０．８５ＰｂＯ−０．１１Ｂ2 Ｏ3 −０．０２ＳｉＯ2 -
０．０２Ａｌ2 Ｏ3 （但し、重量比であり、軟化点４０
０℃、熱膨張係数１０．２×１０-6／℃）、０．７３Ｐ
ｂＯ−０．０８Ｂ2 Ｏ3 −０．０４ＳｉＯ2 −０．１３
ＺｎＯ−０．０２ＢａＯ（但し、重量比であり、軟化点
３８０℃、熱膨張係数９．５×１０-6／℃）、０．４７
ＰｂＯ−０．０８Ｂ2 Ｏ3 −０．１２ＳｉＯ2 −０．１
６ＺｎＯ−０．１７ＺｒＯ2 （但し、重量比であり、軟
化点３９０℃、熱膨張係数６．５×１０-6／℃など、上
記クレーム範囲内のＰｂＯ−Ｂ2 O3 系の低融点ガラスを
適宜用いることができる。これらのガラスを用いること
によって、ガラスを溶融させてセラミック基板を張り付
ける工程を、セラミック基板互いの熱膨張係数差が１×
１０-6／℃以内の温度範囲で行なうのことができ、熱膨
張係数差によるクラックの発生を防止できる。
Ｏ3 系のガラスとして、０．６７ＰｂＯ−０．０７Ｂ2
Ｏ3 −０．０５ＳｉＯ2 −０．１２ＺｎＯ−０．０９Ｚ
ｒＯ2 （但し、重量比）からなるものを用いているが、
本発明はこれのみに限定されるものではない。即ち、
０．８５ＰｂＯ−０．１１Ｂ2 Ｏ3 −０．０２ＳｉＯ2 -
０．０２Ａｌ2 Ｏ3 （但し、重量比であり、軟化点４０
０℃、熱膨張係数１０．２×１０-6／℃）、０．７３Ｐ
ｂＯ−０．０８Ｂ2 Ｏ3 −０．０４ＳｉＯ2 −０．１３
ＺｎＯ−０．０２ＢａＯ（但し、重量比であり、軟化点
３８０℃、熱膨張係数９．５×１０-6／℃）、０．４７
ＰｂＯ−０．０８Ｂ2 Ｏ3 −０．１２ＳｉＯ2 −０．１
６ＺｎＯ−０．１７ＺｒＯ2 （但し、重量比であり、軟
化点３９０℃、熱膨張係数６．５×１０-6／℃など、上
記クレーム範囲内のＰｂＯ−Ｂ2 O3 系の低融点ガラスを
適宜用いることができる。これらのガラスを用いること
によって、ガラスを溶融させてセラミック基板を張り付
ける工程を、セラミック基板互いの熱膨張係数差が１×
１０-6／℃以内の温度範囲で行なうのことができ、熱膨
張係数差によるクラックの発生を防止できる。
【００２４】また、使用するガラスとしては、そのガラ
スの熱膨張係数が張り合わせるセラミック基板それぞれ
の熱膨張係数の間に入るものが、発生応力を小さくする
点より好ましい。
スの熱膨張係数が張り合わせるセラミック基板それぞれ
の熱膨張係数の間に入るものが、発生応力を小さくする
点より好ましい。
【００２５】また、張り合わせに用いるガラス層の厚み
は、厚いほうが応力緩和の効果が高いが、通常５μｍ以
上あれば十分である。
は、厚いほうが応力緩和の効果が高いが、通常５μｍ以
上あれば十分である。
【００２６】また、熱処理してガラスを溶融させて張り
合わせるとき、ガラスペースト層内の有機成分除去を確
実に行なうために、前もって加熱してペースト層の有機
成分を分解除去しておくか、熱処理して溶融させる時に
有機成分除去に十分な時間をとるのが好ましい。
合わせるとき、ガラスペースト層内の有機成分除去を確
実に行なうために、前もって加熱してペースト層の有機
成分を分解除去しておくか、熱処理して溶融させる時に
有機成分除去に十分な時間をとるのが好ましい。
【００２７】さらに、上記したセラミック多層基板の製
造において、抵抗体８を形成するとき、あらかじめ高誘
電率基板１あるいは低誘電率基板２の上にアンダーグレ
ーズを形成して、抵抗体８の特性安定を図ることもでき
る。
造において、抵抗体８を形成するとき、あらかじめ高誘
電率基板１あるいは低誘電率基板２の上にアンダーグレ
ーズを形成して、抵抗体８の特性安定を図ることもでき
る。
【００２８】
【発明の効果】以上の説明で明らかなように、本発明の
セラミック多層基板は、上記した低融点のＰｂＯ−Ｂ2
Ｏ3 系ガラスを用いて異種のセラミック基板を張り合わ
せたものである。このガラスによって、互いの熱膨張係
数差が小さい低温でセラミック基板を張り合わせること
ができる。したがって、製造工程時に熱膨張係数差によ
ってクラックが発生して特性が劣化することのないセラ
ミック多層基板が得られる。
セラミック多層基板は、上記した低融点のＰｂＯ−Ｂ2
Ｏ3 系ガラスを用いて異種のセラミック基板を張り合わ
せたものである。このガラスによって、互いの熱膨張係
数差が小さい低温でセラミック基板を張り合わせること
ができる。したがって、製造工程時に熱膨張係数差によ
ってクラックが発生して特性が劣化することのないセラ
ミック多層基板が得られる。
【００２９】また、本発明の張り合わせは、樹脂接着剤
で熱膨張差を緩和させるものではなく、耐湿性、絶縁特
性のよいガラスで張り合わせて一体化させるため、信頼
性高いセラミック多層基板が得られる。
で熱膨張差を緩和させるものではなく、耐湿性、絶縁特
性のよいガラスで張り合わせて一体化させるため、信頼
性高いセラミック多層基板が得られる。
【００３０】したがって、各種の電気的特性を持った基
板を張り合わせ一体化させることができ、周辺回路素子
を基板内に取り込み小型、高密度化された複合化基板が
得られる。
板を張り合わせ一体化させることができ、周辺回路素子
を基板内に取り込み小型、高密度化された複合化基板が
得られる。
【図１】本発明の一実施例を示すセラミック多層基板で
ある。
ある。
【図２】セラミック基板の熱膨張係数と温度との関係を
示すグラフである。
示すグラフである。
１ 高誘電率基板 ２ 低誘電率基板 ３ ガラス ４ コンデンサ ５ コイル ６ グランド電極 ７ 内部配線 ８ 抵抗体 ９ 表面実装部品 １０ バイア導体 １１ 端面電極
Claims (4)
- 【請求項１】 熱膨張係数の異なる少なくとも２種類の
セラミック基板がＰｂＯ−Ｂ2 Ｏ3 系のガラスで張り合
わされていることを特徴とするセラミック多層基板。 - 【請求項２】 内部に受動素子が形成され、該受動素子
が配線によって表面に引き出されているとともに、表面
に厚膜回路が形成されている第１のセラミック基板と、
該第１のセラミック基板と熱膨張係数が異なるものであ
って内部に受動素子が形成され、該受動素子が配線によ
って表面に引き出されているとともに、表面に厚膜回路
が形成されている第２のセラミック基板とが、ＰｂＯ−
Ｂ2 Ｏ3 系のガラスで張り合わされており、かつ、該ガ
ラスの層内に形成されたバイア導体によって対向する導
体が接続され、さらに、第１または第２のセラミック基
板の表面に電子部品が装着されていることを特徴とする
セラミック多層基板。 - 【請求項３】 熱膨張係数の異なるセラミック基板は、
高誘電率基板と低誘電率基板とであることを特徴とする
請求項１または請求項２記載のセラミック多層基板。 - 【請求項４】 ＰｂＯ−Ｂ2 Ｏ3 系ガラスの組成は、一
般式ｘＰｂＯ−ｙＢ2 Ｏ3 −ｚＭＯ（但し、ｘ，ｙ，ｚ
は重量比、ＭＯはＡｌ2 Ｏ3 ，ＳｉＯ2 ，ＺｎＯ，Ｚｒ
Ｏ2 ，ＢａＯおよびＣａＯのうち少なくとも１種類）で
表したとき、 ０．４５≦ｘ≦０．９０ ０．０５≦ｙ≦０．２５ ０＜ｚ≦０．５０（但し、１種類については０．２５が
最大限度） ｘ＋ｙ＋ｚ＝１ であることを特徴とする請求項１または請求項２記載の
セラミック多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318665A JPH08181442A (ja) | 1994-12-21 | 1994-12-21 | セラミック多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318665A JPH08181442A (ja) | 1994-12-21 | 1994-12-21 | セラミック多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181442A true JPH08181442A (ja) | 1996-07-12 |
Family
ID=18101673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6318665A Pending JPH08181442A (ja) | 1994-12-21 | 1994-12-21 | セラミック多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181442A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007004414A1 (ja) * | 2005-07-01 | 2009-01-22 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
| JPWO2007004415A1 (ja) * | 2005-07-01 | 2009-01-22 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
-
1994
- 1994-12-21 JP JP6318665A patent/JPH08181442A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007004414A1 (ja) * | 2005-07-01 | 2009-01-22 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
| JPWO2007004415A1 (ja) * | 2005-07-01 | 2009-01-22 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
| JP4557003B2 (ja) * | 2005-07-01 | 2010-10-06 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
| JP4557002B2 (ja) * | 2005-07-01 | 2010-10-06 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0174635B1 (ko) | 세라믹 다층 기판과 이것의 제조방법 | |
| JP3680765B2 (ja) | 誘電体磁器組成物 | |
| US5840382A (en) | Electronic part with laminated substrates having different dielectric constants | |
| JP2001351827A (ja) | 複合積層電子部品 | |
| JP2004134806A (ja) | 同時焼成セラミックコンデンサ、およびプリント配線基板で使用するためのセラミックコンデンサを形成する方法 | |
| JP5316545B2 (ja) | ガラスセラミック組成物およびガラスセラミック基板 | |
| JPWO2002079114A1 (ja) | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック | |
| KR100516043B1 (ko) | 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 | |
| JP3680715B2 (ja) | 絶縁体磁器組成物 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| CN111199829B (zh) | 层叠陶瓷电子部件及其制造方法 | |
| JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
| JP3903781B2 (ja) | 複合積層セラミック電子部品及びその製造方法 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPH08181442A (ja) | セラミック多層基板 | |
| JP2970652B1 (ja) | 積層セラミック部品およびその製造方法 | |
| JPH08172274A (ja) | セラミック多層基板 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP2002043759A (ja) | 多層配線基板 | |
| JP2652229B2 (ja) | 積層回路セラミック基板 | |
| JP2003026472A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 | |
| JPH11340634A (ja) | 積層体およびその製造方法 | |
| JP3680714B2 (ja) | 絶縁体磁器組成物 | |
| JP4514301B2 (ja) | 多層配線基板の製造方法 | |
| JPH0544838B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |