KR0174635B1 - 세라믹 다층 기판과 이것의 제조방법 - Google Patents

세라믹 다층 기판과 이것의 제조방법 Download PDF

Info

Publication number
KR0174635B1
KR0174635B1 KR1019950053709A KR19950053709A KR0174635B1 KR 0174635 B1 KR0174635 B1 KR 0174635B1 KR 1019950053709 A KR1019950053709 A KR 1019950053709A KR 19950053709 A KR19950053709 A KR 19950053709A KR 0174635 B1 KR0174635 B1 KR 0174635B1
Authority
KR
South Korea
Prior art keywords
thermal expansion
ceramic
substrate
glass
coefficient
Prior art date
Application number
KR1019950053709A
Other languages
English (en)
Other versions
KR960026071A (ko
Inventor
미츠요시 니시데
히로지 다니
Original Assignee
무라따 야스따까
가부시끼가이샤 무라따 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라따 야스따까, 가부시끼가이샤 무라따 세이사꾸쇼 filed Critical 무라따 야스따까
Publication of KR960026071A publication Critical patent/KR960026071A/ko
Application granted granted Critical
Publication of KR0174635B1 publication Critical patent/KR0174635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/003—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
    • C04B37/005—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts consisting of glass or ceramic material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/10—Glass interlayers, e.g. frit or flux
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/345—Refractory metal oxides
    • C04B2237/346—Titania or titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/64—Forming laminates or joined articles comprising grooves or cuts
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68—Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/72—Forming laminates or joined articles comprising at least two interlayers directly next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24983—Hardness

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 목적은 세라믹 다층 기판과 다른 세라믹 기판의 적층시 또는, 이 후의 히트쇼크에 의한 크랙의 발생을 방지할 수 있으며, 내습성, 절연특성이 향상되고, 신뢰성이 높은 세라믹 다층 기판의 제조방법을 제공하는 것이다.
열팽창 계수가 다른 두 개의 세라믹 기판을 포함하는 세라믹 다층 기판은 두 개의 세라믹 기판의 열팽창 계수 사이에서 서로 상이한 열팽창 계수를 갖는 적어도 두 개 이하의 유리층으로 적층해서 전기한 두 개의 세라믹 기판 사이에서 열팽창 계수가 단계적으로 변화하도록 한다.
세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 끼리의 열팽창 계수의 차는 1×10-6/℃ 이하가 바람직하다.

Description

세라믹 다층 기판과 이것의 제조방법
제1도는 본 발명의 구현예에 따른 세라믹 다층 기판의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 고유전율 기판 2 : 저유전율 기판
3a, 3b : 유리 4 : 콘덴서
5 : 코일 6 : 접지 전극(ground electrode)
7 : 내부배선 8 : 저항체
9 : 표면 실장부품 10 : 바이아 도체(via conductor)
11 : 단면전극
본 발명은 전자기기와 전자부품을 구성할 수 있는 세라믹 다층 기판(ceramic multilayer substrate)에 관한 것이다.
최근에, 전자기기와 전자부품을 구성하는 회로용 기판에 세라믹 다층 기판이 자주 사용되어져 왔다.
세라믹 다층 기판은 전자기기와 전자부품의 고밀도화(high density), 고집적화(high integration)를 실현하기 위해, 예들 들면 저유전율 기판(low-dielectric constant substrate)과 고유전율 기판(high-dielectric constant substrate)을 조합한 다른 특성을 갖는 각각의 세라믹 기판을 적층하는 형태이다.
전기한 세라믹 다층 기판을 구체적으로 예를 들면, 고유전율 세라믹 기판의 내부에 형성되어 배선에 의해 표면에 접속된 복수의 콘덴서와, 표면에 형성되어 있는 후막회로(thick film circuit)를 구비한 제1세라믹 기판과, 저유전율 세라믹 기판의 내부에 형성되어 배선에 의해 표면에 접속된 복수의 콘덴서와 코일 및, 표면에 형성되어 있는 후막회로를 구비한 제2세라믹 기판이 있다. 전기한 두 개의 기판들을 수지나 유리로 접합시켜 대향하는 도체들이 접속된다. 다른 전자부품들은 제1세라믹 기판 또는 제2세라믹 기판의 표면에 장착(裝着)된다.
그러나, 종래의 다른 종류의 특성을 갖는 복수의 세라믹 기판을 적층에 의해 일체화한 세라믹 다층 기판은 다음과 같은 문제점이 있다.
첫째, 일체화한 세라믹 기판의 열팽창 계수(thermal expansion coefficient)가 매우 다른 경우에, 용융(熔融)한 유리를 사용하여 세라믹 기판을 적층한 후의 온도 강하(temperature drop) 또는 히트쇼크(heat shock)에 의해서 세라믹 기판의 적층부에 응력이 생겨서, 크랙(crack)이 발생한다. 전기한 크랙을 방지하기 위해서, 적층한 세라믹 기판의 열팽창 계수를 제조와 사용 하는 동안에 작용하는 각각의 온도 범위에 일치시키는 것이 필요하다.
또한, 이 같은 시도는 세라믹 기판들의 열팽창을 조절하기 위해 첨가제를 기판에 첨가해서 이루워 진다. 그러나, 전기한 첨가제의 부가는 기판의 다른 특성들을 열화(劣化 ; deteriorating)시키는 원인이 될 수 있다.
둘째, 적층부(laminated portion)에서 생긴 응력을 완화하기 위해 낮은 영의 탄성률(low Young's module)을 가진 수지를 사용하여 크랙의 발생을 막을 수 있지만, 적층부의 내습성(耐濕性 ; moisture resistance)이 열화하기 때문에 고신뢰성(高信賴性)을 요구하는 경우에는 수지를 사용하는 것은 불가능하다.
따라서, 본 발명의 목적은 세라믹 다층 기판과 다른 세라믹 기판들의 적층시 또는, 이 후의 히트쇼크에 의한 크랙의 발생을 방지할 수 있으며, 내습성, 절연특성이 향상되고, 신뢰성이 높은 세라믹 다층 기판의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위해서, 열팽창 계수가 다른 두 개의 세라믹 기판과 ; 두 개의 세라믹 기판들의 열팽창 계수 사이에서 다른 열팽창 계수를 갖는 적어도 두 개 이상의 유리층이 전기한 두 개의 세라믹 기판 사이에서 열팽창 계수가 단계적으로 변화하도록 적층되는 것을 특징으로 한다.
본 발명의 다른 구현에서 따르면, 세라믹 다층 기판은 내부에 형성되어, 배선에 의해 표면에 접속되어 있는 수동소자(passive element)와 표면에 형성되어 있는 후막회로를 구비한 제1세라믹 기판과 ; 내부에 형성되어, 배선에 의해 표면으로 접속되어 있는 수동소자와 표면에 형성되어 있는 후막회로를 구비하고, 제1세라믹 기판과는 다른 열팽창 계수 사이에서 다른 열팽창 계수를 갖는 적어도 두 개 이상의 유리층이 전기한 두 개의 세라믹 기판 사이에서 열팽창 계수가 단계적으로 변화하도록 적층되어 있고, 전기한 세라믹 기판들에 형성된 대향하는 도체들이 유리층 내부에 형성된 도체들에 의해 접속되며, 전기한 제1세라믹 기판 또는 제2세라믹 기판의 표면에 전자부품이 장착되는 것을 특징으로 한다.
본 발명의 또 다른 구현예에 따르면, 세라믹 다층 기판의 제조방법은 열팽창 계수가 다른 제1세라믹 기판과 제2세라믹 기판의 사이에, 제1세라믹 기판과 제2세라믹 열팽창 계수사이에서 다른 열팽창 계수를 갖는 적어도 두 개 이상의 유리층을 열팽창 계수가 단계적으로 변화하도록 적층하는 공정 ; 및 제1세라믹 기판과 제2세라믹 기판을 열처리에 의해 그들 사이의 유리층에 접합시켜 적층하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 세라믹 다층 기판은, 세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차가 1×10-6/℃ 이하인 것이 바람직하다.
본 발명의 세라믹 다층 기판은, 서로 상이한 열팽창 계수를 갖는 세라믹 기판을 복수개의 유리층으로 열팽창 계수가 단계적으로 변화하도록 적층하여 제조한다.
유리층은 용융한 유리를 사용하여 세라믹 기판에 적층한 후에, 온도 강하시 또는 이 후의 히트 쇼크의 결과로서 세라믹 기판들의 열팽창 계수 사이의 차로 인해서 발생하는 응력을 감소시킨다.
두 개의 인접한 원료사이의 차이를 일정하게 하는 단계적 변화는 어떤 다른 두 개의 인접한 원료사이의 차이와 동일하게 한다. 또한, 세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차를 1×10-6/℃ 이하가 되게 유리를 선정하는 경우에는, 전기한 발생 응력이 더 감소한다.
또, 세라믹 기판들을 유리를 사용하여 적층하기 때문에, 제조된 세라믹 다층 기판은 수지를 사용해서 적층한 것과 비교하여 세라믹 기판의 내습성과 절연특정이 향상된다.
이하, 본 발명의 구현예를 더 구체적으로 설명한다.
본 발명의 구현예에 따른 세라믹 다층 기판은, 열팽창 계수가 10~12×10-6/℃(25~500℃에서)인 BaTiO3계의 고전유율 기판(ε=1000~4000)과 열팽창 계수가 8~9×10-6/℃(25~500℃에서)인 BaO-Nd2O3-TiO2의 저유전율 기판(ε=10~100)으로 이루워진다.
제1도는 세라믹 다층 기판의 단면도이다. 제1도에서, 1은 고유전율 기판이고, 2는 저유전율 기판, 3a와 3b는 고유전율 기판 1을 저유전율 기판2에 접합하는데 사용되는 유리이다. 또한, 고유전율 기판 1은 내부에 콘덴서 4를 형성하였고, 이 콘덴서 4의 전극을 배선에 의해 표면으로 인출하였다.
저유전율 기판 2는 내부에 코일 5, 접지 전극(ground electrode) 6 및 내부 배선 7을 형성하였고, 이 기판을 배선에 의해 표면으로 인출하였다. 또한, 고유전율 기판 1과 저유전율 기판 2의 각각의 표면에 후막 저항체(thick film resistor) 8을 형성하였고, 표면 실장부품 9는 저유전율 기판 2의 표면에 장착하였다.
고유전율 기판 1의 회로와 저유전율 기판 2의 회로는 바이아 도체(via conductor) 10에 전기적으로 접속되어 있고, 외부 접속용의 단면전극 11은 고유전율 기판 1의 표면에 형성되어 있다.
이하, 세라믹 다층 기판의 제조방법을 구체적으로 설명한다.
내부에 콘덴서 4를 형성하고, 표면에 후막 저항체 8을 갖는 고유전율 기판 1을 먼저 다음과 같이 제조하였다.
즉, BaTiO3계의 세라믹 원료에 유기 바인더(organic binder)용액을 첨가하여 슬러리(slurry)를 형성하고, 전기한 슬러리로 닥터블러에드법(doctor blade method)을 사용하여 세라믹 그린 시트(이하에서 그린시트라 함)를 제조하여, 이 그린 시트에 바이아 배선용의 흠을 만들었다.
이후, 그린 시트에 콘덴서 전극 패턴과 바이아 도체를 포함하는 배선 페턴을 도체 페이스트(conductor paste)를 사용하여 형성하였다.
소정의 개수의 그린시트를 적층하여 적층체(laminate)를 형성하였다. 이 형성된 적층체를 1300℃에서 소성(燒成)하여 내부에 콘덴서 4를 갖고, 이 콘덴서 4를 바이어 도체(일부 도면에 나타냄)에 의해 표면과 전기적으로 접속한 고유전율 기판 1을 얻었다. 고유전율 기판 1의 표면에 도체 페이스트로 회로 페턴을 형성하였고, 또한 후막 저항체 8과 단면 전극 11을 표면에 형성하였다.
한편, 내부에 코일 5, 접지 전극 6 및 내부 배선 7을 갖고, 표면에 후막 저항체 8을 가진 저유전율 기판 2를 제조하였다. 즉, BaO-Nd2O3-TiO2계의 세라믹 원료에 유기 바인더 용액을 첨가하여 슬러리를 형성하고, 전기한 슬러리를 닥터블레이드법을 사용하여 세라믹 그린 시트를 제조하여, 이 그린 시트에 바이아 배선용의 흠을 만들었다. 이후, 그린시트에 나선형(spiral) 코일 패턴과 접지 전극과 바이아 배선을 포함하는 배선 패턴을 도체 페이스트(conductor paste)를 사용하여 형성하였고, 소정의 개수의 그린 시트로 적층하여 적층체를 형성하였다. 따라서, 형성된 적층체를 1250℃에서 소성(燒成)하여, 내부에 코일 5, 접지 전극 6 및 내부 배선 7을 갖고, 바이어 도체(일부 도면에 나타냄)에 의해 표면과 접속한 저유전율 기판 2를 얻었다. 이 후, 저유전율 기판 2의 표면에 도체 페이스트로 회로 패턴을 형성하였고, 또한 후막 저항체 8도 표면에 형성한다.
두 개의 유리 페이스트는 다음과 같이 형성된다.
즉, 조성물로 0.33 ZnO, 0.50 B2O3, 0.09 SiO2, 0.04 LiO 및 0.04CaO(단 중량비, 연화점(軟化點; softening point) 580℃)를 갖는 유리(이하 G1 유리라 한다) 분말에 아크릴 수지나 에틸 셀룰로스 수지를 테르피네올(terpineol)과 같은 유기용매에서 용해시켜 얻은 유기 비이클(vehicle)을 첨가하고, 혼합하며, 분산시켜 G1 유리 페이스트를 얻었다. 한편, 조성물로 0.85 PbO, 0.11 B2O3, 0.02 SiO2및 0.02 Al2O3(단 중량비, 연화점 400℃)을 갖는 유리(이하 G2 유리라 한다) 분말에 아크릴 수지나 에틸 셀룰로스 수지를 테르피네올과 같은 유기용매에서 용해시켜 얻은 유기 비이클을 첨가하고, 혼합하며, 분산시켜 G2 유리 페이스트를 얻었다. 또한, Ag계 도체 분말에, 동일한 순서로, 아크릴 수지나 에틸 셀룰로스 수지를 테르피네올과 같은 유기용매에서 용해시켜 얻은 유기 비이클을 첨가하고, 혼합하며, 분산시켜 비이다 도체용 페이스트를 얻었다.
고유전율 기판 1과 저유전율 기판 2를 바이아 도체 10에 전기적으로 접속하는 동안, G1 유리와 G2 유리를 사용하여 적층하였다.
즉, 고유전율 기판 1에 적층할 정전율 기판 2의 표면 G1 유리 페이스트를 스크린 인쇄법으로 도포하고 건조시켰다. 기판 2의 표면에 노출된 도체 접속용의 바이아 랜드(via land) 부분에 G1 유리 페이스트를 도포하지 말고, 도체 페이스트를 바이아 랜드 부분에 도포하여 건조시켰다. 이 후, G1 유리 페이스트층과 바이아 도체용 페이스트층을 저유전율 기판 2에 610℃에서 소성하여 유리층 3a와 바이아 도체 10을 형성하였다. G2 유리 페이스트를 스크린 인쇄법으로 유리층 3a애 도포하고, 건조시켜 유리페이스트 3b를 형성하였다.
바이아 도체 10위에 G2 유리 페이스트를 도포하지 말고, 바이아 도체 페이스트를 도포하고 건조시켰다. 이 후, 저유전율 기판 2의 G2 유리 페이스트층 위에 고유전율 기판 1의 적층할 면을 놓고 430℃에서 열처리하여 용융한 유리 층 3b를 적층하였다.
이 후, 납땜(solder)이나 도체 페이스트를 사용하여 저유전율 기판 2의 표면에 표면 실장부품 9를 장착하였다.
이상에서 얻은 세라막 다층 기판에, 세라믹 기판 1과 2의 사이의 유리층 3a와 3b는 세라믹 기판 1과 세라믹 기판 2를 적층한 후의, 온도강하시 크랙의 발생을 방지하고, 이 후의 내히트쇼크(heat shock resistance)를 때문에, 향상된 내습성과 절연특성을 나타낸다.
전기한 구현예에서, BaTiO3계의 고유전율 기판은, BaTiO3를 주성분으로, 주성분으로 Nb2O5Nd2O3, Co2O3및 SiO2를 첨가하는 원료와, BaTiO3를 주성분으로, 부성분으로 Bi2O3-TiO2, Bi2O3-SnO2, Bi2O3-ZrO2등의 비스모트 혼합물 및 희토류 원소(rare earth element)의 산화물을 첨가하는 원료를 포함한다.
또한, 저유전율 기판을 위한 원료의 예에는 전기한 BaO-Nd2O3-TiO2계 이외에, MgTiO3-CaTiO3계, CaTiO3-La2O3·2TiO2-MgTiO3계 등을 함유한다. 전기한 구현예로부터 선택된 종류가 다른 기판들의 적층에 의해서 본 발명의 목적한 효과를 얻을 수 있다.
또한, 전기한 구현예에서, 유리로 0.33 ZnO, 0.50 B2O3, 0.09 SiO2, 0.04 LiO 및 0.04 CaO(중량비)와 0.85 PbO, 0.11 B2O3, 0.02 SiO2 및 0.02 Al2O3(단 중량비)를 조합해서 사용하였지만, 본 발명은 이와 같은 조합으로 한정되지는 않는다.
즉, 붕규산 납(lead borosilicate) 유리, 붕규산 비스므트 유리 및 붕규산 아연 유리 등의 다양한 종류의 유리 원료에서 절연특성이 우수하고, 열팽창 계수가 적층된 두종류의 세라믹 기판의 열팽창 계수 사이에 있는 복수의 유리 원료를 선정하였다. 선정한 유리 원료는 열팽창 계수의 차이를 단계적으로 변화시켜 층으로 배치하여 열팽창 계수의 차에 의한 크랙의 발생을 방지하였다. 2개 이상의 층을 사용할 수 있다.
세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차를 1×10-6/℃이하로 하기위해 사용할 유리의 종류를 선정하고, 유리층의 수를 결정하는 경우에는, 발생되는 응력을 더 작게 할 수 있다.
적층하는데 사용하는 유리층의 두께는 응력 완화하는데 효과가 크지만, 통상적으로 5㎛이상의 두께가 바람직하다.
열처리한 유리를 응용하여 기판을 적층하는 경우에, 유리 페이스트층 내에서 유기성분을 확실하게 제거하기 위해서, 미리 가열하여 페이스트층의 유기성분을 분해 제거하거나, 충분한 시간을 갖고 열처리에 의해 유리층을 용융하여 유기층을 제거하는 것이 바람직하다.
이상의 설명에서 명백해진 것과 같이, 본 발명의 세라믹 다층 기판은, 서로 상이한 열팽창 계수를 갖는 세라믹 기판들과 전기한 세라믹 기판들 사이에서 열팽창 계수가 단계적으로 변화하도록 복수의 유리층을 적층해서 이루워진다. 따라서, 전기한 유리층은 용융한 유리를 적층한 후의 온도강하 또는 히트 쇼크 시의 크랙의 발생을 최소화하거나 방지한 세라믹 다층 기판의 형성을 가능하게 한다.
세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차가 1×10-6/℃ 이하가 되게 사용할 유리의 종류를 선정할 경우에는, 응력의 발생을 더 작게 할 수 있고, 세라믹 다층 기판의 내크랙성(crack resistance)을 향상시킬 수 있다.
세라믹 기판의 열팽창 계수의 차로 인해서 발생하는 응력이 완화되기 때문에, 종래의 방법으로 적층하는 것은 불가능하고, 대형 기판에 적층하는 것은 가능하여서, 대집적화(大集積化)된 기판과 많은 기판들을 얻을 수 있는 친(親 ; parent)기판을 얻을 수 있다.
본 발명에서, 세라믹 기판은 열팽창 계수의 차를 완화 시키기 위한 수지접착제가 아니라, 내습성과 절연특성이 우수한 유리로 접착시켜 일체화했기 때문에, 신뢰성이 높은 다층 기판을 얻을 수 있다.

Claims (19)

  1. 열팽창 계수가 다른 제1세라믹 기판과 제2세라믹 기판을 포함하며, 전기한 두 개의 세라믹 기판의 열팽창 계수 사이에서 서로 상이한 열팽창 계수를 갖는 적어도 두 개 이상의 유리층이, 전기한 두 개의 세라믹 기판 사이에서, 열팽창 계수가 단계적으로 변화하도록 적층되어 있는 것을 특징으로 세라믹 다층 기판.
  2. 제1항에 있어서, 상기한 제1세라믹 기판은, 기판의 내부에 형성되고 도선에 의해 표면에 접속되어 있는 수동소자(passive element)와, 표면에 형성되어 있는 후막회로(thick film circuit)를 구비하며, 상기한 제2세라믹 기판은, 기판의 내부에 형성되고, 도선에 의해 표면에 접속되어 있는 수동소자와, 표면에 형성되어 있는 후막회로를 구비하며, 제1세라믹 기판과는 다른 열팽창 계수를 가지며, 전기한 두 개의 기판에 형성된 대향하는 도체들이 유리층 내부에 형성된 바이아 도체(via coductor)에 의해 접속되어 있음을 특징으로 하는 세라믹 다층 기판.
  3. 제2항에 있어서, 상기한 제1세라믹 기판 또는 제2세라믹 기판의 표면에 전자부품이 장착되는 것을 특징으로 하는 세라믹 다층 기판.
  4. 제3항에 있어서, 상기한 세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차가 1×10-6/℃이하 임을 특징으로 하는 세라믹 다층 기판.
  5. 제4항에 있어서, 상기한 열팽창 계수에 있어서 단계적 변화를 각각 동일하게 함을 특징으로 하는 세라믹 다층 기판.
  6. 제1항에 있어서, 상기한 열팽창 계수에 있어서 단계적 변화를 각각 동일하게 함을 특징으로 하는 세라믹 다층 기판.
  7. 제6항에 있어서, 상기한 세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차가 1×10-6/℃이하 임을 특징으로 하는 세라믹 다층 기판.
  8. 제1항에 있어서, 상기한 세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차가 1×10-6/℃이하 임을 특징으로 하는 세라믹 다층 기판.
  9. 세라믹 다층 기판의 제조방법에 있어서; 열팽창 계수가 다른 제1세라믹 기판과 제2세라믹 기판의 사이에, 전기한 두 개의 세라믹 기판의 열팽창 계수 사이에서 서로 상이한 열팽창 계수를 갖는 적어도 두 개 이상의 유리층을 전기한 두 개의 세라믹 기판 사이에서, 전기한 열팽창 계수가 단계적으로 변화하도록 적층하는 공정; 및 제1세라믹 기판과 제2세라믹 기판을 열처리에 의해 그들 사이의 유리층에 접합시켜 적층하는 공정; 을 포함하는 것을 특징으로 하는 세라믹 다층 기판의 제조방법.
  10. 제9항에 있어서, 상기한 제1세라믹 기판은 기판의 내부에 형성되고 도선에 의해 표면에 접속되어 있는 수동소자와, 표면에 형성되어 있는 후막회로를 구비하며, 상기한 제2세라믹 기판은, 기판의 내부에 형성되고, 도선에 의해 표면에 접속되어 있는 수동소자와, 표면에 형성되어 있는 후막회로를 구비하여, 제1세라믹 기판과는 다른 열팽창 계수를 갖고, 전기한 두 개의 기판에 형성된 대향하는 도체들이 유리층 내부에 형성된 바이아 도체에 의해 접속되어 있음을 특징으로 하는 세라믹 다층 기판.
  11. 제10항에 있어서, 상기한 제1세라믹 기판 또는 제2세라믹 기판의 표면에 전자부품을 장착하는 것을 특징으로 하는 세라믹 다층 기판의 제조방법.
  12. 제11항에 있어서, 전기한 유리들은 세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차가 1×10-6/℃ 이하가 되도록 선정됨을 특징으로 하는 세라믹 다층 기판의 제조방법.
  13. 제12항에 있어서, 전기한 유리들은 상기한 열팽창 계수에 있어서의 단계적 변화 각각이 동일하도록 선정됨을 특징으로 하는 세라믹 다층 기판의 제조방법.
  14. 제9항에 있어서, 전기한 유리들은 세라믹 기판과 인접한 유리층 사이의 열팽창 계수의 차, 또는 서로 인접한 유리층들 사이의 열팽창 계수의 차가 1×10-6/℃ 이하가 되도록 선정됨을 특징으로 하는 세라믹 다층 기판의 제조방법.
  15. 제9항에 있어서, 제1열팽창 계수를 갖는 제1세라믹 기판을 형성하는 공정; 제2열팽창 계수를 갖는 제2세라믹 기판을 형성하는 공정; 전기한 제1열팽창 계수와 제2열팽창 계수의 사이에 있는 제3열팽창 계수를 갖는 제1유리 페이스트를 형성하는 공정; 및 전기한 제1열팽창 계수와 제2열팽창 계수의 사이에 있는 제4열팽창 계수를 갖는 제2유리 페이스트를 형성하는 공정을 더 포함하는 것을 특징으로 하는 세라믹 다층 기판의 제조방법.
  16. 제15항에 있어서, 상기한 유리 페이스트를 적층되기 전에 열처리됨을 특징으로 하는 세라믹 다층 기판의 제조방법.
  17. 제15항에 있어서, 상기한 제1유리 페이스트가 제1세라믹 기판위에 적층되며, 상기한 제2유리 페이스트가 전기한 제1유리 페이스트 위에 적층되고, 그런 다음 상기한 제2세라믹 기판이 전기한 유리 페이스트에 적층되며, 전기한 제1유리 페이스트 및 전기한 제2유리 페이스트 중 적어도 하나를 적층하여 얻은 복합체는 전기한 제2세라믹 기판이 적층되기 전에 가열되어 전기한 제1의 페이스트 또는 제2페이스트 또는 그 둘다에서 유기 성분이 제거됨을 특징으로 하는 세라믹 다층 기판.
  18. 제1항에 있어서, 상기한 유리층이 붕규산 납(lead borosilicate)유리, 붕규산 비스므트 유리 및 붕규산 아연 유리에서 선정된 복수의 유리 원료를 포함함을 특징으로 하는 세라믹 다층 기판.
  19. 제9항에 있어서, 상기한 유리층이 붕규산 납(lead borosilicate)유리, 붕규산 비스므트 유리 및 붕규산 아연 유리에서 선정된 복수의 유리 원료를 포함함을 특징으로 하는 세라믹 다층 기판의 제조방법.
KR1019950053709A 1994-12-21 1995-12-21 세라믹 다층 기판과 이것의 제조방법 KR0174635B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1994-318666 1994-12-21
JP6318666A JPH08181443A (ja) 1994-12-21 1994-12-21 セラミック多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR960026071A KR960026071A (ko) 1996-07-20
KR0174635B1 true KR0174635B1 (ko) 1999-04-01

Family

ID=18101685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053709A KR0174635B1 (ko) 1994-12-21 1995-12-21 세라믹 다층 기판과 이것의 제조방법

Country Status (3)

Country Link
US (2) US5827605A (ko)
JP (1) JPH08181443A (ko)
KR (1) KR0174635B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434416B1 (ko) * 2000-07-21 2004-06-04 가부시키가이샤 무라타 세이사쿠쇼 절연 세라믹 조성물, 세라믹 다층기판, 및 세라믹 전자부품

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080468A (en) * 1997-02-28 2000-06-27 Taiyo Yuden Co., Ltd. Laminated composite electronic device and a manufacturing method thereof
JP2000151114A (ja) * 1998-11-11 2000-05-30 Sony Corp 多層基板及びその製造方法
JP3601679B2 (ja) 1999-07-27 2004-12-15 株式会社村田製作所 複合積層体の製造方法
JP2001047423A (ja) * 1999-08-09 2001-02-20 Murata Mfg Co Ltd 複合積層体およびその製造方法
JP3666321B2 (ja) * 1999-10-21 2005-06-29 株式会社村田製作所 多層セラミック基板およびその製造方法
DE19961842B4 (de) * 1999-12-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrschichtleiterplatte
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
TW526693B (en) * 2000-06-15 2003-04-01 Murata Manufacturing Co Multilayer circuit component and method for manufacturing the same
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
US6676784B2 (en) 2001-07-17 2004-01-13 International Business Machines Corporation Process for the manufacture of multilayer ceramic substrates
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
US20060267194A1 (en) 2002-10-15 2006-11-30 Sehat Sutardja Integrated circuit package with air gap
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US7791424B2 (en) * 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
TW573444B (en) * 2003-04-22 2004-01-21 Ind Tech Res Inst Substrate having organic and inorganic functional package
KR100546832B1 (ko) * 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
TW200711104A (en) * 2005-09-06 2007-03-16 Marvell World Trade Ltd Integrated circuit including silicon wafer with annealed glass paste
JP2009170753A (ja) * 2008-01-18 2009-07-30 Panasonic Corp 多層プリント配線板とこれを用いた実装体
DE102010004051B9 (de) * 2010-01-05 2023-06-07 Tdk Electronics Ag Formkörper, Heizungsvorrichtung und Verfahren zur Herstellung eines Formkörpers
TWI571979B (zh) * 2014-11-25 2017-02-21 彭賢斌 整合式被動模組、半導體裝置及其製作方法
CN108293302B (zh) * 2015-11-30 2020-07-14 株式会社村田制作所 多层陶瓷基板及电子部件
WO2017199710A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層セラミック基板及び電子装置
CN112321163B (zh) * 2020-10-28 2021-06-15 中国科学院上海硅酸盐研究所 一种高强度ltcc基板材料及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JP2924177B2 (ja) * 1990-11-30 1999-07-26 株式会社村田製作所 傾斜機能型回路用基板
EP0565033B1 (en) * 1992-04-06 1995-09-20 Nec Corporation Method for fabricating a ceramic multi-layer substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434416B1 (ko) * 2000-07-21 2004-06-04 가부시키가이샤 무라타 세이사쿠쇼 절연 세라믹 조성물, 세라믹 다층기판, 및 세라믹 전자부품

Also Published As

Publication number Publication date
US5827605A (en) 1998-10-27
KR960026071A (ko) 1996-07-20
JPH08181443A (ja) 1996-07-12
US5896650A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
KR0174635B1 (ko) 세라믹 다층 기판과 이것의 제조방법
US5840382A (en) Electronic part with laminated substrates having different dielectric constants
US7072167B2 (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
US5757611A (en) Electronic package having buried passive components
JP2001351827A (ja) 複合積層電子部品
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
KR100516043B1 (ko) 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
JPH10135073A (ja) 複合セラミック電子部品およびその製造方法
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JPS60249386A (ja) 機能性基板及びこれを用いた電子回路基板
KR100439677B1 (ko) 다층 기판 및 그의 제조방법
JPH08172274A (ja) セラミック多層基板
JPH08181442A (ja) セラミック多層基板
JP2004200679A (ja) 多層回路基板の製造方法
KR102508016B1 (ko) 페라이트 층을 포함한 ltcc 이종접합 모듈 및 제조방법
JPH11340634A (ja) 積層体およびその製造方法
JP3680714B2 (ja) 絶縁体磁器組成物
JPH05235550A (ja) 低誘電率ガラスセラミック多層配線基板およびその製造方法
JPS6092697A (ja) 複合積層セラミツク部品
JP3193592B2 (ja) セラミック多層基板及びその製造方法
JPH06140764A (ja) コンデンサ内蔵多層回路基板
JPH1116778A (ja) コンデンサアレイ及びその製造方法
JP2006013354A (ja) 多層回路基板の製造方法
JPH033299A (ja) コンデンサ内蔵セラミックス回路基板
JPH084054B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071026

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee