JPH033299A - コンデンサ内蔵セラミックス回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多層セラミック基板に関し、特に層間にバイ
パスコンデンサを形成せしめた、コンデンサ内蔵セラミ
ックス回路基板に関するものである。

［従来の技術１ 従来、多層セラミック基板におけるバイパスコンデンサ
は、第３図に示すように基板表面にチップコンデンサを
搭載するか、第４図に示すように多層セラミック基板の
内部に個々に形成されていた。

［考案が解決しようとする課題］ そのため、前者の基板ではチップコンデンサをバイパス
コンデンサとして基板表面に多数搭載するため、他の部
品の搭載が制約され、搭載部品を減らすか又は実装面積
を広くとることが必要となり、後者の基板では部品の位
置に対応して内部にバイパスコンデンサを形成するため
１回路の設計変更が生じた場合、基板内部のコンデンサ
の位置変更も行なわな（てならず、そのため工数が増加
し、かつ１時間がかかるという問題があった。

［課題を解決するための手段］ 本発明者らは、多層セラミック基板において、電源パタ
ーン層とグランドパターン層の間にコンデンサ層を形成
せしめることにより、基板の任意の位置にバイパスコン
デンサを形成でき、回路設計変更が容易で、設計の自由
度が高く、設計時間も短縮できることを見出し、本考案
を完成した。

すなわち、本発明の要旨は、多層セラミック基板におい
て、それぞれ層全面に形成された電源パターン層とグラ
ンドパターン層を内蔵し、かつ、その層間に高誘電率誘
電体を挟んでコンデンサ層を形成せしめたことを特徴と
するコンデンサ内蔵セラミックス回路基板にある。

本発明で用いる基板材料（絶縁体）は、特に限定しない
が、誘電体及び電極材料と焼成条件が合うものであれば
よい。

基板材料としては、例えばアルミナ、ムライト、コーデ
ュライト、フォルステライト及び焼結温度が８００〜１
２００℃で焼結できる絶縁材料が用いられる。誘電体と
しては、チタン酸バリウム系、チタン酸ストロンチウム
系及び焼結温度が８００〜１２００℃の複合ペロブスカ
イト系誘電体等が使用される。導体は、基板材料及び誘
電体材料の焼成温度に合わせてＩｆ　、　Ｍｏ、　Ｐｔ
、　Ｐｄ、　Ａｕ、　Ａｇ−Ｐｄ　、　Ａｇ。

Ｃｕ、　Ｎｉ％が用いられる。

多層セラミック基板中の信号配線層、電源パターン層、
グランドパターン層及び誘電体層の積層順序は回路設計
の都合で任意に配置し得るが、本発明の誘電体層は専ら
搭載部品のバイパスコンデンサとして用いられるので、
グランドパターン層と電源バクーン層との間に設けるこ
とが有利である。

製造方法は、特に限定しないが、例えば、基板用のグリ
ーンシートに電極を印刷し、その間にコンデンサを形成
する誘電体シートを積層し焼結する方法及び基板用のグ
リーンシートに電極を印刷し、その上に誘電体を印刷し
、他の電極層を積層して焼結する方法等が用いられる。

［実施例］ 以下、本発明を実施例によって具体的に説明する。

実施例１ 絶縁体グリーンシート４は、アルミナ粉末−ホウ珪酸鉛
ガラス粉末（５０−５０重量％）に、バインダー、可塑
剤、分散剤、溶剤を加え塗工し１５０１１ｍ厚さのもの
を得た。

誘電体シート６は、Ｐｂ　（ＦｅｚｚＪ＋ｚｓｌＯ３−
Ｐｂ（Ｆｅ、、□Ｎｂ、／□）０．複合ペロブスカイト
粉末を使用し、グリーンシート３と同様にして８０１ｍ
厚さのもの得た。

電極用導体１、配線用導体５及びバイア用導体８はＡｇ
−Ｐｄ　（８５−１５重量％）の印刷用ペーストを作成
して使用した。

コンデンサ形成用以外の絶縁体シートは、適宜設計に応
じてバイアホール８を形成しスクリーン印刷法により配
線印刷及びバイア印刷を行なう。

コンデンサ形成用の絶縁体シート４は、適宜設計に応じ
てバイアホールを形成し、スクリーン印刷によりバイア
印刷を行なった後、バイアホールよりランドを０．５＋
ｏｎ＋とり、それ以外の部分にコンデンサ用の電極をシ
ート片面全体にスクリーン印刷した。

誘電体シート６は、適宜設計に応じてバイアホールを形
成し、スクリーン印刷法によりバイア印刷を行なう。

これらの各シートを第１図に示すように積層し、７０℃
、：１００ｋｇ／ｃｔｍ２で熱圧着し、４００℃で１時
間脱バインダー処理し、９００℃で１０分焼成し、第２
図に示すような多層基板を得た。

ＩＣを搭載した場合の従来法（第６図）との比較を第５
図に示す。

［発明の効果〕 本回路基板は、電源パターン層とグランドパターン層と
の間に誘電体層を挟むことにより高容量のバイパスコン
デンサを形成したので、基板のどの位置からでも容易に
配線を表面に引き出せ、回路設計変更が生じ配線が変更
になった場合でも、容易に任意の場所にバイパスコンデ
ンサを形成できる。

したがって、回路設計に際して設計の自由度が高く、基
板表面での部品装着の制約が少なく、実装面積が上がり
、また、設計時間も非常に短縮される。

【図面の簡単な説明】

第１図は本発明の多層基板の一例で、積層前の各層の構
成を示し、第２図は第１図の構成の積層焼成された回路
基板の断面図である。第３図と第４図は従来技術による
多層基板の断面図を示す。 第５図は本発明の多層基板にＩＣ部品を搭載した例で、
第６図は従来の多層基板における部品の搭載状態を示す
。 １：電源　　　　　　　２ニゲランド ３ニゲリーンシート　　４：絶縁体シート５：配線　　
　　　　　６：誘電体 ７：チップコンデンサ　８：パイアホール９：ＩＣ

Claims (1)

【特許請求の範囲】
1. （１）多層セラミック基板において、それぞれ層全面に
   形成された電源パターン層とグランドパターン層を内蔵
   し、かつ、その層間に高誘電率誘電体を挟んでコンデン
   サ層を形成せしめたことを特徴とするコンデンサ内蔵セ
   ラミックス回路基板。