JPH0216004B2 - - Google Patents

Info

Publication number
JPH0216004B2
JPH0216004B2 JP58198597A JP19859783A JPH0216004B2 JP H0216004 B2 JPH0216004 B2 JP H0216004B2 JP 58198597 A JP58198597 A JP 58198597A JP 19859783 A JP19859783 A JP 19859783A JP H0216004 B2 JPH0216004 B2 JP H0216004B2
Authority
JP
Japan
Prior art keywords
ceramic
resistor
glass
dielectric
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58198597A
Other languages
English (en)
Other versions
JPS6089995A (ja
Inventor
Takeshi Nishizawa
Tetsuo Shirasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58198597A priority Critical patent/JPS6089995A/ja
Publication of JPS6089995A publication Critical patent/JPS6089995A/ja
Publication of JPH0216004B2 publication Critical patent/JPH0216004B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 (1) 発明の属する分野の説明 本発明はコンデンサ、抵抗及び導体配線を有す
る複合セラミツク部品、特に誘電体、金属酸化物
抵抗体、絶縁体、導体を同時に焼成して複合化し
た積層セラミツク部品に関する。
(2) 従来の技術の説明 従来電子回路における抵抗、コンデンサ、イン
ダクタンス等の受動部品およびトランジスタ、ダ
イオード等の能動部品はセラミツク等の基板にプ
リント配線層を設け、半田付けして回路を作り、
それをユニツトとして用いることが行なわれてい
た。この場合円板形またはチツプ型のコンデンサ
やチツプ抵抗等を1個づつ取付けられねばならな
かつた。
一方第1図に示すようなアルミナグリーンシー
トを用いたコンデンサ、抵抗を有する多層セラミ
ツク基板においては、コンデンサ部分を基板材料
焼成と同時に形成し、その後抵抗体を焼付けして
形成するものである。しかしこの場合、基体材料
としてアルミナ・シート1を用いているため焼成
温度は1500℃以上と高温にしなければならず導体
材料としてMo,W,Mn等の電気伝導率の低い
導体層2を用いて還元雰囲気中で行なわなければ
ならなかつた。またコンデンサ形成部分3の誘電
体としてアルミナを用いているため誘電率もε=
q程度と非常に低く、せいぜい3PF/mm2程度の静
電容量しか得ることが出来なかつた。さらに抵抗
部分を形成する工程においては、焼結基体上にス
クリーン印刷等により抵抗体4を印刷し、焼付け
して形成するため、製造工程が多くなることと、
抵抗部分の数を増すに従い基体面積が大きくなり
製品の小型化、高密度化が困難になること等の欠
点があつた。
また第2図〜第4図に示すようなRC複合部品
も考えられている。各図には複合部品の模式的斜
視図aと等価回路bを示した。
第2図、第3図においては積層チツプコンデン
サ12の外部電極11間に抵抗体4を接続させて
形成した構造をもつているが、複数個のコンデン
サおよび抵抗の素子を1個の部品中に構成するこ
とは困難であり、工程的にも多くの工程が必要と
なり熱サイクルも加わるためコストの面でも信頼
性の面でも問題がある。第4図においては、積層
構造中にコンデンサ形成部品3および抵抗体4を
有しているが、コンデンサ形成部分3、絶縁体1
3のセラミツクシートは同一物質であり、ステア
タイト、フオルステライト、チタン酸バリウム等
を用いているため焼結後のセラミツクの機械的強
度は低い。従つてチツプ部品として利用するに
は、十分な機械的強度はあるが、種々のチツプ部
品を搭載し、実装に利用する基板部品には機械的
強度が不十分で適用出来ない欠点がある。また焼
成後に外部電極11を焼付けて完成部品とするた
め製造工程を多く採らねばならず形状の大きな部
品で、しかも多数個の抵抗およびコンデンサの素
子を構成することは困難であり、高密度化に対し
ても問題がある。
(3) 発明の目的 本発明の目的は、このような従来の問題点およ
び欠点を除去し、酸化性雰囲気のもと低温で同時
焼成して複数個の抵抗とコンデンサを構成すると
ともに高誘電率の誘電体を用いることにより大容
量のコンデンサを形成させた複合積層セラミツク
部品を提供することにある。
本発明によれば表面に電極パターンと、この電
極パターンと接続するバイアホールとを有する比
誘電率が11以上の高誘電率誘電体層と、表面に電
極パターンと、この電極パターンと接続するバイ
アホールとを有するアルミナ・ガラスからなる比
誘電率が10以下の低誘電率誘電体層とが積層され
た複合積層セラミツク部品において、耐熱性金属
酸化物薄膜が、高誘電率誘電体層と低誘電率誘電
体層との間に介挿された構造を含むことを特徴と
する複合積層セラミツク部品が得られる。
(4) 発明の構成および作用の説明 以下、本発明について実施例によつて詳細に説
明する。
〔実施例〕
まず本発明で用いるガラス・セラミツクからな
る低誘電率誘電体生シート(以降ガラス・セラミ
ツク生シートと称す。)は酸化アルミニウム40〜
60重量%、結晶化ガラス40〜60重量%の組成範囲
で総量100%となるように選んだ混合粉末をバイ
ンダー、有機溶媒、可塑剤と共に泥漿化しドクタ
ーブレードを用いたスリツプキヤステイング製膜
により厚さ20μm〜300μmの生シートをポリエス
テルフイルム上に成形し剥離したのち所望の外形
寸法にパンチングしてシートを得る。ここで用い
た結晶化ガラス粉末の組成は、酸化物換算表記に
従つたとき酸化鉛、酸化ホウ素、二酸化ケイ素、
族元素酸化物、族元素(但し炭素、ケイ素、
鉛は除く)酸化物をそれぞれ重量比3〜66%、2
〜50%、4〜65%、0.1〜50%、0.02〜20%の組
成範囲で総量100%となるように選んだ組成物で
構成されている。
比誘電率が11以上の高誘電率誘電体(以降高誘
電体と称す。)生シートの出発原料粉としては
Fe2O3,PbO,Nb2O5,WO3粉末を所定量秤量
し、ボールミル混合して、過乾燥後700〜800℃
で予焼を行つたのち、ボールミル粉砕した粉末を
バインダー、有機溶媒、可塑剤と共に混合し、泥
漿化して絶縁体生シートの作製と同様にドクター
ブレードを用いたスリツプキヤステイング製膜に
より厚さ10μm〜200μmのシートを得た。
ここで用いた高誘電体材料はPb(Fe1/2Nb1/2)
O3−Pb(Fe2/3W1/3)O3二元系複合ペロブスカ
イト化合物となるように原料を秤量した。
また、抵抗体ペーストは二酸化ルテニウム粉末
とガラス・セラミツク生シートに用いた結晶化ガ
ラス粉末とをそれぞれ重量比10:90〜50:50の範
囲で所望の抵抗値が得られるように混合し、それ
らにエチルセルローズ、α−テルピネオール、ケ
ロシン、芳香族炭化水素系溶剤を含んだ有機ビヒ
クルと共に三本ロールを用いて混練し、ペースト
を作製した。
電極層および信号線に用いる導体はAu,Ag,
Pd,Pt、等の金属の単体もしくは1つ以上含ん
だ合金粉末をエチルセルローズ、α−テルピネオ
ール、ケロシン、芳香族炭化水素系溶剤等の有機
ビヒクルと共に混練しペースト状にしたものを使
用した。
第5図〜第10図は本発明の一実施例の複合積
層セラミツク部品の各製造工程を示したものであ
る。これらの図でaは平面図、bは断面図であ
る。製膜したガラス・セラミツク生シートを所望
の外形寸法にパンチングして第5図に示すガラ
ス・セラミツク生シート20に上下面の導通をも
たらすためのバイアホール21を形成した。ここ
で形成するバイアホールの径は最小100μmまで
が可能であつた。
次に第6図に示すようにバイアホール21を設
けたガラス・セラミツク生シート20上に信号
線、シールド線に用いる導体層2をスクリーン印
刷法等により形成した。そのとき同時にバイアホ
ール21の部分に導体が埋め込まれた。導体とし
てはAu,Ag,Pd,Pt等の金属の単体もしくは
これらを1つ以上含んだ合金からなるペーストを
使用した。ガラス・セラミツク生シート20のバ
イアホール21部分及びその近傍にのみ導体層2
を形成したものも作製した。
次にバイアホール21部分とその近傍のみに導
体層2を形成したガラス・セラミツク生シート2
0に対して第7図に示すとおり抵抗ペースト24
を印刷した。また図示しないが場合によつてはバ
イアホールを形成しないガラス・セラミツク生シ
ート20にも同様に抵抗体ペーストを印刷する。
一方コンデンサ側の構造について説明する。
アルミナ・ガラスと同時焼成が可能な高誘電体
は液相を出すことにより焼結が進行してゆく。
本実施例で用いたPb(Fe1/2Nb1/2)O3−Pb
(Fe2/3W1/3)O3二元系複合ペロブスカイト化合
物(以降PNWと称す)は焼結温度は910℃であ
るが、この温度ではNbとWとの液相が形成され
焼結が進む。しかしこのPNWと上記のガラス・
セラミツクとを積層して焼成するとPNWの液相
とガラス・セラミツク中のガラスとが相互拡散を
起こすためにPNWの焼結が進行しなくなり、高
誘電体とガラス・セラミツクとの間に大きな応力
が加わり、悪くすると剥離が発生する。
そこで相互拡散を防止する目的で耐熱性金属酸
化物を介在させる。
使用可能な耐熱性金属酸化物としては酸化アル
ミニウム、酸化ジルコニウム、酸化ホウ素、酸化
ケイ素、酸化タンタル又はこれらの混合物があ
る。そこで、本実施例では酸化アルミニウムにつ
いて説明する。
コンデンサを形成するために、まずPNW生シ
ート25を第8図に示すようにパンチングしてバ
イアホール21を形成した。
次にこのPNW生シート25の片面に交流スパ
ツタリングにより厚さ0.1μmの酸化アルミニウム
薄膜26を形成した。
酸化アルミニウム薄膜26の形成されたPNW
生シート25にコンデンサ電極となる導体層2と
バイアホール21部分及びその近傍に導体層2を
形成した。
次に第10図に示すように第6図〜第8図のそ
れぞれのシートと積層体の厚みを調整するための
第9図のガラス・セラミツク生シート20と、バ
イアホール21とその近傍のみに導体層2を形成
したガラス・セラミツク生シート20とを温度
100〜130℃、圧力200〜300Kg/cm2でプレス機を用
いて積層した。第10図において高誘電体シート
とその上下面に形成された導体層2は、焼結後の
コンデンサ形成部分3となり、バイアホール21
および導体層2を経由して外部端子用の導体層2
7に接続している。
またRuO2系抵抗体ペーストも積層し焼成する
ことにより抵抗体4が形成できバイアホール21
および導体層2により、外部へ導かれている。
このように積層、熱圧着した積層体を所定の外
形寸法に切断し、バインダーを分解し気化するた
めに脱バインダー工程と、ガラス・セラミツク、
誘電体の焼成するための焼成工程とを経過して焼
成体を製作した。
本実施例では交流スパツタリングによる酸化ア
ルミニウムの形成を記述したが、他に酸化アルミ
ニウム粉末をペースト状に加工し印刷する方法や
アルミニウム金属を蒸着し、その薄膜を熱酸化す
る方法なども有効であつた。
このようにして製作された複合積層セラミツク
部品に内蔵されたコンデンサは誘電体単独で製作
されたコンデンサに比べて50%位の静電容量を得
た。本発明は、従来方法に比べてみると、10倍も
の静電容量が得られた。
(5) 効果の説明 以上、本発明には次の効果がある。
複合積層セラミツク部品に組込まれる誘電体の
液相成分がガラス・セラミツク内へ拡散すること
が防止されることにより所定の誘電率を有する誘
電体が得られ、その結果大容量のコンデンサとセ
ラミツク配線基板とが一体形成される。
【図面の簡単な説明】
第1図〜第4図は従来部品を示し、第1図、第
4図aは断面図、第2図a第3図aは斜視図、第
2図b、第3図b、第4図bは等価回路図を示
す。第5図〜第9図は本発明の実施例の複合積層
セラミツク部品の各製造工程を示し、各図のaは
平面図、bは断面図を示す。第10図は本実施例
の複合積層セラミツク部品の模式的内部断面図で
ある。 1……アルミナシート、2……導体層、3……
コンデンサ形成部分、4……抵抗体、11……外
部電極、12……積層チツプコンデンサ、13…
…絶縁体、20……ガラス・セラミツク生シー
ト、21……バイアホール、24……抵抗ペース
ト、25……PNW生シート、26……酸化アル
ミニウム薄膜、27……外部端子用の導体層。

Claims (1)

    【特許請求の範囲】
  1. 1 表面にコンデンサ用電極と、一端が前記コン
    デンサ用電極に接続された配線用電極を有し、か
    つ前記配線用電極と接続するバイアホール内に充
    填された上下接続電極とを有する比誘電率が11以
    上の高誘電率誘電体層と、表面に抵抗体と、一端
    が前記抵抗体に接続された配線用電極を有し、か
    つ配線用電極と接続するバイアホール内に充填さ
    れた上下接続電極とを設けたアルミナ・ガラスか
    らなる比誘電率が10以下の低誘電率誘電体層とが
    積層された複合積層セラミツク部品において、耐
    熱性金属酸化物薄膜が、高誘電率誘電体層と低誘
    電率誘電体層との間に介挿された構造を含むこと
    を特徴とする複合積層セラミツク部品。
JP58198597A 1983-10-24 1983-10-24 複合積層セラミツク部品 Granted JPS6089995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58198597A JPS6089995A (ja) 1983-10-24 1983-10-24 複合積層セラミツク部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58198597A JPS6089995A (ja) 1983-10-24 1983-10-24 複合積層セラミツク部品

Publications (2)

Publication Number Publication Date
JPS6089995A JPS6089995A (ja) 1985-05-20
JPH0216004B2 true JPH0216004B2 (ja) 1990-04-13

Family

ID=16393835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58198597A Granted JPS6089995A (ja) 1983-10-24 1983-10-24 複合積層セラミツク部品

Country Status (1)

Country Link
JP (1) JPS6089995A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632384B2 (ja) * 1987-12-22 1994-04-27 株式会社住友金属セラミックス 積層セラミック基板の製造方法
JPH01206699A (ja) * 1988-02-13 1989-08-18 Taiyo Yuden Co Ltd コンデンサ内蔵セラミック多層絶縁基板
JP2644845B2 (ja) * 1988-09-21 1997-08-25 株式会社日立製作所 セラミツク多層回路基板及びその用途
JPH11186100A (ja) * 1997-12-25 1999-07-09 Murata Mfg Co Ltd 非線形誘電体素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50144068A (ja) * 1974-05-10 1975-11-19
JPS566417A (en) * 1979-06-28 1981-01-23 Nichicon Capacitor Ltd Laminated capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50144068A (ja) * 1974-05-10 1975-11-19
JPS566417A (en) * 1979-06-28 1981-01-23 Nichicon Capacitor Ltd Laminated capacitor

Also Published As

Publication number Publication date
JPS6089995A (ja) 1985-05-20

Similar Documents

Publication Publication Date Title
JP3944791B2 (ja) セラミック多層プリント回路基板
US7531416B2 (en) Thick film capacitors on ceramic interconnect substrates
JPH0632378B2 (ja) 電子部品内蔵多層セラミック基板
JPH0346978B2 (ja)
JPH0216004B2 (ja)
JPS5917232A (ja) 複合積層セラミツク部品およびその製造方法
JPH0216005B2 (ja)
JPS6221260B2 (ja)
JPH0542159B2 (ja)
JPS63122295A (ja) 電子部品内蔵多層セラミツク基板
JPS6088420A (ja) 複合積層セラミツク部品
JPH0632384B2 (ja) 積層セラミック基板の製造方法
JPH0795630B2 (ja) 複合積層セラミック部品
JPS59132611A (ja) コンデンサ複合基板
JP2604416B2 (ja) 複合積層セラミック部品
JPH0515292B2 (ja)
JP3176258B2 (ja) 多層配線基板
JPH033299A (ja) コンデンサ内蔵セラミックス回路基板
JPS63169798A (ja) 電子部品内蔵多層セラミツク基板
JPS59132643A (ja) 抵抗複合基板
JPH11186001A (ja) 抵抗材料とこれを用いたセラミック積層部品
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法
JPS60167398A (ja) 多層回路基板およびその製造法
JP2000353877A (ja) 多層回路基板及びその製造方法
JPH0430172B2 (ja)