JPS59132611A - コンデンサ複合基板 - Google Patents
コンデンサ複合基板Info
- Publication number
- JPS59132611A JPS59132611A JP58007881A JP788183A JPS59132611A JP S59132611 A JPS59132611 A JP S59132611A JP 58007881 A JP58007881 A JP 58007881A JP 788183 A JP788183 A JP 788183A JP S59132611 A JPS59132611 A JP S59132611A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- sheet
- dielectric
- electrode
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は積層複合部品に関し、特に誘電体と導電体と接
続用のスルホール及び導電性物質とを構成要素とするコ
ンデンサ複合基板に関する。
続用のスルホール及び導電性物質とを構成要素とするコ
ンデンサ複合基板に関する。
近年、電子機器あるいは電子装置などにおいては、ＩＣ
及びＬＳＩなどの利用で小型化されてきておシ、装置と
しての信頼性も痛くなってきている。
及びＬＳＩなどの利用で小型化されてきておシ、装置と
しての信頼性も痛くなってきている。
ところが、これら機器の小型化への要求はＩＣ。
ＬＳＩだけでなく、これらを実装する回路基板への小型
化要求が生じている。
化要求が生じている。
このような要求から、ノ・イブリッドＩＣとして抵抗、
コンデンサを回路基板に実装しモールドしたもの、さら
には１つの基板内にうめ込む複合化基板としてのデバイ
ス化が試みられている。
コンデンサを回路基板に実装しモールドしたもの、さら
には１つの基板内にうめ込む複合化基板としてのデバイ
ス化が試みられている。
このように小型化の傾向は今後１すまず高くなって行く
と思われる。
と思われる。
このような複合基板としての技術にはコンデンサ、絶縁
体及び導体をスクリーン印刷技術で形成させる方法が知
られている。又、この他にもコンデンサ、絶縁体をグリ
ーンシートとして、これらを積層技術で形成する方法も
進められてきている。
体及び導体をスクリーン印刷技術で形成させる方法が知
られている。又、この他にもコンデンサ、絶縁体をグリ
ーンシートとして、これらを積層技術で形成する方法も
進められてきている。
ところが、このように回路基板の中にうめ込んだコンデ
ンサは、そのトリミングが非常に困難であるため、１機
能を有するデバイスとしての複合化は、その製造工程に
おけるプレス圧、脱ノ（インダー条件、焼成条件等によ
り大きく左右されてしまうため、これら複合化を進めよ
うとする回路は必然的に限定されてし貰うものであった
。
ンサは、そのトリミングが非常に困難であるため、１機
能を有するデバイスとしての複合化は、その製造工程に
おけるプレス圧、脱ノ（インダー条件、焼成条件等によ
り大きく左右されてしまうため、これら複合化を進めよ
うとする回路は必然的に限定されてし貰うものであった
。
このような欠点を除去するためにレーサーによるトリミ
ングの方法などが知られているが、第１図に示すような
最外層１１及び１２の比較的浅い部分にある層のコンデ
ンサ１３のみしかトリミングができずこの多層化が困難
であった。又、これらトリミングに用いる装置も非常に
高価なものであった。
ングの方法などが知られているが、第１図に示すような
最外層１１及び１２の比較的浅い部分にある層のコンデ
ンサ１３のみしかトリミングができずこの多層化が困難
であった。又、これらトリミングに用いる装置も非常に
高価なものであった。
本発明は、これら従来の欠点を除去せしめたトリミング
可能なコンデンサを持つコンデンサ複合基板を提供する
ことにある。
可能なコンデンサを持つコンデンサ複合基板を提供する
ことにある。
すなわち本発明は誘電体と絶縁体と導電体とが積層され
てなる基板であって、該基板内において誘電体の両面に
接して形成される導電体のうち一方は２以上に分割され
ており、分割された各導電体及び誘電体と接している他
方の導電体はこれらの数と位置に応じて基板内に形成さ
れている他の導電体と接続し、しかも該他の導電体の一
部は基板の同一表向に達している構造を特徴とするコン
デンサ複合基板である。
てなる基板であって、該基板内において誘電体の両面に
接して形成される導電体のうち一方は２以上に分割され
ており、分割された各導電体及び誘電体と接している他
方の導電体はこれらの数と位置に応じて基板内に形成さ
れている他の導電体と接続し、しかも該他の導電体の一
部は基板の同一表向に達している構造を特徴とするコン
デンサ複合基板である。
以下、本発明を一実施例を示す図面を参照して説明する
。
。
本発明の実施例で用いる絶縁体生シートは酸化アルミニ
ュウム４０〜６０重量％、結晶化ガラス４０〜６０重量
％の組成範囲で総量１００ ％となるように選んだ混合
粉末をバインダー、有機溶媒、可塑剤と共に泥漿状にし
、ドクターブレード法等のスリップキャスティング製膜
によシ２０μｍ〜３００μｍの生シートをポリエステル
フィルム上に成形し、剥離したのち所望の寸法にパンチ
ングしてシートを得る。ここで用いた結晶化ガラス粉末
の組成は酸化物換算表記に従ったとき、酸化鉛、酸化ホ
ウ素、二酸化ケイ素、■族元素酸化物、■族元素（但し
炭素、ケイ素、鉛は除く）酸化物を、それぞれ重量比３
〜６５％、２〜５０％、４〜６５ｑ６，０．１〜５０％
、０．０２〜２０チの組成範囲で総量１００ ％となる
ように選んだ組成物で構成されている。
ュウム４０〜６０重量％、結晶化ガラス４０〜６０重量
％の組成範囲で総量１００ ％となるように選んだ混合
粉末をバインダー、有機溶媒、可塑剤と共に泥漿状にし
、ドクターブレード法等のスリップキャスティング製膜
によシ２０μｍ〜３００μｍの生シートをポリエステル
フィルム上に成形し、剥離したのち所望の寸法にパンチ
ングしてシートを得る。ここで用いた結晶化ガラス粉末
の組成は酸化物換算表記に従ったとき、酸化鉛、酸化ホ
ウ素、二酸化ケイ素、■族元素酸化物、■族元素（但し
炭素、ケイ素、鉛は除く）酸化物を、それぞれ重量比３
〜６５％、２〜５０％、４〜６５ｑ６，０．１〜５０％
、０．０２〜２０チの組成範囲で総量１００ ％となる
ように選んだ組成物で構成されている。
又、誘電体生シートはＦ ｅ ２０ Ｈｔ Ｐ ｂｏ
＃ Ｎｂ ２０５ ＋ ＷＯ３等の粉末を所定量秤せし
、ボールミル混合してろ過乾燥後７００〜８００℃で予
焼を行々っだのちボールミル粉砕した粉末をエチルセル
ロース、α−テルピネオール、ケロシン、芳香族炭化水
素系溶剤等を含んだ有機ビヒクルと共に混合し、泥漿状
にした上、前記絶縁体生シート同様に製膜し、２０μｍ
〜２００μｍのシートを得る。
＃ Ｎｂ ２０５ ＋ ＷＯ３等の粉末を所定量秤せし
、ボールミル混合してろ過乾燥後７００〜８００℃で予
焼を行々っだのちボールミル粉砕した粉末をエチルセル
ロース、α−テルピネオール、ケロシン、芳香族炭化水
素系溶剤等を含んだ有機ビヒクルと共に混合し、泥漿状
にした上、前記絶縁体生シート同様に製膜し、２０μｍ
〜２００μｍのシートを得る。
さらに電極及び電極端子として用いるペーストは、Ａｕ
、 Ａｇ、 Ｐｄ、 Ｐｔ等の金属の単体もしくは１以
上含んだ合金粉末をエチルセルロース、α−テルピネオ
ール、ケロシン、芳香族炭化水素系溶剤等の有機ビヒク
ルと伴に混練しペースト状にしたものを使用した。
、 Ａｇ、 Ｐｄ、 Ｐｔ等の金属の単体もしくは１以
上含んだ合金粉末をエチルセルロース、α−テルピネオ
ール、ケロシン、芳香族炭化水素系溶剤等の有機ビヒク
ルと伴に混練しペースト状にしたものを使用した。
第２図は本発明の一実施例を示すコンデンサ複合基板の
積層体の構造を示すものであシ、１個が８極に分割され
た６層で構成されるコンデンサ複合基板の積層体の構成
図である。
積層体の構造を示すものであシ、１個が８極に分割され
た６層で構成されるコンデンサ複合基板の積層体の構成
図である。
本実施例での構造は積層体の第１層目にスルホール２０
を持つ接続用端子２１とトリミング端子２２を有する絶
縁体のシートを持ち、第２層目から第６層目にスルホー
ル２４を有する絶縁体のシート２５がある。第７層目に
はコンデンサーを形成する８個に分割された電極２６と
８個のうちの１つと接続された接続用電極２７と残りの
７個とそれぞれ接続された接続用電極２８を持つ誘電体
シート２９がある。
を持つ接続用端子２１とトリミング端子２２を有する絶
縁体のシートを持ち、第２層目から第６層目にスルホー
ル２４を有する絶縁体のシート２５がある。第７層目に
はコンデンサーを形成する８個に分割された電極２６と
８個のうちの１つと接続された接続用電極２７と残りの
７個とそれぞれ接続された接続用電極２８を持つ誘電体
シート２９がある。
次に、第８層目には前記８個に分割された電極２６と対
向した電極３０を有し、かつこれらを接続パターン３１
で接続し、コンデンサーを形成するもう一方の電極とし
て前記第１層目の接続用端子２１と接続するだめの接続
用電極３２を持つ誘電体シート３３がある。
向した電極３０を有し、かつこれらを接続パターン３１
で接続し、コンデンサーを形成するもう一方の電極とし
て前記第１層目の接続用端子２１と接続するだめの接続
用電極３２を持つ誘電体シート３３がある。
この２つの誘電体シート２７及び３３が所望の容量範囲
となるように、本実施例では第９層から第１２層にそれ
ぞれ３層くシ返えし積み重ねられる。
となるように、本実施例では第９層から第１２層にそれ
ぞれ３層くシ返えし積み重ねられる。
さらに第１３層から第１７層には基板としての強度を保
つための絶縁体シート３４がある。
つための絶縁体シート３４がある。
どのように構成した各シートを積み重ね１００〜１３０
℃の温度で圧力２００〜３００に９／ｃ１ｆｔで積層プ
レスし、切断工程及び脱バインダ一工程を径て８００℃
〜１０００℃で焼成することで８＆に分割されたコンデ
ンサを持つ焼結体か得られる。
℃の温度で圧力２００〜３００に９／ｃ１ｆｔで積層プ
レスし、切断工程及び脱バインダ一工程を径て８００℃
〜１０００℃で焼成することで８＆に分割されたコンデ
ンサを持つ焼結体か得られる。
第３図は前記焼結体の外観斜視図であり、積層体の一方
の面３５には、前記絶縁体シート２２の接続用端子２１
とトリミング端子３２を有している。
の面３５には、前記絶縁体シート２２の接続用端子２１
とトリミング端子３２を有している。
このように構成された前記一方の面３５には、第４図に
示すようなチップ抵抗４１あるいけ集積回路素子４２な
どが実装される回路がもうけられる。
示すようなチップ抵抗４１あるいけ集積回路素子４２な
どが実装される回路がもうけられる。
さらに、前記一方の３５の一方の接続用端面２１とトリ
ミンク端子２２は、本発明の複合コンデンサを利用する
回路が所望する特性値となるように電極材４３が焼き付
けられる。
ミンク端子２２は、本発明の複合コンデンサを利用する
回路が所望する特性値となるように電極材４３が焼き付
けられる。
このように構成したコンデンサ複合基板は積層構造を有
するために、前記１回路の複合だけで力く、自由に回路
数を増減でき、′すべてのトリミングが容易に行えるも
のである。
するために、前記１回路の複合だけで力く、自由に回路
数を増減でき、′すべてのトリミングが容易に行えるも
のである。
例えば、本実施例でのトリミング例では、前記誘電体シ
ートの焼成上がり誘電率Ｅｒご２０００で、重々９部分
の電極寸法が４酩×４龍となっており、又、対向する電
極間隔が３０μｍで構成しているため、最小容Ｊｔ Ｃ
ｒｎｉｎＴｈ ４７ｎＦとトリミングステップＣ５ｔｅ
ｐ”ｌ：４７ ｎＦを有し、最大容量Ｃｒｎａ ｘ ”
：３７８ｎＦが得られている。
ートの焼成上がり誘電率Ｅｒご２０００で、重々９部分
の電極寸法が４酩×４龍となっており、又、対向する電
極間隔が３０μｍで構成しているため、最小容Ｊｔ Ｃ
ｒｎｉｎＴｈ ４７ｎＦとトリミングステップＣ５ｔｅ
ｐ”ｌ：４７ ｎＦを有し、最大容量Ｃｒｎａ ｘ ”
：３７８ｎＦが得られている。
本実施例では１シートに８個のパターンを１回路分持つ
ようにとシ出し用パターンをもうけているが、このとり
出しパターンの位置スルホールの位置は何んら限定され
ることなく、積層体の最外層のどの位置に配置させても
同一の効果が得られることは明らかである。さらに、と
り出し端子を有する最外層には、導体パターンなどの回
路が容易に形成できるため、１つの版で種々のコンデン
サ複合回路とカリ得、製造コストの低下が期待できる。
ようにとシ出し用パターンをもうけているが、このとり
出しパターンの位置スルホールの位置は何んら限定され
ることなく、積層体の最外層のどの位置に配置させても
同一の効果が得られることは明らかである。さらに、と
り出し端子を有する最外層には、導体パターンなどの回
路が容易に形成できるため、１つの版で種々のコンデン
サ複合回路とカリ得、製造コストの低下が期待できる。
以上の説１明で明らかなように、本発明のコンデンサ複
合基板は小さな基板内に多数のコンデンサを複合化する
ことが可能であり、さらに、これらコンデンサは、すべ
て１ステツプに相当する容量でトリミングを可能として
おり、容量値精度の重要な回路の小型化が可能である。
合基板は小さな基板内に多数のコンデンサを複合化する
ことが可能であり、さらに、これらコンデンサは、すべ
て１ステツプに相当する容量でトリミングを可能として
おり、容量値精度の重要な回路の小型化が可能である。
一方、本発明で用いた絶縁材料での保護シート及び複数
のコンデンサ回路分離のために用いる中間層に配置する
絶縁体シートはコンデンサを形成する誘電体シートを用
いた同一材料による構成でも、分離のだめのシールド電
極層を配置すれば良く、より低コスト化の期待できるコ
ンデンサ複合回路が得られる。
のコンデンサ回路分離のために用いる中間層に配置する
絶縁体シートはコンデンサを形成する誘電体シートを用
いた同一材料による構成でも、分離のだめのシールド電
極層を配置すれば良く、より低コスト化の期待できるコ
ンデンサ複合回路が得られる。
さらに、積層体の切断形状も角板に限定されず、円形あ
るいは種々の形に切断した場合でも前記同様コンデンサ
の電極から出る導電体パターンとスルホールでなるトリ
ミング端子を配置させ、トリミング可能なコンデンサ複
合基板を得ることもできる。又、トリミング完了後にモ
ールド等の工程を径てもよシ信頼性の高いコンデンサ複
合回路となり得る。
るいは種々の形に切断した場合でも前記同様コンデンサ
の電極から出る導電体パターンとスルホールでなるトリ
ミング端子を配置させ、トリミング可能なコンデンサ複
合基板を得ることもできる。又、トリミング完了後にモ
ールド等の工程を径てもよシ信頼性の高いコンデンサ複
合回路となり得る。
一方、本発明に用いた絶縁体及び誘電体は、本実施例で
の組成に限定されるとと々く、他の組成物においても、
焼成時の収縮のコントロールがなされたものであれば、
本発明の構造で前記同様な効果が得られることは明らか
である。
の組成に限定されるとと々く、他の組成物においても、
焼成時の収縮のコントロールがなされたものであれば、
本発明の構造で前記同様な効果が得られることは明らか
である。
第１図は従来のコンデンサ複合基板の構造図、第２図は
本発明の一実施例のコンデンサの複合基板の積層体の積
層構造図、 第３図は第２図の積層構造を有するコンデンサ複合基板
の外観図、 第４図は本発明の一実施例のコンデンサ複合基板の使用
例を示す外観図である。 図において、 １１及び１２・・・最外層、１３・・・コンデンサ。 ２０・・・スルホール、２１・・・接続用端子。 ２２・・・絶縁体のシー）、２３・・・スルホール。 ２４・・・絶縁体のシート、２５・・・分割された電極
。 ２６・・・接続用電極、２７・・・誘電体シート。 ２８・・・端 面、２９・・・導電体パターン。 ３０・・・分割されたもう一方の電極。 ３１・・・接続パターン、３２・・・接続用電極。 ３３・・・誘電体シート、３４・・・絶縁体シート。 ３５・・・切断面、３６・・・導電体端面。 ３７・・・積層体の一方の血、４１・・・チップ抵抗。 ４２・・・集積回路素子、４３・・・電極材第２図 ＝４８− 第３図 １
本発明の一実施例のコンデンサの複合基板の積層体の積
層構造図、 第３図は第２図の積層構造を有するコンデンサ複合基板
の外観図、 第４図は本発明の一実施例のコンデンサ複合基板の使用
例を示す外観図である。 図において、 １１及び１２・・・最外層、１３・・・コンデンサ。 ２０・・・スルホール、２１・・・接続用端子。 ２２・・・絶縁体のシー）、２３・・・スルホール。 ２４・・・絶縁体のシート、２５・・・分割された電極
。 ２６・・・接続用電極、２７・・・誘電体シート。 ２８・・・端 面、２９・・・導電体パターン。 ３０・・・分割されたもう一方の電極。 ３１・・・接続パターン、３２・・・接続用電極。 ３３・・・誘電体シート、３４・・・絶縁体シート。 ３５・・・切断面、３６・・・導電体端面。 ３７・・・積層体の一方の血、４１・・・チップ抵抗。 ４２・・・集積回路素子、４３・・・電極材第２図 ＝４８− 第３図 １
Claims (1)
- 誘電体と絶縁体と導電体とが積層されてなる基板であっ
て、該基板内において誘電体の両面に接して形成される
導電体のうち一方は２以上に分割されておシ、分割され
た各導電体及び誘電体と接している他方の導電体はこれ
らの数と位置に応じて基板内に形成されている他の導電
体と接綬し、しかも該他の導電体の一部は基板の同一表
面に達している構造を特徴とするコンデンサ複合基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007881A JPS59132611A (ja) | 1983-01-20 | 1983-01-20 | コンデンサ複合基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007881A JPS59132611A (ja) | 1983-01-20 | 1983-01-20 | コンデンサ複合基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132611A true JPS59132611A (ja) | 1984-07-30 |
Family
ID=11677948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58007881A Pending JPS59132611A (ja) | 1983-01-20 | 1983-01-20 | コンデンサ複合基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132611A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180463U (ja) * | 1983-05-18 | 1984-12-01 | ソニー株式会社 | セラミツク多層配線基板 |
| JPS6147691A (ja) * | 1984-08-15 | 1986-03-08 | 日本電気株式会社 | セラミツク複合基板 |
| WO1994022281A1 (en) * | 1993-03-19 | 1994-09-29 | Fujitsu Limited | Laminated circuit board |
| US5910755A (en) * | 1993-03-19 | 1999-06-08 | Fujitsu Limited | Laminate circuit board with selectable connections between wiring layers |
| EP3929947A1 (en) * | 2020-06-26 | 2021-12-29 | Murata Manufacturing Co., Ltd. | Method of fabricating a device comprising an electrical component with sub components connected using a plate to control an electrical parameter |
-
1983
- 1983-01-20 JP JP58007881A patent/JPS59132611A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180463U (ja) * | 1983-05-18 | 1984-12-01 | ソニー株式会社 | セラミツク多層配線基板 |
| JPH027483Y2 (ja) * | 1983-05-18 | 1990-02-22 | ||
| JPS6147691A (ja) * | 1984-08-15 | 1986-03-08 | 日本電気株式会社 | セラミツク複合基板 |
| WO1994022281A1 (en) * | 1993-03-19 | 1994-09-29 | Fujitsu Limited | Laminated circuit board |
| US5910755A (en) * | 1993-03-19 | 1999-06-08 | Fujitsu Limited | Laminate circuit board with selectable connections between wiring layers |
| EP3929947A1 (en) * | 2020-06-26 | 2021-12-29 | Murata Manufacturing Co., Ltd. | Method of fabricating a device comprising an electrical component with sub components connected using a plate to control an electrical parameter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100202098A1 (en) | Ceramic electronic part | |
| JP2006165585A (ja) | セラミック多層プリント回路基板 | |
| KR20110092203A (ko) | 전자 부품 | |
| JPS61288498A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPS59132611A (ja) | コンデンサ複合基板 | |
| JPH0992978A (ja) | コンデンサ内蔵ガラスセラミック基板 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JP3102454B2 (ja) | 導電性ペーストおよびそれを用いた多層セラミック電子部品の製造方法 | |
| JPH0346978B2 (ja) | ||
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH05299288A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPS59132643A (ja) | 抵抗複合基板 | |
| JPH10149945A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JPS6089995A (ja) | 複合積層セラミツク部品 | |
| JPS59132612A (ja) | コンデンサ複合基板 | |
| JPH0795630B2 (ja) | 複合積層セラミック部品 | |
| JPH0512841B2 (ja) | ||
| JPS6088420A (ja) | 複合積層セラミツク部品 | |
| JP2604416B2 (ja) | 複合積層セラミック部品 | |
| JP2002198250A (ja) | 積層型電子部品 | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| US20060127568A1 (en) | Multi-layer ceramic substrate and method for manufacture thereof | |
| JP4593817B2 (ja) | 低温焼成セラミック回路基板 | |
| JPS59132642A (ja) | 抵抗複合基板 | |
| JPH1116778A (ja) | コンデンサアレイ及びその製造方法 |