JP2006165585A - セラミック多層プリント回路基板 - Google Patents

セラミック多層プリント回路基板 Download PDF

Info

Publication number
JP2006165585A
JP2006165585A JP2005368893A JP2005368893A JP2006165585A JP 2006165585 A JP2006165585 A JP 2006165585A JP 2005368893 A JP2005368893 A JP 2005368893A JP 2005368893 A JP2005368893 A JP 2005368893A JP 2006165585 A JP2006165585 A JP 2006165585A
Authority
JP
Japan
Prior art keywords
green tape
glass
printed circuit
circuit board
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005368893A
Other languages
English (en)
Inventor
Ellen Schwartz Tormey
シュワルツ トーメイ エレン
Ashok Narayan Prabhu
ナラヤン プラブー アショク
Attiganal Narayanaswamy Sreeram
ナラヤナスワミー スリーラム アッティガナル
Michael James Liberatore
ジェイムズ リベラトーレ マイケル
Ponnusamy Palanisamy
パラニサミー ポヌサミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Sarnoff Corp
Original Assignee
Sharp Corp
Sarnoff Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/812,172 external-priority patent/US5866240A/en
Priority claimed from US08/812,151 external-priority patent/US5953203A/en
Priority claimed from US09/031,745 external-priority patent/US6055151A/en
Application filed by Sharp Corp, Sarnoff Corp filed Critical Sharp Corp
Publication of JP2006165585A publication Critical patent/JP2006165585A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/22—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions containing two or more distinct frits having different compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】焼成の際に二次元の収縮が低い多層セラミック支持プリント回路基板。
【解決手段】キャパシタ、抵抗器およびRFフィルタなどの受動素子が、グリーンテープ上に適したインクをスクリーン印刷することによって形成され、構成要素インク層の上下の導電層（14および15）で完成され得る。次いで、得られるグリーンテープ積層体は焼成され、埋込みキャパシタが形成される。グリーンテープ積層体を金属支持基板上に貼り合わせることによって、ｘおよびｙ次元への収縮が制限され、構成要素が精密許容範囲を維持し得る。多数のグリーンテープ層が積層されるとき、適量の酸化充填剤、例えば、グリーンテープ組成の約15重量％未満の酸化充填剤を有するグリーンテープが、より多い量、例えば、25重量％を超える酸化充填剤を有するグリーンテープと交互に重ねられると、改善された収縮が得られる。
【選択図】図２

Description

本発明は、焼成の際に二次元の収縮が低い多層セラミック支持プリント回路基板に関する。より詳細には、本発明は、同時焼成された受動素子を組み込む、金属支持された多層セラミックプリント回路基板に関する。
発明の背景
非結晶化ガラスと混合されると、銅／ニッケルクラッドまたはめっきされたコバール板（Fe/Co/Ni合金板、以下、Fe/Co/Ni合金をコバールとする）などの金属コア支持基板に付着され得るグリーンテープ組成物を形成する、結晶化ガラスのセラミック組成物が公知である。コバール（kovar）は、Carpenter Technologyから市販により入手可能なFe/Co/Ni合金である。このような一つの合金は、53.8重量パーセントの鉄、29重量パーセントのニッケル、17重量パーセントのコバルト、および0.2重量パーセントのマンガンを含む。これらの合金は、ある温度で膨張係数に急激な変化を示す。これらの合金は、コバールコアの両面に１ミル厚さの銅のコーティングおよび１ミル厚さのニッケルのコーティングを有する状態で利用可能である。これらの合金は、5.8ppm/℃の熱膨張率（以下TCEとする）（室温（RT：Room Temperature）から300℃まで）および21.8ワット／m゜Kの熱伝導率（ｚ方向または厚さ方向）を有する。
プリント回路基板のための支持基板としてこれらのコバール板を用いるために、これらのコバール板はニッケルコーティングを酸化するために空気中で熱処理され、次いで、概してCaO-Al2O3-ZnO-B2O3ガラスである、接着ガラスをかけられる。接着ガラス粉末の印刷可能なインクを有機結合剤および溶媒と混合することによって、接着ガラスは支持基板上にスクリーン印刷され得る。接着ガラスは、概して40から70ミクロンの厚さで支持基板上に塗布される。次いで、接着ガラスは乾燥され、700から800℃の加熱によって高密度にされる。コバール支持体への接着ガラスの付着を向上させるために、約６重量％の銅粉末が接着ガラスに添加され得る。上記のように作成されたこれらのコバール支持基板が本明細書において用いられ、低温焼成グリーンテープ組成物に同時に貼り合わせられる(co-laminate)と、これらのコバール支持基板は、焼成の間のｘおよびｙ次元のセラミック層の収縮を防止する。
上記のように上部に接着ガラスを有する金属コア支持基板に付着された低温焼成グリーンテープは、結晶化ガラスと非結晶化ガラスとの混合物から製造される。
例えば、適した結晶化ガラスは、20から55重量％のZnO、20から28重量％のMgO、10から35重量％のB2O3、および10から40重量％のSiO2を含む。これらのガラスは、コバールに整合したTCEを有し、低誘電損失特性を有する。しかし、これらのガラスは、焼成の際にガラスの高密度化を妨げる低結晶化温度を有する。従って、これらのガラスは、鉛ベースの非結晶化ガラスと混合され得る。適切には、これらの非結晶化ガラスは、30から80重量％のPbO、15から50重量％のSiO2、10重量％までのAl2O3、15重量％までのB2O3、および10重量％までのZnOを含む。
しかし、結晶化ガラスが鉛ベースの非結晶化ガラスと混合されると、TCEが低下し、誘電損失特性が増大する。横方向収縮（ｘおよびｙ）もまた、望ましい値よりもさらに高くなる。石英、アルミナ、フォルステライトなどの酸化充填剤を少量添加することにより、焼成の際の横方向収縮が減少し、従って、これらの充填剤により改質されたセラミックは、望ましい誘電特性、焼成の間の低収縮およびコバールに整合したTCEを有する。
本発明において有用なグリーンテープ組成物は、ZnO-MgO-B2O3-SiO2タイプの結晶化ガラスを主として含むガラス粉末を、非結晶化ガラスおよび、主として、樹脂、溶媒、分散剤などを含む有機溶媒と共に酸化充填剤と混合することにより形成され、結果として得られるスラリーをグリーンテープとして公知である薄いテープに鋳造（cast）する。
導電性インクがグリーンテープ上にスクリーン印刷され、回路パターンが形成され得る。グリーンテープのうちのいくつかが位置合わせされ、積層され、圧力下で貼り合わせられる。グリーンテープに開けられたバイアホールは、導電性インク、例えば、導電性金属粉末、有機溶媒および、グリーンテープを形成するために用いられたガラスと概して同じであるガラスの混合物で充填され、このバイアホールは、異なるグリーンテープ層上の回路パターン間に導電経路を提供する。次いで、これらの貼り合わせられたグリーンテープ積層体は、接着ガラスで被覆された支持基板と位置合わせされ、ここでもまた圧力下で同時に貼り合わせられる。収縮は、焼成の間に主に厚さ（ｚ）の次元で生じるので、回路構成要素は焼成の間に妨害されず、精密許容範囲（closetolerance）が維持され得る。これらのセラミックは、銀ベースインクなどの、様々な層の上に電気的に接続された回路を形成し、接着パッドなどを形成するために用いられる低温融解導電性インクとの適合性を示す。従って、上述のようなセラミック回路基板は低誘電損失特性を有し、マイクロ波／ディジタルパッケージングと共に使用されるために有用である。
今日まで、多層セラミック回路基板が抵抗器またはキャパシタなどの受動素子を含むときは、はんだまたはエポキシ系接着剤を用いて、別個の構成要素が焼成された基板の上部に実装されて、多層セラミックに構成要素を付着させる。これらの構成要素を付加することによって、これらの回路基板を作成するために必要となるステップの数が増加する。すなわち、構成要素が、セラミック多層回路基板と位置合わせされ、この回路基板に接着され、電源に接続されなければならない。さらに、複数の別個の装置を収容するために、多層基板は大型でなければならない。従って、このような基板を形成するための費用は高い。
多層低温同時焼成セラミック回路基板の特定のグリーンテープ上に受動素子をスクリーン印刷し得ることは有利である。なぜなら、記録密度が増大し得、パッケージングの大きさおよび費用が減少し、必要とされる処理ステップの数が減少され得るからである。ｘおよびｙ次元の収縮を減少させる近年開発された低温焼成ガラスおよび金属支持板を用いて、厳密な許容度でのこのような構成要素のスクリーン印刷および高精度の配置が可能になる。さらに、行われる必要がある相互接続が減少するので、信頼性も向上する。
しかし、焼成の間に減少した収縮を維持し、かつ、複数のグリーンテープが位置合わせされ、その間の構成要素と共に焼成されるときの支持基板からのグリーンテープ積層体の剥離を防止することは困難である。
発明の要旨
本発明者は、支持基板上に設けられた適切なガラスからなるグリーンテープ積層体中に埋め込まれるキャパシタ、抵抗器およびRF（無線）回路構成要素などの受動素子が、ｘおよびｙ次元の収縮を防止することを見出した。支持体からの剥離を起こさず、かつｘおよびｙ次元の収縮を起こさずに、精密許容範囲を有して構成要素が埋め込まれたプリント回路基板を製造するように、適切な誘電性または抵抗性インクおよび導電層は、グリーンテープ上にスクリーン印刷され、他のグリーンテープ間に埋め込まれ、貼り合わせられ、低い温度、すなわち、850から900℃で焼成される。
適切なガラスと組み合わされる誘電性インクは、低温で焼結するチタン酸バリウム、酸化チタン、および鉛ニオブ酸マグネシウム誘電体から形成され得る。誘電性インクはセラミックグリーンテープ上にスクリーン印刷され、適切な導電性インクで充填されるグリーンテープ中のバイアホールによって銀導電体層に連結され得る。受動素子前駆体インクおよび他の回路構成要素をグリーンテープ上に印刷した後、複数のグリーンテープが位置合わせされ、互いに貼り合わせられ、約850から900℃の温度で空気中で同時焼成される。シャントキャパシタ（分路コンデンサ）は幅広い範囲の誘電率で形成され得る。
シャントキャパシタ（分路コンデンサ）は、底面キャパシタ板として接地平面金属を用いることによっても製造され得る。キャパシタは、積層体の上部からの一つまたはそれ以上下の層に配置される。キャパシタは、印刷された誘電性インクの上下に導電層をスクリーン印刷することによって終結され得る。
厚膜抵抗性インクは、適切な有機溶媒と、酸化ルテニウム（RuO2）および低温で焼結する適切なガラスとに基づいて製造され得る。抵抗性インクは、支持体上に位置合わせおよび積層されたグリーンテープの上にスクリーン印刷され、焼成されて、幅広い範囲の抵抗値および熱抵抗率（TCR）値を有する埋込み抵抗器とされる。TCR値を調節するために、少量のチタン酸バリウムが添加され得る。抵抗器は、グリーンテープ積層体の上部にスクリーン印刷された導電層により電源に接続されている。抵抗器およびその他の回路構成要素を印刷した後で、複数のグリーンテープ層が位置合わせされ、互いに貼り合わせられ、接着ガラスを介して金属支持基板に取り付けられ、約780から900℃の温度で空気中で同時焼成されて、安定性および信頼性のある埋込み抵抗器を内部に有するプリント回路基板を形成する。
多数のグリーンテープ層が積層されて、約2mmまたはそれ以上の厚さの焼成積層体を生成するとき、剥離および収縮がなお生じる問題を本発明者は見出した。従って、本発明者は、少量の酸化充填剤と混合された低誘電損失ガラスを含むグリーンテープ層を、より多量の酸化充填剤を含む同一のガラスからなるグリーンテープ層と交互に重ねることによって、ｘおよびｙ方向の収縮を生じさせず、かつ、金属支持基板からの剥離を生じさせずに、グリーンテープのより多くの層が積層され、貼り合わせられ、焼成され得ることをさらに見出した。これらの厚い多層金属支持回路基板積層体は、RF（無線）回路構成要素が積層体に埋め込まれなければならないときに、特に有用である。
発明の詳細な説明
様々な誘電性インクの配合（formulation）、異なる誘電率およびTCC（温度係数）を有する埋込みキャパシタの形成方法および試験結果をまず論じる。
本発明者は、チタン酸バリウムおよび酸化チタン粉末に基づく低誘電率、すなわち、Ｋ＝約50の誘電性インクを発見した。これらの粉末は約1100から1300℃の高温で焼結し、ゆえに、チタン酸バリウム／ガラスまたは酸化チタン／ガラス組成物が約850から900℃であるより低い温度で焼結するように、かつ、誘電率（Ｋ）を調節し、誘電性インクの温度係数（TCC）を最小化するために、これらの粉末は低温融解ガラスと組み合わせることによって改質されなければならない。
チタン酸バリウムは、商品名AD302L（以下、Ｄと示す）でDegussaCompanyから市販により入手可能であり、チタン酸バリウムとバリウム酸化錫との混合物は、商品名YL12000（以下、Ｆと示す）でFerroCorporationから市販により入手可能である。これらの粉末の特性は以下の表１において示され、ここでＫは誘電率であり、誘電損失は正接δであり、温度は摂氏度（℃）である。粒子サイズは、ミクロン（μｍ）単位での平均粒子サイズとして与えられる。
★ RT（室温）から125℃まで
★★ 85℃
適切な酸化チタンであるナンバ4162-01は、Mallincrodt BakerCo.から入手可能である。
誘電性インク組成物を製造する前に、チタン酸バリウムまたは酸化チタンの粉末を様々な低温焼成ガラスと混合した。重量パーセント単位での適切なガラスの組成は、以下の表２において与えられる。
★ Sem Com, Inc.、Toledo、OHからSCC-11として市販により入手可能なガラス
代表的な低誘電率誘電性インクは、従来の分散剤、樹脂および溶媒と共に、様々なガラスおよびガラス混合物と混合されたチタン酸バリウム粉末から製造され、グリーンテープ上にスクリーン印刷された。インク組成物は以下の表３に要約され、ここではガラス組成物は表２に示される通りである。
誘電性インクは、金属、特に、コバールの支持基板上で同時焼成するために配合（formulated）されたグリーンテープ上にスクリーン印刷され得る。用いられる一次的な結晶化ガラスは、以下の酸化物の混合物から製造される。すなわち、29.4％のZnO、24.5％のMgO、19.6％のB2O3、24.5％のSiO2および2.0％のCo3O4であり、全て重量％である。代表的なグリーンテープ組成物は、以下に表４で与えられる。
１ ガラス組成（重量％）10.0％ Al2O3、42.0％PbO、38.0％SiO2、10.0％ZnO
２ ３から５μm中央粒子サイズ
３ ２から３μm中央粒子サイズ
４ ICI Americas, Inc.の登録商標（ポリオキシアルキレンアミン）
５ Monsanto Co.の登録商標（ポリビニルブチラール）
６ Monsanto Co.の登録商標（フタル酸ブチルベンジル）
誘電性インクは、上記のグリーンテープ上でサイズが1.27、2.54および5.08mmの正方形キャパシタパターンにスクリーン印刷された。三つの四層グリーンテープは、積層体上部から一つの層をおいた誘電性インク層と共に製造された。グリーンテープは278psi（約1917kPa）で貼り合わせられ、347psi（約2393kPa）でコバール基板に同時に貼り合わせられた。銀ベースの粉末または銀フレークベースの導電インクは埋め込まれて、埋込み同時焼成キャパシタを形成した。適切な導電インク組成物は表５に記載される。
１ Degussa Corporation、So.Plainfield、NJより入手可能
２ Aqualon Corporationのエチルセルロース樹脂N300
３ エチルセルロース樹脂N14
４ エルバサイト（Elvacite）２０４５（メタクリル酸イソブチル）
結果として得られる貼り合わせられた積層体は850℃で焼成された。キャパシタンスおよび誘電損失（正接δ）は10KHzで測定された。各キャパシタについての誘電率は、以下の方程式に従って、pF単位でのキャパシタンス（Ｃ）の測定、平方センチメートル単位でのキャパシタの面積（Ａ）およびセンチメートル単位での厚さ（ｔ）から算出され、
ここでεｏは定数＝0.0885pF/cmである。
これらの誘電性インクは、高周波数（１GHz）での動作に適していた。キャパシタサイズおよび特性測定は以下の表６において与えられ、ここで厚さは焼成されたキャパシタについてのものであり、キャパシタンスはpF/mm2として測定され、誘電損失は正接δとして与えられ、Ｋは誘電率であり、TCC（温度係数）は室温（RT）から125℃までのppm/℃単位で与えられる。表６において、ガラスは、特筆されない限り、体積％で与えられる。
チタン酸バリウムからなる付加的な低誘電率誘電性インクはスクリーン印刷され、様々なサイズのキャパシタを形成し、1670psi（約11515kPa）で貼り合わせられ、銀インク層で終結され、1740psi（約11997kPa）でコバールと同時に貼り合わせされ、865℃で焼成された。焼成されたキャパシタの最小厚さを生じさせるために、いくつかのスクリーン印刷が適用された。組成、サイズおよび焼成特性は、以下の表７で要約され、ここでガラスは体積％で与えられる。
★測定されたIRは、1.4×1012オームであった。
ユニット面積毎のキャパシタンス、埋込み誘電体についての誘電率およびTCC（温度係数）値にサイズ依存性があることは明らかである。概して、図１に示されるように、誘電率は、キャパシタサイズが大きくなるに従って低下するのに対して、TCC（温度係数）はより正寄りのキャパシタンスを示す。キャパシタが小さくなるに従ってキャパシタンスは高くなり、これは、フリンジング（fringing）キャパシタンス（端容量）による影響およびキャパシタと周囲のセラミック層との間の相互作用によるものであり得る。なお、図１において、「×」印は表7の25％ガラス２＋3.3重量％SrZrO3、「△」印は表7の３０％ガラス２、「◇」印は表7の23％ガラス２、「□」印は表7の２１％ガラス２にそれぞれ対応している。
しかし、高誘電率埋込み同時焼成キャパシタ（Ｋ＝1500）を設計することは、まして困難な問題である。キャパシタの誘電材料は高焼結温度を有するので、本発明のグリーンテープと共に用いられる低焼成温度の結果、多孔性の誘電体が生じる。すなわち、チタン酸バリウムと低温焼成ガラスとの混合物が誘電率を低下(dilute)させる。周囲の低誘電率ガラス−セラミックがキャパシタ中に拡散し、その結果としてさらなる希釈効果が生じる。キャパシタ中への銀金属の拡散によっても、誘電率が低下する。従って、結果として得られるチタン酸バリウムに基づいた埋込みキャパシタは、表８および表９中に示されるように、700を超えないＫ値に制限された。
表８は、銀粉末導電層を用いる埋込みBaTiO3ベースの誘電性インクについての誘電特性を要約している。グリーンテープおよび誘電体層は280psi（約1930kPa）で貼り合わせられ、850℃で焼成された。ガラスは体積％で与えられている。
上記のキャパシタは、障壁として導電パッドの上下に塗布された誘電性インクを用いて形成された。
★導電体として銀粉末を使用
★★導電体として銀−パラジウム粉末を使用
以下のキャパシタは、表９で要約されているように、1670psi（約11515kPa）でグリーンテープと誘電体とを貼り合わせ、865℃で焼成することによって形成された。用いられた銀導電体は銀粉末と銀フレークとの混合物であった。ガラスは体積％で与えられる。
★ IRは4.7×1010オームであった。
★★ IRは5.1×1010オームであった。
上記の誘電体組成物は、最小の誘電率低下で低温での焼結を促進し、かつ、10体積パーセント未満の低温融解酸化物、またはBaTiO3ペロブスカイト格子構造中で溶性である材料であるPbO、B2O3、ZnO、CdOまたはPbTiO3から作られるガラス添加物を含むように調整された。これらの材料は、約700の最大誘電率を有する焼成組成物を表す。
低いTCC（温度係数）、すなわち、室温と-25℃との間または室温と85℃との間のいずれかの温度範囲で60ppm/℃未満が必要であるとき、チタン酸バリウムベースの誘電体の配合は、多量のTCC（温度係数）改質剤であるSrZrO3も含む。
表10は、重量％単位で与えられている、二つのこのような適した誘電性インクの組成を示している。
銀ベースのインクは、83.78％の銀粉末、0.65％のガラス３充填剤、4.2％のテキサノール（texanol）溶媒中の15％エチルセルロースの混合物、7.61％のテルピネオール溶媒中の13％エルバサイト樹脂、1.22％のハイパーメール（Hypermer）PS2(ポリオキシアルキレンアミン)および2.54％のブチルカルビトール溶媒からなる。底部電極は一つの層としてスクリーン印刷され、誘電層は三層にスクリーン印刷され、上部電極は単独に印刷された。
グリーンテープ積層体は1670psi（約11515kPa）で貼り合わせられ、1100psi（約7585kPa）でコバール基板に同時に貼り合わせられ、これら全体が865℃で焼成された。二つの温度での誘電率（Ｋ）およびTCC（温度係数）が、以下の表11において与えられる。
低いTCC（温度係数）および低誘電率を有する誘電性インクは、誘電体として酸化チタン（TiO2）を用いても製造され得る。誘電性インクは、42.1％のTiO2粉末、29.6％のガラス２、1.4％のハイパーメールPS2(ポリオキシアルキレンアミン)分散剤、および26.9％のテルピネオール溶媒中の20％のエルバサイト樹脂の混合物を用いて製造された。
積層体の上部から少なくとも一層下にあるグリーンテープに誘電性インクが塗布され、導電体インクを用いてその下に最終層が塗布され、上記のように積層体が貼り合わせられ、焼成された。TCC（温度係数）および誘電率Ｋは以下の表12において与えられる。
埋込み同時焼成キャパシタについてより高い誘電率（Ｋ＞1000）を達成するために、本発明者は鉛−マグネシウム−ニオブ酸塩ベース（PMN）の組成物が用いられなければならないことを見出した。PMNに基づいた適切な高誘電率誘電性インク組成が、以下の表13において要約され、ここで％は重量パーセントである。
上記の鉛−マグネシウム−ニオブ酸塩ベースの誘電性インクを用い、アルミナ支持基板上で同時焼成して、銀粉末導電体インクで2000を超えるＫ値が生じた。しかし、コバール支持基板上のグリーンテープ積層物中に埋め込まれると、上記の希釈効果のために、Ｋ値は約30から50に大幅に低下した。コバール上で高誘電率キャパシタを得るためには、同時焼成の間にセラミックのキャパシタ中への拡散を遮断するために障壁層が用いられ得る。この障壁層は、より有効な銀金属組成物、または異なる誘電材料からなり得る。
本発明者は、グリーンテープ層で用いられるガラスよりも低温で融解する超低温融解ガラスが用いられるとき、BaTiO3ベースの誘電性インクが障壁材料として用いられ得ることを見出した。この障壁ガラスは、グリーンテープガラスが大幅に軟化するために必要な温度よりも低い温度で高密度化し結晶化する。従って、障壁ガラスは、グリーンテープガラスのキャパシタへの拡散を遮断する。このような場合、障壁は、図２において示されるように底面導電パッドの下部および上部導電パッドの上部の両方で、キャパシタよりも大きいパッドとして印刷される。図２において、二層上部導電層14および二層下部導電層15を各々有する三層キャパシタ12は、二つの上部二層障壁層16および下部二層障壁層17各々の間に挟持される。次いで、埋込みキャパシタは、上部グリーンテープ層18および下部グリーンテープ層19に各々順に貼り合わせられる。
上記のようにガラス６および71.07パーセントのBaTiO3を含む誘電性インクを用いて、74.16％のPMNを含むPMNインクからなる5.08×5.08mmのキャパシタの中心合わせされた19×19mmのパッドとして障壁層が印刷された。銀粉末は、導電性インクを製造するために用いられた。コバール支持多層回路基板上で高誘電率キャパシタを得るためにいくつのチタン酸バリウム障壁層が必要とされるかを決定するために、様々な層が用いられた。障壁層なしでの制御も試験された。試験結果は以下の表14において与えられ、ここで印刷番号は各層について用いられたスクリーン印刷の数を指す。
従って、最小厚さの障壁層が存在するときには、障壁層が用いられないとき、または薄い障壁層が用いられたときよりも、誘電率は大幅に高かった。しかし、高誘電率を有する埋込みキャパシタは、二度の金属化印刷および二度の障壁層印刷を用いて達成された。導電層は、いずれかの側面で障壁印刷の数を三つに増やすことによって、3000を超える誘電率（Ｋ）値が得られた。しかし、高誘電率キャパシタが上記の工程によって製造され得るのに対して、いくつかの付加的な印刷ステップが必要とされ、障壁厚さが有効になるためには約16から20ミクロンにならなければならない。
さらに、いくつかの障壁層、導電層およびキャパシタの厚さのために、上部グリーンテープ層が引裂かれ易く、この引裂きを防止するために注意を払わなければならない。さらに、多数のスクリーン印刷ステップ（上記のように１１まで）が必要とされることによって、工程の費用が高くなる。
従って、より有効な障壁となり、必要とする印刷ステップがより少なく、上部グリーンテープ層を引裂かないように薄くした厚さを有する、改質された埋込み導電性インクが要求されていた。
導電層として銀フレークと銀粉末との混合物が、銀フレークまたは銀粉末のいずれかを単独で用いるよりも良好な、非常に有効な障壁層を形成することを、本発明者はさらに見出した。銀粉末インクは、低誘電率キャパシタを製造する。銀フレーク単独では、非常に有効な障壁層（Ｋ＝3600）を形成したが、その結果として、貼り合わせまたは焼成の間に上に位置するグリーンテープ層の引裂きが生じた。従って、銀フレーク単独での障壁ほど有効ではないが、75重量％の銀フレークと25重量％の銀粉末の混合物によって、高誘電率キャパシタが得られた。しかし、キャパシタのガス放出（outgassing）が、焼成の間の問題となる。銀金属がキャパシタをしっかりとシールすると、添加物（PbO含有）材料から形成される気体は漏れ出し得ない。従って、銀フレークは高誘電率キャパシタとなるが、焼成の間に密度が高くなりすぎる構造を形成し、上に位置するグリーンテープに引裂きを生じさせる。従って、銀粉末と銀フレークとの混合物を使用することによって、誘電率の点からは妥協することとなるが、上部グリーンテープ層に引裂を生じさせず、これらの構造がガス放出または気泡の問題を有することもない。
コバール基板上の複数の埋込みPMNベースキャパシタは、銀粉末、銀フレークおよび銀粉末と銀フレークとの混合物の導電体層を用いて形成された。層は1670psi（約1515kPa）で貼り合わせられ、865℃で焼成された。試験結果は以下の表15において要約される。
5.08mmサイズの第１のキャパシタの絶縁抵抗（IR）は、3.8×1010オームであった。銀フレークを用いた5.08mmサイズの第２のキャパシタのIRは、6.0×1010オームであった。混合銀を用いた同一サイズの第１のキャパシタのIRは、1.0×1010オームであった。
銀フレークと銀粉末との混合物を導電体層として用いて形成された上記の埋込みキャパシタは、必要とした印刷ステップが少なく、気泡またはガス放出のいずれもの問題も無く焼成された。上に位置するグリーンテープ層の引裂きは示されなかった。
PMNキャパシタの誘電率は、大きいサイズ依存を示した。すなわち、キャパシタサイズが大きくなると共に、誘電率が高くなり、キャパシタサイズが大きくなると共にTCC（温度係数）もまた高くなる（より負寄りになる）。これは、周囲の低誘電率セラミックによるキャパシタの誘電の希釈の結果であると考えられる。大きいキャパシタは、小さいキャパシタよりも小さい希釈効果を有する。これは以下の表16に示され、それぞれ誘電率対キャパシタサイズおよびTCC（温度係数）対キャパシタサイズのグラフである図３および図４中に概略的に示される。表16において、キャパシタは、混合された銀粉末−銀フレークインクを用いたPMNに基づく。なお、図３において、「□」印は表15における銀タイプが混合であって厚さが1/6μｍに、「△」印は表16の10％ガラス５＋BaTiO3に、「◇」印は表16の10％ガラス４＋BaTiO3に、それぞれ対応している。
なお、図４において、「◇」印は表16における銀タイプが混合であって厚さが1/6μｍに、「△」印は表16の10％ガラス５＋BaTiO3に、「□」印は表16の10％ガラス４＋BaTiO3に、それぞれ対応している。
同様に1670psi（約11515kPa）で貼り合わせられ、865℃で焼成された同一の混合された銀フレーク／粉末導電層を用いて形成された、中間範囲（Ｋ＝500から700）のチタン酸バリウムベースの埋込みキャパシタは、それほどにサイズ依存ではない。
誘電率対混合銀導電体を用いるキャパシタのサイズのグラフである図５は、チタン酸バリウムベースのキャパシタのサイズ依存性とPMNベースのキャパシタのサイズ依存性の差を示す。従って、中間誘電率値を必要とする用途については、チタン酸バリウムベースの埋込みキャパシタは、PMNベースのキャパシタと比較するとよりばらつきがなく、低いTCC（温度係数）を有する。
なお、図５において、「×」印は表９における8.8％ガラス５＋BaTiO3に、「□」印は7.5％ガラス４＋BaTiO3にそれぞれ対応している。
積層体の上部から一つまたは二つのテープ層下に埋め込まれた、本発明の埋込みキャパシタは、1000時間を超えるHHBT信頼性試験（85℃/85％RH/50VDC）を被験し、埋込みキャパシタのキャパシタンス、誘電損失、または絶縁抵抗（IR）の低下はなかった。
本発明の埋込みキャパシタを有する上記の同時焼成された多層セラミック回路基板は、セルラー電話などの様々な用途において有用である。
様々な抵抗性インクの配合、埋込み抵抗器の形成方法、および試験結果を以下で論じる。
室温から125℃の温度範囲にわたって300オーム／平方から100キロオーム／平方の抵抗器値および＜＋200ppm／℃のTCR（容量の温度係数）を有する抵抗性インクもまた、本発明に従って形成され得る。特定のセルラー電話用途についての目標特性は、室温から125℃の範囲にわたって１キロオーム／平方および200ppm／℃以下またはこれに等しいTCR（容量の温度係数）である。
抵抗性インクは、表17に要約されているような特性を有する微細な粒子サイズの高表面積RuO2粉末からなる。
導電体粉末の焼成温度を低下させるために、RuO2は１つまたはそれ以上のガラスと混合される。上記のようなガラス１およびガラス３が適している。BaTiO3などのTCR改質剤もまた、添加され得る。
上記のガラスはRuO2粉末、選択的な改質剤および適した有機溶媒と混合され、この混合物が塗布されるグリーンテープ積層体の焼成温度と同様の低温で焼成され得るスクリーン印刷可能な組成物を形成する。抵抗性インク粉末は、17.33から24.8重量％のRuO2、74.3から81.7重量％のガラス１および0.99から1.10重量％のチタン酸バリウムを概して含む。好ましい組成物は、19.8から23.14重量％のRuO2、75.87から79.21重量％のガラス１および0.99から1.1重量％のBaTiO2を含む。
抵抗性インクは、サイズが0.508×0.508から2.032×4.064mmである様々なパターン（1/2平方および平方）の貼り合わせられたグリーンテープ積層体に組み込まれたグリーンテープ上にスクリーン印刷された。本明細書における使用に適したグリーンテープ組成物は、表18に要約された以下の成分を含む。ガラスおよび充填剤材料の中央粒子サイズは、ミクロン単位で与えられる。
１）ICI America Incの登録商標（ポリオキシアルキレンアミン）
２）Monsanto Co.の登録商標（ポリビニルブチラール）
３）Monsanto Co.の登録商標（フタル酸ブチルベンジル）
抵抗器は、これもまたスクリーン印刷されている銀導電体インクで終結された。適した銀インク組成物は、83.78重量％の銀粉末、0.65重量％のガラス３、1.22重量％の分散剤、0.88重量％のエチルセルロース樹脂、0.80重量％のエルバサイト2045（メタクリル酸イソブチル）樹脂（MonsantoCompanyから入手可能）、および3.32重量％のテキサノール、6.81重量％のテルピネオールおよび2.54重量％のブチルカルビトールの混合溶媒を含む。
グリーンテープ積層体は互いに貼り合わせられ、コバール支持基板上に配置され、空気中で850から900℃で同時焼成された。抵抗器が印刷され、セラミック積層体の上面から一層下に埋め込まれた。同時焼成後、銀−パラジウムまたは金導電体インクで印刷することによって抵抗器は外部に接続され、空気中で700から750℃で後焼成された。
以下の表19は、RuO2−ガラス組成および焼成された抵抗器の特性を要約している。表19において、組成は重量％単位で与えられ、TCR（容量の温度係数）は室温から125℃まで測定された。短期過負荷試験（STOL）も行われた。
従って、ガラス３の使用は、２キロオーム／平方を超える高い値の抵抗器を形成するために有効であった。ガラス１組成物は、１キロオーム／平方の抵抗器をさらに開発するために選択された。
上記の抵抗器組成物は有機溶媒と混合され、分散剤（1.44重量％）、エチルセルロース樹脂N300（0.10重量％）、エルバサイト樹脂2045（メタクリル酸イソブチル）（3.9重量％）、および25.18％のテルピネオールとブチルカルビトールの混合溶媒を用いてインク組成物を形成した。抵抗性インクは、約38体積％固形分に調整された。
回路密度を最大にするために、510オーム抵抗器を得るために0.508×1.016から1.016×2.032mmまでのパターンなどの小さいサイズの抵抗器を印刷することが望ましい。抵抗およびTCR（容量の温度係数）を調整するために、体積％を38％に一定に保持し、分散剤濃度を粉末総重量の２重量％に一定に維持しつつ、固体の様々な比を有する様々な抵抗性インクが製造された。有用な抵抗性インクの粉末成分は、以下の表20で要約される。
上記の粉末混合物から製造される適切な抵抗性インク組成は、以下の表21に示される。
コバール上で850から900℃で同時焼成された四から五層貼り合わせグリーンテープの一つの層上に上記のように抵抗性インクをスクリーン印刷した後で、銀−パラジウムまたは金から製造される上表面に導電性インクが塗布され、750℃で後焼成された。抵抗はDCまたは低周波数（10KHz）で測定され、TCR（容量の温度係数）は室温および125℃で測定された抵抗から算出された。結果は、以下の表22に示される。
750℃での後焼成の後に抵抗値が平均で7.3％上昇することが明らかである。さらに、抵抗値は、抵抗器サイズが大きくなるに従って上昇する。サイズの増大に伴う抵抗値のこの増加は、同時焼成の間の銀終端導電層による抵抗性インクの希釈によるものであり、この希釈によって、抵抗器のサイズが小さくなるとシート抵抗が低下する。
抵抗性インク組成物１および２からなる付加的な抵抗器は、以下の表23および表24でそれぞれ与えられる。TCR（容量の温度係数）は、室温および125℃で測定された。
1/2平方1.02×2.03mm抵抗器の印刷厚さは、18.6ミクロンであった。
抵抗性インク組成物１の抵抗器についてのデータは、(1)平方抵抗器および（1/2）抵抗器についての抵抗対抵抗器面積のそれぞれのグラフである図６および図７に図示される。
上記の抵抗器は、信頼性試験にも被験した。試験１は、85℃/85％RHで1000時間行われ、試験２は、−55℃と125℃との間で200回を超えるサイクルから成っていた。試験３は、70℃で1000時間、抵抗器に15.5ワット／cm2の電力を与えた。抵抗器はこれらの試験に合格した。
抵抗性インク１は、１GHzでの動作のために設計されたレシーバ板中の、サイズが1.016×2.032mmの510オーム埋込み抵抗器を形成するために用いられた。乾燥インク厚さが18と25ミクロンとの間に維持されたという条件で、510オーム±10％の抵抗値が後焼成後に得られた。
本発明のセラミック印刷回路基板は、RFフィルタなどの他の構成要素を組み込むあるいは埋め込むためにも有用である。このような場合には、焼成後の厚さが２mmを超える厚い多層積層体が形成される。しかし、焼成後の多数のグリーンテープ層は、ｘおよびｙ次元への収縮の精密な制御を妨げ、さらには、焼成されると多層積層体は金属支持基板から剥離する傾向にある。
従って、多くの厚さのグリーンテープにわたって収縮を制御し、金属支持基板からの剥離を防止し得る方法が開発されなければならなかった。本発明者は、少量の酸化充填剤と混合された従来の低誘電損失ガラスから製造されたグリーンテープ層を、より多くの酸化充填剤を含んで同一ガラスから製造されるグリーンテープ層と交互に重ねることにより、グリーンテープのより多くの層が積層され、貼り合わされ、ｘおよびｙ方向への収縮を生じさせず、かつ金属支持体からの剥離を生じさせずに焼成され得ることを見出した。これらの厚い多層金属支持回路基板積層体は、RF（無線）回路構成要素が積層体内に埋め込まれるときに、特に有用である。
一つのタイプのグリーンテープを形成するために用いられる有用な従来のガラスは、上記のように亜鉛−マグネシウム−ホウケイ酸塩結晶化ガラスからなる。適切な結晶化ガラスは上記のガラス３であり、このガラスには2.0重量％のCo3O4着色剤が添加される。
このガラスは、9.6重量％の、鉛−亜鉛−ケイ酸アルミニウム系の非結晶化鉛ベースガラスと混合される。例示的なガラスは、42.0重量％のPbO、10.0重量％のAl2O3、38.8重量％のSiO2および10.0重量％のZnOを含有する。
これらの結晶−非結晶ガラス混合物は、収縮の制御およびTCEのさらなる改変に役立つ、アルミナ、キン青石、石英、クリストバライト、フォルステライト、およびケイ酸亜鉛鉱などの酸化充填剤と組み合わせられる。第２の酸化充填剤を添加すると、所望の誘電特性、収縮特性、およびコバールと整合したTCEの全てが達成され得る。例えば、少量の充填酸化物、例えば、1.5から２重量％のキン青石および9.5から10.0重量％のフォルステライトによって、本適用例についての優れたセラミックが生成される。
従って、これらのガラスは、多量のガラスおよび少量（＜15％）の酸化充填剤を有する。これらのガラスは、１GHzなどのマイクロ波周波数で優れた誘電特性を有する。これらのセラミックは、以下においてタイプ１ガラス−セラミックと称される。
第２のタイプのガラスセラミックは、同じ亜鉛−マグネシウム−ホウケイ酸塩ガラスから形成されるが、約25重量％を超えるより多量の酸化充填剤を含む。これらのガラスは、タイプ１ガラス−セラミックよりも収縮が小さく、以下においてタイプ２ガラス−セラミックと称される。
以下の表25は、第２のタイプのグリーンテープ層を形成するために有用な異なるセラミック組成物の例を記載する。
従って、これらのセラミックは、多量の、例えば、約25から50重量％の充填剤を含む。
グリーンテープは、タイプ１ガラス−セラミックおよびタイプ２ガラス−セラミックを、可塑剤、分散剤および溶媒と共に樹脂結合剤と公知の方法で配合して、厚いスラリーを形成することによって製造される。本明細書において用いられる代表的なガラス−セラミック組成物は、約10から12.5ミクロンの結晶化ガラス粒子サイズ、約6.5から８ミクロンの非結晶化ガラス粒子サイズ、約３から５ミクロンの粒子サイズを有するフォルステライト、および約２から３ミクロンの粒子サイズを有するキン青石を有する。以下の表26は、適したセラミックグリーンテープ配合を重量パーセントで記載する。
結果として得られたスラリーは鋳造されて、約0.15から0.20mm厚さのグリーンテープが形成され、グリーンテープは乾燥される。
次いで、それぞれ少量および多量の酸化充填剤量を用いた二つのタイプのグリーンテープが交互に重ねられる。銀または他の金属パターンがグリーンテープ上にスクリーン印刷され、回路パターンが形成される。タイプ２（高い充填剤含有率）ガラス−セラミックは焼成されるとタイプ１ガラス−セラミックよりも多孔性になる傾向にあるので、好ましくは、回路パターンはタイプ１の二つのグリーンテープの間に印刷されて気密性セラミックを形成する。
グリーンテープ上に様々な導電体パターンを与えるためには、本発明のガラス組成物に基づいた同時焼成可能な導電性金属ベースの厚膜導電性インクが、スクリーン印刷可能な導電性インクを形成するための、公知の分散剤、樹脂および溶媒と共に上記で開示された少量のガラスと混合された銀粉末などの導電性金属粉末を用いて製造され得る。上部導電性インクは、銀−パラジウム粉末または金粉末を用いて同様な方法で製造され得る。回路パターンを様々なグリーンテープ層上に互いに連結するためのバイア充填インクもまた、公知の方法で銀粉末を用いて製造され得る。
次いで、グリーンテープ積層体は、４分間、約93℃で約1.174kg/mm2の圧力で適切に貼り合わせられ、製造された金属支持基板上に約1.3から1.4kg/mm2の圧力で同時に貼り合わせられる。貼り合わせおよび同時貼り合わせの後、コバール支持体上の多層積層体が、ベルト炉中で0.4インチ／分（1.006cm／分）のベルト速度でピーク温度850から900℃で焼成される。焼成の間、有機材料が気化され、低温融解透明板ガラスが軟化し、多層セラミック積層体を金属コアに付着させる。金属コアは、上に位置するグリーンテープのｘおよびｙ方向への収縮を制限する補助となる。従って、ほぼ全ての収縮が、金属支持体に垂直なｚ方向に生じる。低収縮である交互に重ねられたタイプ２ガラス−セラミックが存在することも、多層積層体のｘおよびｙ方向への収縮の抑制に役立つ。
焼成後には、公知の方法で結合パッド、インダクタ、マイクロストリップ相互接続などを形成するように、導電性インクが焼成された多層積層体の上部に塗布され得る。
本発明は、以下の実施例においてさらに記載されるが、本発明は本明細書に記載される詳細に限定されることを意図するものではない。実施例においては、パーセントは重量パーセントである。
実施例１
三層に銀ベースのインクが塗布された（Ｃ、Ｄ）十一層のタイプ１グリーンテープ（Ａ）と七層のタイプ２グリーンテープ（Ｂ）とを、図８に示されるように交互に重ねた。次いで、グリーンテープ積層体を貼り合わせ、コバール支持基板の上に配置し、同時に貼り合わせた。その後、積層体を焼成した。
収縮は、ｚ方向には17.0％であったが、ｘ方向には0.96％、ｙ方向には0.61％でしかなかった。焼成後の積層体全体の厚さは2.50mmであった。
実施例２
三層が金属化された平面を有する十一層のタイプ１グリーンテープを、図８に示されるようにタイプ２グリーンテープと交互に重ねた。図８は、Ａとしてタイプ１グリーンテープを、Ｂとしてタイプ２グリーンテープを示し、Ｃは埋込みRFフィルタを示し、Ｄは銀パターニングを示す。グリーンテープを交互に重ね、積層し、貼り合わせ、コバール支持体に同時に貼り合わせ、焼成した。焼成された積層体の厚さは、2.40mmであった。
収縮は、ｚ方向には17.0％、ｘ方向には0.64％、およびｙ方向には0.60％であった。
実施例３
十一層のタイプ１グリーンテープおよび七層のタイプ２グリーンテープを交互に重ね、積層し、貼り合わせ、焼成した。得られた積層体の厚さは、2.20mmであった。
収縮は、ｚ方向には約17％、ｘ方向には0.83％、およびｙ方向には0.98％であった。
実施例４
図９に示されるように、一層上に埋込みフィルタ（Ｃ）を有し、二層上に接地平面（Ｄ）を有する、十五層のタイプ１（Ａ）グリーンテープと、八層のタイプ２グリーンテープ（Ｂ）とを交互に重ね、積層し、貼り合わせ、焼成し、厚さが2.52mmの積層体を形成した。
収縮は、ｚ方向には約17％、ｘ方向には0.35％、ｙ方向には0.85％であった。
結果として得られる多層テープのみの物理的特性を示す。結果は、以下の表27に与えられる。
★ コバール上
★★ セラミック単独
実施例５
様々なタイプ１およびタイプ２のグリーンテープ積層体の特性が865℃で焼成され、これらの特性が測定された。結果は以下の表28に要約される。
従って、交互に重ねられたグリーンテープ層は積層され、一次元のみに収縮する厚い焼成金属支持多層回路基板が形成され得る。
本発明は特定の実施態様に関して記載されているが、ガラス組成、酸化充填剤の量、金属支持体、グリーンテープ層の数、誘電体および誘電性インクのタイプ、抵抗器および抵抗性インクならびに導電体および導電性インクのタイプなどの変形が行われ得、本明細書中に含まれることが意図されることは、当業者に明らかである。本発明は、添付の請求項によってのみ制限されるものである。
図１は、低誘電率インクについての誘電率対キャパシタサイズのグラフである。 図２は、本発明の埋込みキャパシタの一つの実施態様の断面図である。 図３は、本発明のキャパシタについての誘電率対キャパシタサイズのグラフである。 図４は、本発明のキャパシタの温度係数対キャパシタサイズのグラフである。 図５は、本発明のキャパシタについての誘電率対キャパシタサイズのグラフである。 図６は、第１のサイズを有する抵抗器についての抵抗器面積対抵抗およびTCRのグラフである。 図７は、第２のサイズを有する抵抗器についての抵抗器面積対抵抗およびTCRのグラフである。 図８は、埋込み銀層を有する、本発明の多層セラミック回路基板の断面図である。 図９は、層に埋め込まれたRFフィルタを有する本発明の多層セラミック回路基板の断面図である。

Claims (10)

  1. 埋め込みレジスタを含むセラミック多層プリント回路基板であって、
    １７．３３〜２４．８重量％の酸化ルテニウムと、
    ３〜７重量％の酸化アルミニウム、３０〜４０重量％の酸化ホウ素、３〜７重量％の酸化カルシウム、および４５〜５５重量％の酸化亜鉛を含むか、または、１０〜３５重量％の酸化ホウ素、１０〜３０重量％の酸化マグネシウム、１０〜４０重量％の二酸化ケイ素、および２０〜５５重量％の酸化亜鉛を含む、７４．３〜８１．７重量％のガラス組成であって、８５０〜９００℃の焼成温度に構成されたガラスとを含むインク組成物によってスクリーン印刷されたレジスタ層を備え、
    該レジスタ層は、金属支持基板上にラミネートされたグリーンテープ積層体上に印刷されて、導電金属層を有する１または２つのグリーンテープの層で覆われている、セラミック多層プリント回路基板。
  2. 前記レジスタ層は、室温から１２５℃の温度範囲にわたって３００オーム／平方から１００キロオーム／平方の抵抗値と、室温から１２５℃の範囲にわたって２００ｐｐｍ／℃以下のＴＣＲ（熱膨張係数）とを有する、請求項１に記載のセラミック多層プリント回路基板。
  3. 前記金属支持基板が、フェロ／ニッケル／コバルト／マンガン合金から成る、請求項１に記載のセラミック多層プリント回路基板。
  4. 請求項１に記載のセラミック多層プリント回路基板の製造方法であって、
    １７．３３〜２４．８重量％の酸化ルテニウムと、３〜７重量％の酸化アルミニウム、３０〜４０重量％の酸化ホウ素、３〜７重量％の酸化カルシウム、および４５〜５５重量％の酸化亜鉛を含むか、または、１０〜３５重量％の酸化ホウ素、１０〜３０重量％の酸化マグネシウム、１０〜４０重量％の二酸化ケイ素、および２０〜５５重量％の酸化亜鉛を含む、７４．３〜８１．７重量％のガラス組成によって、低い焼成温度に構成されたガラスとを含み、８５０〜９００℃の焼成温度を有するインク組成物を形成する工程と、
    該インクをグリーンテープ積層体にスクリーン印刷することによってレジスタ層を形成する工程と、
    該レジスタ層を１または２つのグリーンテープの層で覆う工程と、
    前記グリーンテープ積層体と前記レジスタ層との積層体とを８５０〜９００℃の温度で焼成する工程と、
    を含むセラミック多層プリント回路基板の製造方法。
  5. 前記レジスタ層を第１の導電層に連結する工程をさらに含む、請求項４に記載のセラミック多層プリント回路基板の製造方法。
  6. 該焼成されたグリーンテープ積層体の上面を第２の導電層で被覆する工程と、
    該焼成された多層構造を後焼成する工程と
    をさらに含む請求項４に記載のセラミック多層プリント回路基板の製造方法。
  7. 前記第１の導電層が、銀から成る、請求項５に記載の方法。
  8. 前記第２の導電層が、銀−パラジウムまたは金から成る、請求項６に記載のセラミック多層プリント回路基板の製造方法。
  9. 前記グリーンテープ積層体が金属支持基板上に実装される、請求項４に記載のセラミック多層プリント回路基板の製造方法。
  10. 前記金属支持基板がフェロ／ニッケル／コバルト／マンガン合金である、請求項９に記載のセラミック多層プリント回路基板の製造方法。
JP2005368893A 1997-03-06 2005-12-21 セラミック多層プリント回路基板 Pending JP2006165585A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US81283297A 1997-03-06 1997-03-06
US08/812,172 US5866240A (en) 1997-03-06 1997-03-06 Thick ceramic on metal multilayer circuit board
US08/812,151 US5953203A (en) 1997-03-06 1997-03-06 Multilayer ceramic circuit boards including embedded capacitors
US09/031,745 US6055151A (en) 1997-03-06 1998-02-27 Multilayer ceramic circuit boards including embedded components

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP53854898A Division JP3944791B2 (ja) 1997-03-06 1998-03-03 セラミック多層プリント回路基板

Publications (1)

Publication Number Publication Date
JP2006165585A true JP2006165585A (ja) 2006-06-22

Family

ID=27487928

Family Applications (2)

Application Number Title Priority Date Filing Date
JP53854898A Expired - Fee Related JP3944791B2 (ja) 1997-03-06 1998-03-03 セラミック多層プリント回路基板
JP2005368893A Pending JP2006165585A (ja) 1997-03-06 2005-12-21 セラミック多層プリント回路基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP53854898A Expired - Fee Related JP3944791B2 (ja) 1997-03-06 1998-03-03 セラミック多層プリント回路基板

Country Status (5)

Country Link
EP (1) EP1016106A4 (ja)
JP (2) JP3944791B2 (ja)
KR (2) KR100516043B1 (ja)
TW (1) TW405330B (ja)
WO (1) WO1998039784A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516043B1 (ko) * 1997-03-06 2005-09-26 라미나 세라믹스, 인크. 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
US6191934B1 (en) * 1998-10-02 2001-02-20 Sarnoff Corporation & Co., Ltd. High dielectric constant embedded capacitors
US6300267B1 (en) * 1998-11-05 2001-10-09 Sarnoff Corporation High dielectric constant buried capacitors with extended operating temperature ranges
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6317023B1 (en) 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
US6455930B1 (en) * 1999-12-13 2002-09-24 Lamina Ceramics, Inc. Integrated heat sinking packages using low temperature co-fired ceramic metal circuit board technology
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
EP1263002A3 (en) * 2001-05-17 2004-01-02 Shipley Company LLC Resistors
EP1353542B1 (en) 2001-12-25 2018-05-16 Ngk Spark Plug Co., Ltd Process for production of multilayered wiring board
US6860000B2 (en) 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US6893710B2 (en) 2003-04-18 2005-05-17 Yageo Corporation Multilayer ceramic composition
KR20050019214A (ko) 2003-08-18 2005-03-03 한국과학기술원 내장형 커패시터용 폴리머/세라믹 복합 페이스트 및 이를이용한 커패시터 제조방법
JP5402776B2 (ja) * 2010-03-30 2014-01-29 株式会社村田製作所 金属ベース基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834096A (ja) * 1994-05-20 1996-02-06 Toray Ind Inc セラミックス・グリーンシートおよびセラミックス・グリーンシート上にパターンを形成する方法
JP2002505805A (ja) * 1997-03-06 2002-02-19 サーノフ コーポレイション 埋込み受動素子を有するセラミック多層プリント回路基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968412A (en) * 1973-07-27 1976-07-06 General Electric Company Thick film capacitor
US4061584A (en) * 1974-12-13 1977-12-06 General Electric Company High dielectric constant ink for thick film capacitors
US4415624A (en) * 1981-07-06 1983-11-15 Rca Corporation Air-fireable thick film inks
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US5148005A (en) * 1984-07-10 1992-09-15 Raychem Corporation Composite circuit protection devices
JPH0725174B2 (ja) * 1985-10-18 1995-03-22 富士ゼロックス株式会社 厚膜型サ−マルヘツドの製造方法
GB2182033A (en) * 1985-10-24 1987-05-07 Stc Plc Dielectric compositions
JPS62113758A (ja) * 1985-10-25 1987-05-25 株式会社住友金属セラミックス 低温焼成セラミツクス
US5166658A (en) * 1987-09-30 1992-11-24 Raychem Corporation Electrical device comprising conductive polymers
US4961999A (en) * 1988-07-21 1990-10-09 E. I. Du Pont De Nemours And Company Thermistor composition
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5256469A (en) * 1991-12-18 1993-10-26 General Electric Company Multi-layered, co-fired, ceramic-on-metal circuit board for microelectronic packaging
US5657199A (en) * 1992-10-21 1997-08-12 Devoe; Daniel F. Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters
JP3093601B2 (ja) * 1994-09-28 2000-10-03 株式会社住友金属エレクトロデバイス セラミック回路基板
US5514451A (en) * 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
JP3327045B2 (ja) * 1995-04-28 2002-09-24 株式会社村田製作所 誘電体ペースト及びそれを用いた厚膜コンデンサ
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834096A (ja) * 1994-05-20 1996-02-06 Toray Ind Inc セラミックス・グリーンシートおよびセラミックス・グリーンシート上にパターンを形成する方法
JP2002505805A (ja) * 1997-03-06 2002-02-19 サーノフ コーポレイション 埋込み受動素子を有するセラミック多層プリント回路基板

Also Published As

Publication number Publication date
KR20050043991A (ko) 2005-05-11
JP3944791B2 (ja) 2007-07-18
WO1998039784A1 (en) 1998-09-11
EP1016106A1 (en) 2000-07-05
TW405330B (en) 2000-09-11
KR100546471B1 (ko) 2006-01-26
EP1016106A4 (en) 2007-12-12
KR100516043B1 (ko) 2005-09-26
KR20000075996A (ko) 2000-12-26
JP2002505805A (ja) 2002-02-19

Similar Documents

Publication Publication Date Title
JP2006165585A (ja) セラミック多層プリント回路基板
US6055151A (en) Multilayer ceramic circuit boards including embedded components
JP3407716B2 (ja) 複合積層電子部品
US5953203A (en) Multilayer ceramic circuit boards including embedded capacitors
WO2010044213A1 (ja) セラミック積層部品とその製造方法
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
JPH0992983A (ja) セラミック多層基板の製造方法
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
WO1998039784A9 (en) Ceramic multilayer printed circuit boards with embedded passive components
KR100922079B1 (ko) 다층 세라믹 기판
JPH0766563A (ja) 容量内蔵型多層回路基板
JPH0632384B2 (ja) 積層セラミック基板の製造方法
JP3164664B2 (ja) 多層回路基板
JP4281549B2 (ja) 誘電体磁器組成物およびこれを用いた積層セラミック部品
JPH02121392A (ja) コンデンサー内蔵複合回路基板及びその製造方法
JPH06338686A (ja) 多層基板の製造方法
JP4514301B2 (ja) 多層配線基板の製造方法
JP3103686B2 (ja) 多層回路基板
JPS60103690A (ja) コンデンサ内蔵セラミツク基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JPH0786079A (ja) 高周波用チップコンデンサ
JPH0616454A (ja) 回路基板用ガラス材料及び回路基板
JP2555639B2 (ja) 多層セラミック基板の製造方法
JPH05299847A (ja) 多層配線基板および誘電体層材料
JP3856946B2 (ja) 厚膜ペースト、厚膜ペースト用無機粉末組成物、セラミック配線基板及びその製造方法、並びに半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060119

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20060706

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081023