JP2004345914A - 誘電体ガラスセラミック組成物および多層回路基板 - Google Patents
誘電体ガラスセラミック組成物および多層回路基板 Download PDFInfo
- Publication number
- JP2004345914A JP2004345914A JP2003145767A JP2003145767A JP2004345914A JP 2004345914 A JP2004345914 A JP 2004345914A JP 2003145767 A JP2003145767 A JP 2003145767A JP 2003145767 A JP2003145767 A JP 2003145767A JP 2004345914 A JP2004345914 A JP 2004345914A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- ceramic composition
- circuit board
- glass ceramic
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
【課題】焼結体での比誘電率が比較的高くかつ熱膨張係数を７〜８ｐｐｍＫ−１に調節することができる、多層回路基板において用いるのに適した誘電体ガラスセラミック組成物を提供する。
【解決手段】主成分として、ＴｉＯ２ と、Ｎｄ２ Ｔｉ２ Ｏ７ と、ＳｉＯ−Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスとを含み、ガラス中において、ＳｉＯ２ が５〜５０モル％、Ｂ２ Ｏ３ が５〜５０モル％、ＺｎＯが５〜６５モル％、およびアルカリ土類金属酸化物が５〜５０モル％それぞれ含まれていて、ＴｉＯ２ は１５〜６５重量％含み、かつＮｄ２ Ｔｉ２ Ｏ７ は１〜６５重量％含まれている、誘電体ガラスセラミック組成物。
【選択図】 なし
【解決手段】主成分として、ＴｉＯ２ と、Ｎｄ２ Ｔｉ２ Ｏ７ と、ＳｉＯ−Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスとを含み、ガラス中において、ＳｉＯ２ が５〜５０モル％、Ｂ２ Ｏ３ が５〜５０モル％、ＺｎＯが５〜６５モル％、およびアルカリ土類金属酸化物が５〜５０モル％それぞれ含まれていて、ＴｉＯ２ は１５〜６５重量％含み、かつＮｄ２ Ｔｉ２ Ｏ７ は１〜６５重量％含まれている、誘電体ガラスセラミック組成物。
【選択図】 なし
Description
【０００１】
【発明の属する技術分野】
この発明は、誘電体ガラスセラミック組成物および多層回路基板に関するもので、特に、低誘電率のガラスセラミック層と複合されかつ同時焼成される高誘電率のガラスセラミック層を構成するのに適した誘電体ガラスセラミック組成物およびそれを用いて構成される多層回路基板に関するものである。
【０００２】
【従来の技術】
高度情報化時代を迎え、情報伝達のより高速化かつ高周波化が進み、各種の情報機器において用いられる半導体素子やその他の電子部品についても、高速化、高集積化および高密度実装化に対する要望が高まっている。このような要望を満たすため、積層された複数の電気絶縁層からなる積層体を備え、この積層体に関連して配線導体が設けられた、多層回路基板を用いることが有効である。
【０００３】
従来より多用されている多層回路基板においては、電気絶縁層を構成する材料として、たとえばアルミナが用いられている。他方、前述した配線導体は、その多くのものが、積層された複数の電気絶縁層からなる積層体の内部に内蔵されている。したがって、アルミナからなる電気絶縁層を備える積層体を得るための焼成工程では、アルミナを焼結させ得る１５００〜１６００℃といった高い温度が必要であり、そのため、配線導体を構成する導電材料としては、たとえば、Ｍｏ、Ｍｏ−Ｍｎ、Ｗといった高融点金属を用いなければならない。
【０００４】
しかしながら、上述した高融点金属は、電気抵抗が高いという欠点を有している。この欠点を解消し得る導電材料として、金、銀または銅等が注目されるが、これらの金属を用いる場合、電気絶縁層を構成する材料は、１０００℃以下の低温で焼結し得るものでなければならない。そこで、このような１０００℃以下の低温で焼結可能な材料として、ガラスセラミック組成物があり、これらを材料として構成された電気絶縁層を備える多層回路基板も提案されかつ実用に供されている。
【０００５】
実用に供されている多層回路基板において、電気絶縁層を構成するガラスセラミック組成物として、たとえば、アルミナとホウケイ酸ガラスとの混合物からなるものがある。しかしながら、このようなガラスセラミック組成物によって電気絶縁層を形成した場合、電気絶縁層では１０以下の比誘電率しか与えることができない。
【０００６】
他方、多層回路基板によって構成される回路が容量を必要とする場合がある。この場合、容量を与えるコンデンサを、多層回路基板に備える電気絶縁層を利用して構成することが困難であり、そのため、コンデンサを多層回路基板の内部に内蔵することが困難である。したがって、別のチップ状のコンデンサが用意され、このコンデンサが多層回路基板の表面上に実装されなければならない。
【０００７】
しかしながら、多層回路基板の表面には、コンデンサ以外に、たとえばＩＣチップや抵抗器等のチップ部品を実装する必要があるため、コンデンサの上述のような実装は、多層回路基板を備える電子部品の小型化の障害となっている。
【０００８】
上述の問題を解決するため、低誘電率の電気絶縁層と高誘電率の電気絶縁層とを複合した積層体を有する多層回路基板も提案されている（たとえば、特許文献１参照）。このような多層回路基板によれば、高誘電率の電気絶縁層を利用して容量を形成することができるので、コンデンサを多層回路基板の内部に内蔵することができ、結果として、多層回路基板を備える電子部品の小型化を図ることができる。
【０００９】
【特許文献１】
特開２００２−１８５１４７号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したような複合構造を有する積層体は、これを得るための焼成工程の結果、クラックが発生したり、反りが発生したりすることがある。その原因は、主として、高誘電率の電気絶縁層を構成する材料と低誘電率の電気絶縁層を構成する材料との間での熱膨張係数の差が比較的大きいことにある。たとえば、低誘電率の電気絶縁層を構成する材料として一般に用いられる前述したアルミナとガラスとの混合物の場合、アルミナが３０〜７０重量％含有するとすると、その熱膨張係数は７〜８ｐｐｍＫ−１の範囲にあるのに対し、高誘電率の電気絶縁層を構成する公知の材料は、その熱膨張係数が約１０ｐｐｍＫ−１またはそれ以上と大きい。
【００１１】
上述の問題は、高誘電率でありながら、７〜８ｐｐｍＫ−１付近の熱膨張係数を示す、電気絶縁層の形成に適した材料が実現されれば、解決される。
【００１２】
そこで、この発明の目的は、金、銀または銅の融点以下で焼結させることができ、比誘電率が比較的高く、低誘電率のガラスセラミック層との同時焼成が可能な誘電体ガラスセラミック組成物を提供しようとすることである。
【００１３】
この発明の他の目的は、上述のような誘電体ガラスセラミック組成物を用いて構成される、多層回路基板を提供しようとすることである。
【００１４】
【課題を解決するための手段】
この発明に係る誘電体ガラスセラミック組成物は、上述した技術的課題を解決するため、主成分として、ＴｉＯ２ と、Ｎｄ２ Ｔｉ２ Ｏ７ と、ＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスとを含み、このガラス中において、ＳｉＯ２ が５〜５０モル％、Ｂ２ Ｏ３ が５〜５０モル％、ＺｎＯが５〜６５モル％、およびアルカリ土類金属酸化物が５〜５０モル％それぞれ含まれていて、ＴｉＯ２ は１５〜６５重量％含み、かつＮｄ２ Ｔｉ２ Ｏ７ は１〜６５重量％含まれていることを特徴としている。
【００１５】
この発明に係る誘電体ガラスセラミック組成物は、好ましくは、１０００℃以下の温度での焼成により焼結させることが可能である。
【００１６】
この発明に係る誘電体ガラスセラミック組成物は、さらに、ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ （ただし、Ｒｅは希土類元素である。）系セラミック材料を６０重量％以下含んでいてもよい。
【００１７】
また、この誘電体ガラスセラミック組成物は、さらに、（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミック材料を６０重量％以下含んでいてもよい。
【００１８】
また、この誘電体ガラスセラミック組成物は、さらに、Ｚｎ、Ｎｉ、ＴａおよびＣｕの少なくとも１種を含む酸化物を１５重量％以下含んでいてもよい。
【００１９】
また、この誘電体ガラスセラミック組成物は、さらに、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 系酸化物、Ａｌ２ Ｏ３ −ＴｉＯ２ 系酸化物、２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 系酸化物、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ 系酸化物、およびＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ 系酸化物の少なくとも１種を６５重量％以下含んでいてもよい。
【００２０】
この発明に係る誘電体ガラスセラミック組成物は、積層された複数のガラスセラミック層からなる積層体と、積層体に関連して設けられる配線導体とを備える、多層回路基板における上述したガラスセラミック層を構成する材料として好適に用いられる。
【００２１】
この発明は、また、積層された複数のガラスセラミック層からなる積層体と、積層体に関連して設けられる配線導体とを備える、多層回路基板にも向けられる。この多層回路基板において、ガラスセラミック層がこの発明に係る誘電体ガラスセラミック組成物の焼結体から構成される。
【００２２】
また、この発明は、比誘電率が１０以下で熱膨張係数が７〜８ｐｐｍＫ−１の複数の第１のガラスセラミック層および少なくとも１つの第２のガラスセラミック層が積層された複合構造の積層体と、積層体に関連して設けられる配線導体とを備える、多層回路基板にも向けられる。この多層回路基板において、第２のガラスセラミック層がこの発明に係る誘電体ガラスセラミック組成物の焼結体から構成される。
【００２３】
上述したような多層回路基板において、配線導体は、導電成分として、金、銀または銅を含むことが好ましい。
【００２４】
【発明の実施の形態】
この発明に係る誘電体ガラスセラミック組成物は、主成分として、ＴｉＯ２ と、Ｎｄ２ Ｔｉ２ Ｏ７ と、ＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスとを含み、好ましくは、１０００℃以下の温度で焼成されることにより、これを焼結させることができる。
【００２５】
上述のように、ＴｉＯ２ を含むことにより、焼結体において、高い比誘電率およびＱを与えることができる。また、ＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスの含有は、１０００℃以下の温度での焼結を可能とし、したがって、多層回路基板に備える配線導体が金、銀、銅等の高い電気伝導率を持つ導電材料を含んでいても、これらと同時に焼成することができる。
【００２６】
しかし、ＴｉＯ２ は、比誘電率の温度変化率が負側に大きいため、多層回路基板が与える回路中に容量を形成した場合、回路特性の温度変化による影響が問題となる。これを解決するため、この発明に係る誘電体ガラスセラミック組成物は、Ｎｄ２ Ｔｉ２ Ｏ７ を含んでいる。Ｎｄ２ Ｔｉ２ Ｏ７ は、比誘電率の温度変化率が正側に大きいため、これを含有させておくことによって、比誘電率の温度変化率の絶対値を０付近に制御することができる。
【００２７】
この発明に係る誘電体ガラスセラミック組成物に含まれるＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスは、ＳｉＯ２ が５〜５０モル％、Ｂ２ Ｏ３ が５〜５０モル％、ＺｎＯが５〜６５モル％、およびアルカリ土類金属酸化物が５〜５０モル％それぞれ含むようにされる。これらの含有率に限定されるのは次の理由による。
【００２８】
ＳｉＯ２ が５モル％より少ないと、得られた焼結体の耐湿性に問題が生じ、他方、５０モル％を超えると、ガラスの作製温度が１６００℃を超えるため、ガラスの作製が困難になるとともに、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなる。
【００２９】
Ｂ２ Ｏ３ が５モル％より少ないと、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなり、他方、５０モル％を超えると、焼結体の耐湿性に問題が生じる。
【００３０】
ＺｎＯが５モル％より少ないと、セラミックとガラスとの濡れ性が低下して、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなり、他方、６５モル％を超えると、ガラスが結晶化しやすくなり、ガラスとして不安定なものとなる結果、ガラスが得られなくなる。
【００３１】
アルカリ土類金属酸化物が５モル％より少ないと、焼成時のガラスの粘度低下が不十分となって、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなり、他方、５０モル％を超えると、焼結体の耐湿性に問題が生じる。
【００３２】
この発明に係る誘電体ガラスセラミック組成物は、ＴｉＯ２ を１５〜６５重量％含むようにされる。ＴｉＯ２ が１５重量％より少ないと、焼結体の比誘電率が１０以下になり、他方、６５重量％を超えると、焼結体についての比誘電率の温度変化率が負側に大きくなりすぎるためである。
【００３３】
また、この発明に係る誘電体ガラスセラミック組成物は、Ｎｄ２ Ｔｉ２ Ｏ７ を１〜６５重量％含むようにされる。Ｎｄ２ Ｔｉ２ Ｏ７ が１重量％より少ないと、焼結体の比誘電率の温度変化率を正側にシフトさせる効果が実質的に得られず、他方、６５重量％を超えると、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなるためである。
【００３４】
この発明に係る誘電体ガラスセラミック組成物は、さらに、ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ （ただし、Ｒｅは希土類元素）系セラミック材料を６０重量％以下含んでいてもよい。このＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ 系セラミックは、比誘電率が６０〜１２０と高く、Ｑも高く、また、比誘電率の温度変化率が負側に小さい。そのため、このＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ 系セラミック材料を６０重量％以下含有させることにより、焼結体の特性を良好なものとすることができる。なお、ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ 系セラミック材料が６０重量％を超えて含有すると、この誘電体ガラスセラミック組成物が１０００℃以下で焼結しなくなる。
【００３５】
この発明に係る誘電体ガラスセラミック組成物は、さらに、（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミック材料を６０重量％以下含んでいてもよい。この（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミックは、比誘電率が２０以上であり、Ｑも高く、また、比誘電率の温度変化率は０に近く、熱膨張係数が６ｐｐｍＫ−１と小さいため、これを６０重量％以下含有させることにより、焼結体の電気的特性を良好なものとし、かつ熱膨張係数の調節が可能となる。なお、（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミック材料が６０重量％を超えて含有すると、この誘電体ガラスセラミック組成物が１０００℃以下で焼結しなくなる。
【００３６】
この発明に係る誘電体ガラスセラミック組成物は、たとえば、ＺｎＯ、ＮｉＯ、Ｔａ２ Ｏ５ およびＣｕＯのように、Ｚｎ、Ｎｉ、ＴａおよびＣｕの少なくとも１種を含む酸化物を１５重量％以下さらに含んでいてもよい。これらの酸化物を１５重量％以下含有させることにより、焼結体の比誘電率の温度変化率を正側にシフトさせる効果がある。なお、これら酸化物の含有率が１５重量％を超えると、焼結体の誘電抵抗が低下する場合がある。
【００３７】
この発明に係る誘電体ガラスセラミック組成物は、さらに、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 系酸化物、Ａｌ２ Ｏ３ −ＴｉＯ２ 系酸化物、２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 系酸化物、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ 系酸化物、およびＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ 系酸化物の少なくとも１種を６５重量％以下含んでいてもよい。これら酸化物の結晶は、熱膨張係数が非常に小さいため、これらを含有させることにより、含有させない場合に比べて、焼結体の熱膨張係数を小さく調節することが可能となる。なお、これらの酸化物の含有率が６５重量％を超えると、この誘電体ガラスセラミック組成物が１０００℃以下で焼結しなくなる。
【００３８】
この発明に係る誘電体ガラスセラミック組成物は、積層された複数のガラスセラミック層からなる積層体と、積層体に関連して設けられる配線導体とを備える、多層回路基板におけるガラスセラミック層を構成する材料として有利に用いられる。特に、多層回路基板に備える積層体が、比誘電率が１０以下で熱膨張係数が７〜８ｐｐｍＫ−１の複数の第１のガラスセラミック層および少なくとも１つの第２のガラスセラミック層が積層された複合構造を有しているとき、この発明に係る誘電体ガラスセラミック組成物は、第２のガラスセラミック層を構成するために有利に用いることができる。
【００３９】
上述した複合構造の積層体を備える多層回路基板のより具体的な実施形態について、以下に、図１および図２を参照して説明する。
【００４０】
図１は、この発明の一実施形態による多層回路基板１を含む電子部品モジュール２を示す断面図であり、図２は、図１に示した多層回路基板１を製造する途中の状態を示す断面図である。
【００４１】
多層回路基板１は、積層された複数の第１のガラスセラミック層３および積層された複数の第２のガラスセラミック層４からなる複合構造の積層体５を備えている。積層体５において、複数の第１のガラスセラミック層３は、複数の第２のガラスセラミック層４を挟むように位置していて、第１のガラスセラミック層３の特定のものは第２のガラスセラミック層４の特定のものに接している。
【００４２】
第１のガラスセラミック層３は、たとえば、アルミナを３０〜７０重量％含有するガラスセラミック組成物の焼結体から構成され、比誘電率が１０以下というように比較的低く、また、前述したように、７〜８ｐｐｍＫ−１の熱膨張係数を有している。
【００４３】
第２のガラスセラミック層４は、この発明に係る誘電体ガラスセラミック組成物の焼結体から構成される。したがって、後述する実験例から明らかになるように、第２のガラスセラミック層４は、１０以上の比誘電率を与えることができ、また、必要に応じて、熱膨張係数を７〜８ｐｐｍＫ−１付近に調節することができる。
【００４４】
多層回路基板１は、上述の積層体５に関連して設けられる種々の配線導体を備えている。
【００４５】
配線導体としては、典型的には、ガラスセラミック層３および４の各々の間の特定の界面に沿って形成される内部導体膜６、ガラスセラミック層３および４の特定のものを貫通するように延びるビアホール導体７、および積層体５の外表面上に形成される外部導体膜８がある。
【００４６】
上述の内部導体膜６のうち、第２のガラスセラミック層４に関連して設けられるもののいくつかは、静電容量を与えるように配置され、それによってコンデンサを構成している。
【００４７】
多層回路基板１の上面には、半導体素子、インダクタまたは抵抗器等の複数のチップ部品９〜１１が、積層体５の上面に形成された外部導体膜８の特定のものに電気的に接続された状態で実装されている。チップ部品９〜１１のいずれかは、第２のガラスセラミック層４において構成されたコンデンサ以外のコンデンサであってもよい。
【００４８】
多層回路基板１の上面には、導電性キャップ１２が取り付けられている。導電性キャップ１２は、前述したビアホール導体７の特定のものに電気的に接続されている。
【００４９】
このような電子部品モジュール２は、積層体５の下面上に形成された外部導体膜８の特定のものを接続用端子として、図示しないマザーボード上に実装される。
【００５０】
以上のような電子部品モジュール２に備える多層回路基板１は、次のようにして製造される。
【００５１】
図２を参照して、まず、第１のガラスセラミック層３となるべき第１のグリーンシート１３が用意される。第１のグリーンシート１３は、低誘電率のガラスセラミック組成物とバインダおよび溶剤とを含むスラリーをシート状に成形することによって作製される。他方、第２のガラスセラミック層４となるべき第２のグリーンシート１４が用意される。第２のグリーンシート１４は、この発明に係る高誘電率の誘電体ガラスセラミック組成物とバインダおよび溶剤とを含むスラリーをシート状に成形することによって作製される。
【００５２】
なお、図２では、図１に示した１つの多層回路基板１を得るための構造物が図示されているが、実際には、図２に示した工程は、複数の多層回路基板１を取り出すことができる集合状態で実施され、後で分割されることによって、複数の多層回路基板１が得られるように実施される。
【００５３】
次に、第１および第２のグリーンシート１３および１４の各々に対して、必要に応じて、ビアホール導体７のための貫通孔１５が設けられ、そこに導電性ペースト１６が充填され、また、内部導体膜６または外部導体膜８のための導電性ペースト膜１７が導電性ペーストの印刷等により形成される。
【００５４】
次に、複数の第１のグリーンシート１３と複数の第２のグリーンシート１４とが積層され、圧着される。この段階で、図１に示した積層体５となるべき生の積層体１８が得られる。
【００５５】
次に、好ましくは、生の積層体１８の上下面に、収縮抑制シート１９が積層され、生の積層体１８に対して圧着される。収縮抑制シート１９は、第１および第２のグリーンシート１３および１４の各々に含まれるガラスセラミック組成物が焼結する温度、たとえば１０００℃以下の温度では焼結しない無機材料を含み、この無機材料とバインダおよび溶剤とを含むスラリーをシート状に成形することによって作製される。収縮抑制シート１９は、焼成工程において、生の積層体１８において生じる主面方向での収縮を抑制するように作用する。収縮抑制シート１９に含まれる無機材料としては、たとえばアルミナが好適に用いられる。
【００５６】
次に、生の積層体１８が、収縮抑制シート１９によって挟まれた状態で焼成工程に付される。この焼成工程は、１０００℃以下の温度で実施される。このことから、前述した導電性ペースト１６および導電性ペースト膜１７を構成する導電性ペーストに含まれる導電材料として、電気伝導率の高い金、銀または銅等を問題なく用いることができる。
【００５７】
上述の焼成工程の結果、生の積層体１８は焼結され、それによって、図１に示した積層体５が得られる。
【００５８】
この焼成工程において、収縮抑制シート１９は、焼結しないため、実質的に収縮しない。そのため、焼成工程において、収縮抑制シート１９による収縮抑制作用が生の積層体１８に及ぼされ、積層体１８は、その厚み方向へは収縮するが、主面方向へは実質的に収縮しない。その結果、焼結後の積層体５において、優れた寸法精度が得られる。このことは、積層体５に設けられる内部導体膜６、ビアホール導体７および外部導体膜８のような配線導体の配置密度を高めることを可能にし、その結果、多層回路基板１の小型化を可能にする。なお、収縮抑制シート１９は、焼成工程の後、除去される。
【００５９】
また、第１および第２のグリーンシート１３および１４は、両者とも、ガラスセラミック組成物を含んでいるので、その焼成時の収縮挙動を実質的に一致させることができるとともに、第２のグリーンシート１４に含まれる、この発明に係る誘電体ガラスセラミック組成物についての熱膨張係数は、第１のグリーンシート１３に含まれるガラスセラミック組成物についての熱膨張係数である７〜８ｐｐｍＫ−１付近に調節することができる。したがって、第１および第２のグリーンシート１３および１４を複合した生の積層体１８を一体的に焼成しても、焼成途中において第１および第２のグリーンシート１３および１４間で剥がれが生じたり、焼成後において、クラックや反りが発生したりすることを防止することができる。
【００６０】
なお、この発明に係る誘電体ガラスセラミック組成物は、図１に示すような第１および第２のガラスセラミック層３および４からなる複合構造の積層体５を備える多層回路基板１に限らず、たとえば、図１における第２のガラスセラミック層４のみに相当する積層された複数のガラスセラミック層からなる積層体を備える多層回路基板においても適用することができる。
【００６１】
次に、この発明に係る誘電体ガラスセラミック組成物等を評価するために実施した実験例について説明する。
【００６２】
【実験例】
１．誘電体ガラスセラミック組成物についての評価
（１）誘電体ガラスセラミック組成物の作製
まず、誘電体ガラスセラミック組成物に含まれるガラスとして、表１に示すような種々の組成を有するものを作製した。
【００６３】
【表１】
【００６４】
表１において、「ガラス種類」の欄に＊を付したガラスは、この発明の範囲外のものである。
【００６５】
なお、ガラスＧ１８については、ＺｎＯの含有率が６５モル％を超えているため、ガラス作製中において結晶化し、ガラスの作製が不可能であった。
【００６６】
他方、Ｎｄ２ Ｔｉ２ Ｏ７ を得るため、出発原料としてＴｉＯ２ およびＮｄＯ３ の各粉末を用意し、これらを化学量論比組成でＮｄ２ Ｔｉ２ Ｏ７ となるように秤量し、１６時間湿式混合した後、乾燥し、得られた混合物を１３５０℃の温度で２時間仮焼し、次いで粉砕した。
【００６７】
次に、表２ないし表７に示した各試料が得られるように、上述したＮｄ２ Ｔｉ２ Ｏ７ 粉末とＴｉＯ２ 粉末と表１に示したガラス粉末の特定のものとを混合するとともに、試料によっては、「セラミック」の「その他」の欄に示したセラミック粉末を加え、誘電体ガラスセラミック組成物となる混合粉末を作製した。
【００６８】
なお、表４ないし表７において、「セラミック」の「その他」の欄に記載される、略号「ＺＴ」は「（Ｚｒ，Ｓｎ）ＴｉＯ４ 」を示し、「ＢＴＲ」は「ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ 」を示し、「ＬＡＳ」は「Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 」を示し、「ＭＡＳ」は「２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 」を示し、「ＡＴ」は「Ａｌ２ Ｏ３ −ＴｉＯ２ 」を示し、「ＬＡ４Ｓ」は「Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ 」を示し、「ＢＡＳ」は「ＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ 」を示している。
【００６９】
（２）評価用試料の作製
次に、上記（１）において得られた誘電体ガラスセラミック組成物としての混合粉末に、溶剤、バインダおよび可塑剤を加えてスラリーを作製し、このスラリーに対して、ドクターブレード法を適用して、厚み５０μｍのグリーンシートを成形した。
【００７０】
次に、グリーンシートに、静電容量形成のための導電性ペースト膜を印刷により形成した後、複数のグリーンシートを積層し、圧着した後、表２ないし表４における「焼成温度」の欄に示した温度にて焼成し、評価用試料を作製した。
【００７１】
なお、上記焼成工程において、焼結しなかった試料については、表２ないし表７の「備考」欄において、「焼結不可」と表示されている。これら「焼結不可」の試料については、以下の評価を行なわなかった。
【００７２】
（３）評価方法
次に、上記（２）において得られた評価用試料について、１０ＧＨｚにおける比誘電率（εｒ ）およびＱ値を測定するとともに、熱膨張係数および誘電率の温度変化率（ＴＣＣ）を測定した。これらの測定結果が、表２ないし表４の「εｒ 」、「Ｑ」、「熱膨張係数」および「ＴＣＣ」の各欄に示されている。
【００７３】
また、評価用試料に、５０Ｖの電圧を印加しながら、温度１２０℃、相対湿度９５％および気圧０．２ＭＰａの条件下で２００時間放置した後、これを取り出し、絶縁抵抗の変化を評価し、それによって、耐湿性を判断した。この耐湿性に関して、耐湿不良と判断されたものについては、表２ないし表７の「備考」欄において、「耐湿不良」と表示されている。
【００７４】
２．複合構造の積層体についての評価
（１）評価用試料の作製
低誘電率のガラスセラミック組成物として、アルミナ粉末とホウケイ酸ガラス粉末とを用意し、これらを重量比率で５０：５０となるように混合し、この混合粉末に、溶剤、バインダおよび可塑剤を加えてスラリーを作製し、このスラリーに対して、ドクターブレード法を適用して、厚み５０μｍの低誘電率のグリーンシートを成形した。
【００７５】
次に、上記１において作製された高誘電率を目的とするグリーンシートを５枚積層し、さらに、その上下に上記低誘電率のグリーンシートを５枚ずつ積層し、これらを圧着して、生の状態にある複合構造の積層体を得た。この生の積層体は、その平面寸法を１００ｍｍ×１００ｍｍとした。
【００７６】
次に、上述の生の積層体を、表２ないし表４の「焼成温度」の欄に示した温度にて焼成し、焼結体としての複合構造の積層体を得た。
【００７７】
（２）評価方法
次に、上述のようにして得られた複合構造の積層体について、その断面を観察し、クラックの有無を評価した。その結果が、表２ないし表７の「クラック有無」の欄に示されている。
【００７８】
３．評価結果
【００７９】
【表２】
【００８０】
【表３】
【００８１】
【表４】
【００８２】
【表５】
【００８３】
【表６】
【００８４】
【表７】
【００８５】
表２ないし表７において、試料番号に＊を付したものは、この発明の範囲外の試料、または、この発明の範囲内に入るが、好ましい範囲から外れた試料である。
【００８６】
表２ないし表７を参照して、この発明の範囲内かつ好ましい範囲内にある試料によれば、９００〜１０００℃の温度で焼結が可能であり、比誘電率が１０以上あり、誘電率の温度変化率を±２００ｐｐｍＫ−１以内とすることができ、測定周波数１０ＧＨｚでのＱを２００以上とすることができ、また、耐湿性についても問題がなかった。
【００８７】
次に、クラックの有無について評価する。この実験例において用いられた低誘電率のガラスセラミック組成物の焼結体の熱膨張係数は７．８ｐｐｍＫ−１であった。他方、この発明の範囲内にある試料によれば、表２ないし表７に示すように、用いられるガラスの種類もしくは含有率、または添加されるセラミックの種類もしくは添加量等を調整すれば、熱膨張係数を７〜８ｐｐｍＫ−１付近に調節することができ、その結果、クラックを発生させないようにすることができた。また、これらの試料について、焼結後の複合構造の積層体の反りを測定したところ、１００μｍ以内とすることができた。特に、試料５３、５７、６１、６５および６９では、７．８ｐｐｍＫ−１の熱膨張係数が実現され、低誘電率のガラスセラミック組成物の焼結体の熱膨張係数７．８ｐｐｍＫ−１と一致する熱膨張係数を与えることができた。
【００８８】
これらに対して、試料１４では、ガラスとしてＧ１４が用いられ、このガラスＧ１４中のＳｉＯ２ 含有量が５０モル％を超えているので、焼結不可となった。
【００８９】
試料１５では、ガラスとしてＧ１５が用いられ、このガラスＧ１５中のＳｉＯ２ 含有量が５モル％未満であるので、耐湿不良となった。
【００９０】
試料１６では、ガラスとしてＧ１６が用いられ、このガラスＧ１６中のＢ２ Ｏ３ が５０モル％を超えているので、耐湿不良となった。
【００９１】
試料１７では、ガラスとしてＧ１７が用いられ、このガラスＧ１７中のＢ２ Ｏ３ が５モル％未満であるので、焼結不可となった。
【００９２】
試料１８では、ガラスとしてＧ１９が用いられ、このガラスＧ１９中のＺｎＯが５モル％未満であるので、焼結不可となった。
【００９３】
試料１９、２１、２３および２５では、それぞれ、ガラスとしてＧ２０、Ｇ２２、Ｇ２４およびＧ２６が用いられ、これらガラスＧ２０、Ｇ２２、Ｇ２４およびＧ２６中のアルカリ土類金属酸化物が６５モル％を超えているので、耐湿不良となった。
【００９４】
試料２０、２２、２４および２６では、それぞれ、ガラスとしてＧ２１、Ｇ２３、Ｇ２５およびＧ２７が用いられ、これらガラスＧ２１、Ｇ２３、Ｇ２５およびＧ２７中のアルカリ土類金属酸化物が５モル％未満であるので、焼結不可となった。
【００９５】
試料２７では、ＴｉＯ２ の含有量が１５重量％未満であるため、比誘電率が１０未満となった。
【００９６】
試料２８では、ＴｉＯ２ の含有量が６５重量％を超えているため、誘電率の温度変化率が負側に大きくなった。
【００９７】
試料３０では、Ｎｄ２ Ｔｉ２ Ｏ７ の含有量が１重量％未満であるため、誘電率の温度変化率がＮｄ２ Ｔｉ２ Ｏ７ の含有量が０である試料３１と同等であり、誘電率の温度変化率を正側にシフトさせる効果が実質的に現れなかった。
【００９８】
試料３２では、Ｎｄ２ Ｔｉ２ Ｏ７ の含有量が６５重量％を超えているため、焼結不可となった。
【００９９】
試料３６では、ＢＴＲすなわちＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ の含有量が６０重量％を超えているため、焼結不可となった。
【０１００】
試料４０では、ＺＴすなわち（Ｚｒ，Ｓｎ）ＴｉＯ４ の含有量が６０重量％を超えているため、焼結不可となった。
【０１０１】
試料４３、４６、４９および５２では、それぞれ、ＺｎＯ、ＮｉＯ、Ｔａ２ Ｏ５ およびＣｕＯの含有量が１５重量％を超えているため、耐湿不良となった。
【０１０２】
試料５６、６０、６４、６８および７２では、それぞれ、ＬＡＳすなわちＬｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 、ＭＡＳすなわち２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 、ＡＴすなわちＡｌ２ Ｏ３ −ＴｉＯ２ 、ＬＡ４ＳすなわちＬｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ およびＢＡＳすなわちＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ の含有量が６０重量％を超えているため、焼結不可となった。
【０１０３】
４．収縮抑制シートについての評価
厚み５０μｍのアルミナを含むグリーンシートを成形し、これを収縮抑制シートとして用い、上記１において作製された生の積層体および上記２において作製された複合構造の生の積層体のそれぞれの上下に１枚ずつ積層し、圧着した後、焼成し、焼成後における寸法ばらつきを評価した。
【０１０４】
その結果、収縮抑制シートを積層しない場合には、寸法ばらつきが０．３％以上であったのに対し、収縮抑制シートを積層したものについては、寸法ばらつきが０．１％以下になった。
【０１０５】
【発明の効果】
以上のように、この発明に係る誘電体ガラスセラミック組成物によれば、９００〜１０００℃の温度で焼結させることができ、得られた焼結体において、１０以上の比誘電率、±２００ｐｐｍＫ−１以内の誘電率の温度変化率、測定周波数１０ＧＨｚにおいて２００以上のＱを与えることができ、また、優れた耐湿性を示し、熱膨張係数についても、必要に応じて、７〜８ｐｐｍＫ−１付近に調節することができる。
【０１０６】
したがって、この発明に係る誘電体ガラスセラミック組成物は、比誘電率が１０以下で熱膨張係数が７〜８ｐｐｍＫ−１の第１のガラスセラミック層とともに積層されて複合構造の積層体を得るための第２のガラスセラミック層において用いられると、クラックや反りを生じさせることなく、多層回路基板を一体的な焼成によって得ることができる。そして、この多層回路基板において、第２のガラスセラミック層に関連して容量を形成すれば、多層回路基板の外表面上に実装されるコンデンサの数を減らしたり、コンデンサをなくしたりすることができるので、多層回路基板の小型化を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による多層回路基板１を備える電子部品モジュール２を示す断面図である。
【図２】図１に示した多層回路基板１を製造する途中の状態を示す断面図である。
【符号の説明】
１ 多層回路基板
３ 第１のガラスセラミック層
４ 第２のガラスセラミック層
５ 積層体
６ 内部導体膜
７ ビアホール導体
８ 外部導体膜
１３ 第１のグリーンシート
１４ 第２のグリーンシート
１６ 導電性ペースト
１７ 導電性ペースト膜
１８ 生の積層体
【発明の属する技術分野】
この発明は、誘電体ガラスセラミック組成物および多層回路基板に関するもので、特に、低誘電率のガラスセラミック層と複合されかつ同時焼成される高誘電率のガラスセラミック層を構成するのに適した誘電体ガラスセラミック組成物およびそれを用いて構成される多層回路基板に関するものである。
【０００２】
【従来の技術】
高度情報化時代を迎え、情報伝達のより高速化かつ高周波化が進み、各種の情報機器において用いられる半導体素子やその他の電子部品についても、高速化、高集積化および高密度実装化に対する要望が高まっている。このような要望を満たすため、積層された複数の電気絶縁層からなる積層体を備え、この積層体に関連して配線導体が設けられた、多層回路基板を用いることが有効である。
【０００３】
従来より多用されている多層回路基板においては、電気絶縁層を構成する材料として、たとえばアルミナが用いられている。他方、前述した配線導体は、その多くのものが、積層された複数の電気絶縁層からなる積層体の内部に内蔵されている。したがって、アルミナからなる電気絶縁層を備える積層体を得るための焼成工程では、アルミナを焼結させ得る１５００〜１６００℃といった高い温度が必要であり、そのため、配線導体を構成する導電材料としては、たとえば、Ｍｏ、Ｍｏ−Ｍｎ、Ｗといった高融点金属を用いなければならない。
【０００４】
しかしながら、上述した高融点金属は、電気抵抗が高いという欠点を有している。この欠点を解消し得る導電材料として、金、銀または銅等が注目されるが、これらの金属を用いる場合、電気絶縁層を構成する材料は、１０００℃以下の低温で焼結し得るものでなければならない。そこで、このような１０００℃以下の低温で焼結可能な材料として、ガラスセラミック組成物があり、これらを材料として構成された電気絶縁層を備える多層回路基板も提案されかつ実用に供されている。
【０００５】
実用に供されている多層回路基板において、電気絶縁層を構成するガラスセラミック組成物として、たとえば、アルミナとホウケイ酸ガラスとの混合物からなるものがある。しかしながら、このようなガラスセラミック組成物によって電気絶縁層を形成した場合、電気絶縁層では１０以下の比誘電率しか与えることができない。
【０００６】
他方、多層回路基板によって構成される回路が容量を必要とする場合がある。この場合、容量を与えるコンデンサを、多層回路基板に備える電気絶縁層を利用して構成することが困難であり、そのため、コンデンサを多層回路基板の内部に内蔵することが困難である。したがって、別のチップ状のコンデンサが用意され、このコンデンサが多層回路基板の表面上に実装されなければならない。
【０００７】
しかしながら、多層回路基板の表面には、コンデンサ以外に、たとえばＩＣチップや抵抗器等のチップ部品を実装する必要があるため、コンデンサの上述のような実装は、多層回路基板を備える電子部品の小型化の障害となっている。
【０００８】
上述の問題を解決するため、低誘電率の電気絶縁層と高誘電率の電気絶縁層とを複合した積層体を有する多層回路基板も提案されている（たとえば、特許文献１参照）。このような多層回路基板によれば、高誘電率の電気絶縁層を利用して容量を形成することができるので、コンデンサを多層回路基板の内部に内蔵することができ、結果として、多層回路基板を備える電子部品の小型化を図ることができる。
【０００９】
【特許文献１】
特開２００２−１８５１４７号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したような複合構造を有する積層体は、これを得るための焼成工程の結果、クラックが発生したり、反りが発生したりすることがある。その原因は、主として、高誘電率の電気絶縁層を構成する材料と低誘電率の電気絶縁層を構成する材料との間での熱膨張係数の差が比較的大きいことにある。たとえば、低誘電率の電気絶縁層を構成する材料として一般に用いられる前述したアルミナとガラスとの混合物の場合、アルミナが３０〜７０重量％含有するとすると、その熱膨張係数は７〜８ｐｐｍＫ−１の範囲にあるのに対し、高誘電率の電気絶縁層を構成する公知の材料は、その熱膨張係数が約１０ｐｐｍＫ−１またはそれ以上と大きい。
【００１１】
上述の問題は、高誘電率でありながら、７〜８ｐｐｍＫ−１付近の熱膨張係数を示す、電気絶縁層の形成に適した材料が実現されれば、解決される。
【００１２】
そこで、この発明の目的は、金、銀または銅の融点以下で焼結させることができ、比誘電率が比較的高く、低誘電率のガラスセラミック層との同時焼成が可能な誘電体ガラスセラミック組成物を提供しようとすることである。
【００１３】
この発明の他の目的は、上述のような誘電体ガラスセラミック組成物を用いて構成される、多層回路基板を提供しようとすることである。
【００１４】
【課題を解決するための手段】
この発明に係る誘電体ガラスセラミック組成物は、上述した技術的課題を解決するため、主成分として、ＴｉＯ２ と、Ｎｄ２ Ｔｉ２ Ｏ７ と、ＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスとを含み、このガラス中において、ＳｉＯ２ が５〜５０モル％、Ｂ２ Ｏ３ が５〜５０モル％、ＺｎＯが５〜６５モル％、およびアルカリ土類金属酸化物が５〜５０モル％それぞれ含まれていて、ＴｉＯ２ は１５〜６５重量％含み、かつＮｄ２ Ｔｉ２ Ｏ７ は１〜６５重量％含まれていることを特徴としている。
【００１５】
この発明に係る誘電体ガラスセラミック組成物は、好ましくは、１０００℃以下の温度での焼成により焼結させることが可能である。
【００１６】
この発明に係る誘電体ガラスセラミック組成物は、さらに、ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ （ただし、Ｒｅは希土類元素である。）系セラミック材料を６０重量％以下含んでいてもよい。
【００１７】
また、この誘電体ガラスセラミック組成物は、さらに、（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミック材料を６０重量％以下含んでいてもよい。
【００１８】
また、この誘電体ガラスセラミック組成物は、さらに、Ｚｎ、Ｎｉ、ＴａおよびＣｕの少なくとも１種を含む酸化物を１５重量％以下含んでいてもよい。
【００１９】
また、この誘電体ガラスセラミック組成物は、さらに、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 系酸化物、Ａｌ２ Ｏ３ −ＴｉＯ２ 系酸化物、２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 系酸化物、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ 系酸化物、およびＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ 系酸化物の少なくとも１種を６５重量％以下含んでいてもよい。
【００２０】
この発明に係る誘電体ガラスセラミック組成物は、積層された複数のガラスセラミック層からなる積層体と、積層体に関連して設けられる配線導体とを備える、多層回路基板における上述したガラスセラミック層を構成する材料として好適に用いられる。
【００２１】
この発明は、また、積層された複数のガラスセラミック層からなる積層体と、積層体に関連して設けられる配線導体とを備える、多層回路基板にも向けられる。この多層回路基板において、ガラスセラミック層がこの発明に係る誘電体ガラスセラミック組成物の焼結体から構成される。
【００２２】
また、この発明は、比誘電率が１０以下で熱膨張係数が７〜８ｐｐｍＫ−１の複数の第１のガラスセラミック層および少なくとも１つの第２のガラスセラミック層が積層された複合構造の積層体と、積層体に関連して設けられる配線導体とを備える、多層回路基板にも向けられる。この多層回路基板において、第２のガラスセラミック層がこの発明に係る誘電体ガラスセラミック組成物の焼結体から構成される。
【００２３】
上述したような多層回路基板において、配線導体は、導電成分として、金、銀または銅を含むことが好ましい。
【００２４】
【発明の実施の形態】
この発明に係る誘電体ガラスセラミック組成物は、主成分として、ＴｉＯ２ と、Ｎｄ２ Ｔｉ２ Ｏ７ と、ＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスとを含み、好ましくは、１０００℃以下の温度で焼成されることにより、これを焼結させることができる。
【００２５】
上述のように、ＴｉＯ２ を含むことにより、焼結体において、高い比誘電率およびＱを与えることができる。また、ＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスの含有は、１０００℃以下の温度での焼結を可能とし、したがって、多層回路基板に備える配線導体が金、銀、銅等の高い電気伝導率を持つ導電材料を含んでいても、これらと同時に焼成することができる。
【００２６】
しかし、ＴｉＯ２ は、比誘電率の温度変化率が負側に大きいため、多層回路基板が与える回路中に容量を形成した場合、回路特性の温度変化による影響が問題となる。これを解決するため、この発明に係る誘電体ガラスセラミック組成物は、Ｎｄ２ Ｔｉ２ Ｏ７ を含んでいる。Ｎｄ２ Ｔｉ２ Ｏ７ は、比誘電率の温度変化率が正側に大きいため、これを含有させておくことによって、比誘電率の温度変化率の絶対値を０付近に制御することができる。
【００２７】
この発明に係る誘電体ガラスセラミック組成物に含まれるＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスは、ＳｉＯ２ が５〜５０モル％、Ｂ２ Ｏ３ が５〜５０モル％、ＺｎＯが５〜６５モル％、およびアルカリ土類金属酸化物が５〜５０モル％それぞれ含むようにされる。これらの含有率に限定されるのは次の理由による。
【００２８】
ＳｉＯ２ が５モル％より少ないと、得られた焼結体の耐湿性に問題が生じ、他方、５０モル％を超えると、ガラスの作製温度が１６００℃を超えるため、ガラスの作製が困難になるとともに、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなる。
【００２９】
Ｂ２ Ｏ３ が５モル％より少ないと、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなり、他方、５０モル％を超えると、焼結体の耐湿性に問題が生じる。
【００３０】
ＺｎＯが５モル％より少ないと、セラミックとガラスとの濡れ性が低下して、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなり、他方、６５モル％を超えると、ガラスが結晶化しやすくなり、ガラスとして不安定なものとなる結果、ガラスが得られなくなる。
【００３１】
アルカリ土類金属酸化物が５モル％より少ないと、焼成時のガラスの粘度低下が不十分となって、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなり、他方、５０モル％を超えると、焼結体の耐湿性に問題が生じる。
【００３２】
この発明に係る誘電体ガラスセラミック組成物は、ＴｉＯ２ を１５〜６５重量％含むようにされる。ＴｉＯ２ が１５重量％より少ないと、焼結体の比誘電率が１０以下になり、他方、６５重量％を超えると、焼結体についての比誘電率の温度変化率が負側に大きくなりすぎるためである。
【００３３】
また、この発明に係る誘電体ガラスセラミック組成物は、Ｎｄ２ Ｔｉ２ Ｏ７ を１〜６５重量％含むようにされる。Ｎｄ２ Ｔｉ２ Ｏ７ が１重量％より少ないと、焼結体の比誘電率の温度変化率を正側にシフトさせる効果が実質的に得られず、他方、６５重量％を超えると、この誘電体ガラスセラミック組成物が１０００℃以下では焼結しなくなるためである。
【００３４】
この発明に係る誘電体ガラスセラミック組成物は、さらに、ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ （ただし、Ｒｅは希土類元素）系セラミック材料を６０重量％以下含んでいてもよい。このＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ 系セラミックは、比誘電率が６０〜１２０と高く、Ｑも高く、また、比誘電率の温度変化率が負側に小さい。そのため、このＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ 系セラミック材料を６０重量％以下含有させることにより、焼結体の特性を良好なものとすることができる。なお、ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ 系セラミック材料が６０重量％を超えて含有すると、この誘電体ガラスセラミック組成物が１０００℃以下で焼結しなくなる。
【００３５】
この発明に係る誘電体ガラスセラミック組成物は、さらに、（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミック材料を６０重量％以下含んでいてもよい。この（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミックは、比誘電率が２０以上であり、Ｑも高く、また、比誘電率の温度変化率は０に近く、熱膨張係数が６ｐｐｍＫ−１と小さいため、これを６０重量％以下含有させることにより、焼結体の電気的特性を良好なものとし、かつ熱膨張係数の調節が可能となる。なお、（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミック材料が６０重量％を超えて含有すると、この誘電体ガラスセラミック組成物が１０００℃以下で焼結しなくなる。
【００３６】
この発明に係る誘電体ガラスセラミック組成物は、たとえば、ＺｎＯ、ＮｉＯ、Ｔａ２ Ｏ５ およびＣｕＯのように、Ｚｎ、Ｎｉ、ＴａおよびＣｕの少なくとも１種を含む酸化物を１５重量％以下さらに含んでいてもよい。これらの酸化物を１５重量％以下含有させることにより、焼結体の比誘電率の温度変化率を正側にシフトさせる効果がある。なお、これら酸化物の含有率が１５重量％を超えると、焼結体の誘電抵抗が低下する場合がある。
【００３７】
この発明に係る誘電体ガラスセラミック組成物は、さらに、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 系酸化物、Ａｌ２ Ｏ３ −ＴｉＯ２ 系酸化物、２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 系酸化物、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ 系酸化物、およびＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ 系酸化物の少なくとも１種を６５重量％以下含んでいてもよい。これら酸化物の結晶は、熱膨張係数が非常に小さいため、これらを含有させることにより、含有させない場合に比べて、焼結体の熱膨張係数を小さく調節することが可能となる。なお、これらの酸化物の含有率が６５重量％を超えると、この誘電体ガラスセラミック組成物が１０００℃以下で焼結しなくなる。
【００３８】
この発明に係る誘電体ガラスセラミック組成物は、積層された複数のガラスセラミック層からなる積層体と、積層体に関連して設けられる配線導体とを備える、多層回路基板におけるガラスセラミック層を構成する材料として有利に用いられる。特に、多層回路基板に備える積層体が、比誘電率が１０以下で熱膨張係数が７〜８ｐｐｍＫ−１の複数の第１のガラスセラミック層および少なくとも１つの第２のガラスセラミック層が積層された複合構造を有しているとき、この発明に係る誘電体ガラスセラミック組成物は、第２のガラスセラミック層を構成するために有利に用いることができる。
【００３９】
上述した複合構造の積層体を備える多層回路基板のより具体的な実施形態について、以下に、図１および図２を参照して説明する。
【００４０】
図１は、この発明の一実施形態による多層回路基板１を含む電子部品モジュール２を示す断面図であり、図２は、図１に示した多層回路基板１を製造する途中の状態を示す断面図である。
【００４１】
多層回路基板１は、積層された複数の第１のガラスセラミック層３および積層された複数の第２のガラスセラミック層４からなる複合構造の積層体５を備えている。積層体５において、複数の第１のガラスセラミック層３は、複数の第２のガラスセラミック層４を挟むように位置していて、第１のガラスセラミック層３の特定のものは第２のガラスセラミック層４の特定のものに接している。
【００４２】
第１のガラスセラミック層３は、たとえば、アルミナを３０〜７０重量％含有するガラスセラミック組成物の焼結体から構成され、比誘電率が１０以下というように比較的低く、また、前述したように、７〜８ｐｐｍＫ−１の熱膨張係数を有している。
【００４３】
第２のガラスセラミック層４は、この発明に係る誘電体ガラスセラミック組成物の焼結体から構成される。したがって、後述する実験例から明らかになるように、第２のガラスセラミック層４は、１０以上の比誘電率を与えることができ、また、必要に応じて、熱膨張係数を７〜８ｐｐｍＫ−１付近に調節することができる。
【００４４】
多層回路基板１は、上述の積層体５に関連して設けられる種々の配線導体を備えている。
【００４５】
配線導体としては、典型的には、ガラスセラミック層３および４の各々の間の特定の界面に沿って形成される内部導体膜６、ガラスセラミック層３および４の特定のものを貫通するように延びるビアホール導体７、および積層体５の外表面上に形成される外部導体膜８がある。
【００４６】
上述の内部導体膜６のうち、第２のガラスセラミック層４に関連して設けられるもののいくつかは、静電容量を与えるように配置され、それによってコンデンサを構成している。
【００４７】
多層回路基板１の上面には、半導体素子、インダクタまたは抵抗器等の複数のチップ部品９〜１１が、積層体５の上面に形成された外部導体膜８の特定のものに電気的に接続された状態で実装されている。チップ部品９〜１１のいずれかは、第２のガラスセラミック層４において構成されたコンデンサ以外のコンデンサであってもよい。
【００４８】
多層回路基板１の上面には、導電性キャップ１２が取り付けられている。導電性キャップ１２は、前述したビアホール導体７の特定のものに電気的に接続されている。
【００４９】
このような電子部品モジュール２は、積層体５の下面上に形成された外部導体膜８の特定のものを接続用端子として、図示しないマザーボード上に実装される。
【００５０】
以上のような電子部品モジュール２に備える多層回路基板１は、次のようにして製造される。
【００５１】
図２を参照して、まず、第１のガラスセラミック層３となるべき第１のグリーンシート１３が用意される。第１のグリーンシート１３は、低誘電率のガラスセラミック組成物とバインダおよび溶剤とを含むスラリーをシート状に成形することによって作製される。他方、第２のガラスセラミック層４となるべき第２のグリーンシート１４が用意される。第２のグリーンシート１４は、この発明に係る高誘電率の誘電体ガラスセラミック組成物とバインダおよび溶剤とを含むスラリーをシート状に成形することによって作製される。
【００５２】
なお、図２では、図１に示した１つの多層回路基板１を得るための構造物が図示されているが、実際には、図２に示した工程は、複数の多層回路基板１を取り出すことができる集合状態で実施され、後で分割されることによって、複数の多層回路基板１が得られるように実施される。
【００５３】
次に、第１および第２のグリーンシート１３および１４の各々に対して、必要に応じて、ビアホール導体７のための貫通孔１５が設けられ、そこに導電性ペースト１６が充填され、また、内部導体膜６または外部導体膜８のための導電性ペースト膜１７が導電性ペーストの印刷等により形成される。
【００５４】
次に、複数の第１のグリーンシート１３と複数の第２のグリーンシート１４とが積層され、圧着される。この段階で、図１に示した積層体５となるべき生の積層体１８が得られる。
【００５５】
次に、好ましくは、生の積層体１８の上下面に、収縮抑制シート１９が積層され、生の積層体１８に対して圧着される。収縮抑制シート１９は、第１および第２のグリーンシート１３および１４の各々に含まれるガラスセラミック組成物が焼結する温度、たとえば１０００℃以下の温度では焼結しない無機材料を含み、この無機材料とバインダおよび溶剤とを含むスラリーをシート状に成形することによって作製される。収縮抑制シート１９は、焼成工程において、生の積層体１８において生じる主面方向での収縮を抑制するように作用する。収縮抑制シート１９に含まれる無機材料としては、たとえばアルミナが好適に用いられる。
【００５６】
次に、生の積層体１８が、収縮抑制シート１９によって挟まれた状態で焼成工程に付される。この焼成工程は、１０００℃以下の温度で実施される。このことから、前述した導電性ペースト１６および導電性ペースト膜１７を構成する導電性ペーストに含まれる導電材料として、電気伝導率の高い金、銀または銅等を問題なく用いることができる。
【００５７】
上述の焼成工程の結果、生の積層体１８は焼結され、それによって、図１に示した積層体５が得られる。
【００５８】
この焼成工程において、収縮抑制シート１９は、焼結しないため、実質的に収縮しない。そのため、焼成工程において、収縮抑制シート１９による収縮抑制作用が生の積層体１８に及ぼされ、積層体１８は、その厚み方向へは収縮するが、主面方向へは実質的に収縮しない。その結果、焼結後の積層体５において、優れた寸法精度が得られる。このことは、積層体５に設けられる内部導体膜６、ビアホール導体７および外部導体膜８のような配線導体の配置密度を高めることを可能にし、その結果、多層回路基板１の小型化を可能にする。なお、収縮抑制シート１９は、焼成工程の後、除去される。
【００５９】
また、第１および第２のグリーンシート１３および１４は、両者とも、ガラスセラミック組成物を含んでいるので、その焼成時の収縮挙動を実質的に一致させることができるとともに、第２のグリーンシート１４に含まれる、この発明に係る誘電体ガラスセラミック組成物についての熱膨張係数は、第１のグリーンシート１３に含まれるガラスセラミック組成物についての熱膨張係数である７〜８ｐｐｍＫ−１付近に調節することができる。したがって、第１および第２のグリーンシート１３および１４を複合した生の積層体１８を一体的に焼成しても、焼成途中において第１および第２のグリーンシート１３および１４間で剥がれが生じたり、焼成後において、クラックや反りが発生したりすることを防止することができる。
【００６０】
なお、この発明に係る誘電体ガラスセラミック組成物は、図１に示すような第１および第２のガラスセラミック層３および４からなる複合構造の積層体５を備える多層回路基板１に限らず、たとえば、図１における第２のガラスセラミック層４のみに相当する積層された複数のガラスセラミック層からなる積層体を備える多層回路基板においても適用することができる。
【００６１】
次に、この発明に係る誘電体ガラスセラミック組成物等を評価するために実施した実験例について説明する。
【００６２】
【実験例】
１．誘電体ガラスセラミック組成物についての評価
（１）誘電体ガラスセラミック組成物の作製
まず、誘電体ガラスセラミック組成物に含まれるガラスとして、表１に示すような種々の組成を有するものを作製した。
【００６３】
【表１】
表１において、「ガラス種類」の欄に＊を付したガラスは、この発明の範囲外のものである。
【００６５】
なお、ガラスＧ１８については、ＺｎＯの含有率が６５モル％を超えているため、ガラス作製中において結晶化し、ガラスの作製が不可能であった。
【００６６】
他方、Ｎｄ２ Ｔｉ２ Ｏ７ を得るため、出発原料としてＴｉＯ２ およびＮｄＯ３ の各粉末を用意し、これらを化学量論比組成でＮｄ２ Ｔｉ２ Ｏ７ となるように秤量し、１６時間湿式混合した後、乾燥し、得られた混合物を１３５０℃の温度で２時間仮焼し、次いで粉砕した。
【００６７】
次に、表２ないし表７に示した各試料が得られるように、上述したＮｄ２ Ｔｉ２ Ｏ７ 粉末とＴｉＯ２ 粉末と表１に示したガラス粉末の特定のものとを混合するとともに、試料によっては、「セラミック」の「その他」の欄に示したセラミック粉末を加え、誘電体ガラスセラミック組成物となる混合粉末を作製した。
【００６８】
なお、表４ないし表７において、「セラミック」の「その他」の欄に記載される、略号「ＺＴ」は「（Ｚｒ，Ｓｎ）ＴｉＯ４ 」を示し、「ＢＴＲ」は「ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ 」を示し、「ＬＡＳ」は「Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 」を示し、「ＭＡＳ」は「２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 」を示し、「ＡＴ」は「Ａｌ２ Ｏ３ −ＴｉＯ２ 」を示し、「ＬＡ４Ｓ」は「Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ 」を示し、「ＢＡＳ」は「ＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ 」を示している。
【００６９】
（２）評価用試料の作製
次に、上記（１）において得られた誘電体ガラスセラミック組成物としての混合粉末に、溶剤、バインダおよび可塑剤を加えてスラリーを作製し、このスラリーに対して、ドクターブレード法を適用して、厚み５０μｍのグリーンシートを成形した。
【００７０】
次に、グリーンシートに、静電容量形成のための導電性ペースト膜を印刷により形成した後、複数のグリーンシートを積層し、圧着した後、表２ないし表４における「焼成温度」の欄に示した温度にて焼成し、評価用試料を作製した。
【００７１】
なお、上記焼成工程において、焼結しなかった試料については、表２ないし表７の「備考」欄において、「焼結不可」と表示されている。これら「焼結不可」の試料については、以下の評価を行なわなかった。
【００７２】
（３）評価方法
次に、上記（２）において得られた評価用試料について、１０ＧＨｚにおける比誘電率（εｒ ）およびＱ値を測定するとともに、熱膨張係数および誘電率の温度変化率（ＴＣＣ）を測定した。これらの測定結果が、表２ないし表４の「εｒ 」、「Ｑ」、「熱膨張係数」および「ＴＣＣ」の各欄に示されている。
【００７３】
また、評価用試料に、５０Ｖの電圧を印加しながら、温度１２０℃、相対湿度９５％および気圧０．２ＭＰａの条件下で２００時間放置した後、これを取り出し、絶縁抵抗の変化を評価し、それによって、耐湿性を判断した。この耐湿性に関して、耐湿不良と判断されたものについては、表２ないし表７の「備考」欄において、「耐湿不良」と表示されている。
【００７４】
２．複合構造の積層体についての評価
（１）評価用試料の作製
低誘電率のガラスセラミック組成物として、アルミナ粉末とホウケイ酸ガラス粉末とを用意し、これらを重量比率で５０：５０となるように混合し、この混合粉末に、溶剤、バインダおよび可塑剤を加えてスラリーを作製し、このスラリーに対して、ドクターブレード法を適用して、厚み５０μｍの低誘電率のグリーンシートを成形した。
【００７５】
次に、上記１において作製された高誘電率を目的とするグリーンシートを５枚積層し、さらに、その上下に上記低誘電率のグリーンシートを５枚ずつ積層し、これらを圧着して、生の状態にある複合構造の積層体を得た。この生の積層体は、その平面寸法を１００ｍｍ×１００ｍｍとした。
【００７６】
次に、上述の生の積層体を、表２ないし表４の「焼成温度」の欄に示した温度にて焼成し、焼結体としての複合構造の積層体を得た。
【００７７】
（２）評価方法
次に、上述のようにして得られた複合構造の積層体について、その断面を観察し、クラックの有無を評価した。その結果が、表２ないし表７の「クラック有無」の欄に示されている。
【００７８】
３．評価結果
【００７９】
【表２】
【表３】
【表４】
【表５】
【表６】
【表７】
表２ないし表７において、試料番号に＊を付したものは、この発明の範囲外の試料、または、この発明の範囲内に入るが、好ましい範囲から外れた試料である。
【００８６】
表２ないし表７を参照して、この発明の範囲内かつ好ましい範囲内にある試料によれば、９００〜１０００℃の温度で焼結が可能であり、比誘電率が１０以上あり、誘電率の温度変化率を±２００ｐｐｍＫ−１以内とすることができ、測定周波数１０ＧＨｚでのＱを２００以上とすることができ、また、耐湿性についても問題がなかった。
【００８７】
次に、クラックの有無について評価する。この実験例において用いられた低誘電率のガラスセラミック組成物の焼結体の熱膨張係数は７．８ｐｐｍＫ−１であった。他方、この発明の範囲内にある試料によれば、表２ないし表７に示すように、用いられるガラスの種類もしくは含有率、または添加されるセラミックの種類もしくは添加量等を調整すれば、熱膨張係数を７〜８ｐｐｍＫ−１付近に調節することができ、その結果、クラックを発生させないようにすることができた。また、これらの試料について、焼結後の複合構造の積層体の反りを測定したところ、１００μｍ以内とすることができた。特に、試料５３、５７、６１、６５および６９では、７．８ｐｐｍＫ−１の熱膨張係数が実現され、低誘電率のガラスセラミック組成物の焼結体の熱膨張係数７．８ｐｐｍＫ−１と一致する熱膨張係数を与えることができた。
【００８８】
これらに対して、試料１４では、ガラスとしてＧ１４が用いられ、このガラスＧ１４中のＳｉＯ２ 含有量が５０モル％を超えているので、焼結不可となった。
【００８９】
試料１５では、ガラスとしてＧ１５が用いられ、このガラスＧ１５中のＳｉＯ２ 含有量が５モル％未満であるので、耐湿不良となった。
【００９０】
試料１６では、ガラスとしてＧ１６が用いられ、このガラスＧ１６中のＢ２ Ｏ３ が５０モル％を超えているので、耐湿不良となった。
【００９１】
試料１７では、ガラスとしてＧ１７が用いられ、このガラスＧ１７中のＢ２ Ｏ３ が５モル％未満であるので、焼結不可となった。
【００９２】
試料１８では、ガラスとしてＧ１９が用いられ、このガラスＧ１９中のＺｎＯが５モル％未満であるので、焼結不可となった。
【００９３】
試料１９、２１、２３および２５では、それぞれ、ガラスとしてＧ２０、Ｇ２２、Ｇ２４およびＧ２６が用いられ、これらガラスＧ２０、Ｇ２２、Ｇ２４およびＧ２６中のアルカリ土類金属酸化物が６５モル％を超えているので、耐湿不良となった。
【００９４】
試料２０、２２、２４および２６では、それぞれ、ガラスとしてＧ２１、Ｇ２３、Ｇ２５およびＧ２７が用いられ、これらガラスＧ２１、Ｇ２３、Ｇ２５およびＧ２７中のアルカリ土類金属酸化物が５モル％未満であるので、焼結不可となった。
【００９５】
試料２７では、ＴｉＯ２ の含有量が１５重量％未満であるため、比誘電率が１０未満となった。
【００９６】
試料２８では、ＴｉＯ２ の含有量が６５重量％を超えているため、誘電率の温度変化率が負側に大きくなった。
【００９７】
試料３０では、Ｎｄ２ Ｔｉ２ Ｏ７ の含有量が１重量％未満であるため、誘電率の温度変化率がＮｄ２ Ｔｉ２ Ｏ７ の含有量が０である試料３１と同等であり、誘電率の温度変化率を正側にシフトさせる効果が実質的に現れなかった。
【００９８】
試料３２では、Ｎｄ２ Ｔｉ２ Ｏ７ の含有量が６５重量％を超えているため、焼結不可となった。
【００９９】
試料３６では、ＢＴＲすなわちＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ の含有量が６０重量％を超えているため、焼結不可となった。
【０１００】
試料４０では、ＺＴすなわち（Ｚｒ，Ｓｎ）ＴｉＯ４ の含有量が６０重量％を超えているため、焼結不可となった。
【０１０１】
試料４３、４６、４９および５２では、それぞれ、ＺｎＯ、ＮｉＯ、Ｔａ２ Ｏ５ およびＣｕＯの含有量が１５重量％を超えているため、耐湿不良となった。
【０１０２】
試料５６、６０、６４、６８および７２では、それぞれ、ＬＡＳすなわちＬｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 、ＭＡＳすなわち２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 、ＡＴすなわちＡｌ２ Ｏ３ −ＴｉＯ２ 、ＬＡ４ＳすなわちＬｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ およびＢＡＳすなわちＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ の含有量が６０重量％を超えているため、焼結不可となった。
【０１０３】
４．収縮抑制シートについての評価
厚み５０μｍのアルミナを含むグリーンシートを成形し、これを収縮抑制シートとして用い、上記１において作製された生の積層体および上記２において作製された複合構造の生の積層体のそれぞれの上下に１枚ずつ積層し、圧着した後、焼成し、焼成後における寸法ばらつきを評価した。
【０１０４】
その結果、収縮抑制シートを積層しない場合には、寸法ばらつきが０．３％以上であったのに対し、収縮抑制シートを積層したものについては、寸法ばらつきが０．１％以下になった。
【０１０５】
【発明の効果】
以上のように、この発明に係る誘電体ガラスセラミック組成物によれば、９００〜１０００℃の温度で焼結させることができ、得られた焼結体において、１０以上の比誘電率、±２００ｐｐｍＫ−１以内の誘電率の温度変化率、測定周波数１０ＧＨｚにおいて２００以上のＱを与えることができ、また、優れた耐湿性を示し、熱膨張係数についても、必要に応じて、７〜８ｐｐｍＫ−１付近に調節することができる。
【０１０６】
したがって、この発明に係る誘電体ガラスセラミック組成物は、比誘電率が１０以下で熱膨張係数が７〜８ｐｐｍＫ−１の第１のガラスセラミック層とともに積層されて複合構造の積層体を得るための第２のガラスセラミック層において用いられると、クラックや反りを生じさせることなく、多層回路基板を一体的な焼成によって得ることができる。そして、この多層回路基板において、第２のガラスセラミック層に関連して容量を形成すれば、多層回路基板の外表面上に実装されるコンデンサの数を減らしたり、コンデンサをなくしたりすることができるので、多層回路基板の小型化を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による多層回路基板１を備える電子部品モジュール２を示す断面図である。
【図２】図１に示した多層回路基板１を製造する途中の状態を示す断面図である。
【符号の説明】
１ 多層回路基板
３ 第１のガラスセラミック層
４ 第２のガラスセラミック層
５ 積層体
６ 内部導体膜
７ ビアホール導体
８ 外部導体膜
１３ 第１のグリーンシート
１４ 第２のグリーンシート
１６ 導電性ペースト
１７ 導電性ペースト膜
１８ 生の積層体
Claims (10)
- 主成分として、ＴｉＯ２ と、Ｎｄ２ Ｔｉ２ Ｏ７ と、ＳｉＯ２ −Ｂ２ Ｏ３ −ＺｎＯ−アルカリ土類金属酸化物系ガラスとを含み、
前記ガラス中において、前記ＳｉＯ２ が５〜５０モル％、前記Ｂ２ Ｏ３ が５〜５０モル％、前記ＺｎＯが５〜６５モル％、および前記アルカリ土類金属酸化物が５〜５０モル％それぞれ含まれていて、
前記ＴｉＯ２ は１５〜６５重量％含み、かつ前記Ｎｄ２ Ｔｉ２ Ｏ７ は１〜６５重量％含まれている、誘電体ガラスセラミック組成物。 - １０００℃以下の温度での焼成により焼結させることが可能である、請求項１に記載の誘電体ガラスセラミック組成物。
- さらに、ＢａＯ−ＴｉＯ２ −ＲｅＯ３／２ −ＢｉＯ３ （ただし、Ｒｅは希土類元素である。）系セラミック材料を６０重量％以下含む、請求項１または２に記載の誘電体ガラスセラミック組成物。
- さらに、（Ｚｒ，Ｓｎ）ＴｉＯ４ 系セラミック材料を６０重量％以下含む、請求項１ないし３のいずれかに記載の誘電体ガラスセラミック組成物。
- さらに、Ｚｎ、Ｎｉ、ＴａおよびＣｕの少なくとも１種を含む酸化物を１５重量％以下含む、請求項１ないし４のいずれかに記載の誘電体ガラスセラミック組成物。
- さらに、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −ＳｉＯ２ 系酸化物、Ａｌ２ Ｏ３ −ＴｉＯ２ 系酸化物、２ＭｇＯ−２Ａｌ２ Ｏ３ −５ＳｉＯ２ 系酸化物、Ｌｉ２ Ｏ−Ａｌ２ Ｏ３ −４ＳｉＯ２ 系酸化物、およびＢａＯ−Ａｌ２ Ｏ３ −２ＳｉＯ２ 系酸化物の少なくとも１種を６５重量％以下含む、請求項１ないし５のいずれかに記載の誘電体ガラスセラミック組成物。
- 積層された複数のガラスセラミック層からなる積層体と、前記積層体に関連して設けられる配線導体とを備える、多層回路基板における前記ガラスセラミック層を構成する材料として用いられる、請求項１ないし６のいずれかに記載の誘電体ガラスセラミック組成物。
- 積層された複数のガラスセラミック層からなる積層体と、前記積層体に関連して設けられる配線導体とを備える、多層回路基板であって、前記ガラスセラミック層が請求項１ないし６のいずれかに記載の誘電体ガラスセラミック組成物の焼結体から構成されている、多層回路基板。
- 比誘電率が１０以下で熱膨張係数が７〜８ｐｐｍＫ−１の複数の第１のガラスセラミック層および少なくとも１つの第２のガラスセラミック層が積層された複合構造の積層体と、前記積層体に関連して設けられる配線導体とを備える、多層回路基板であって、前記第２のガラスセラミック層が請求項１ないし６のいずれかに記載の誘電体ガラスセラミック組成物の焼結体から構成されている、多層回路基板。
- 前記配線導体は、導電成分として、金、銀または銅を含む、請求項８または９に記載の多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003145767A JP2004345914A (ja) | 2003-05-23 | 2003-05-23 | 誘電体ガラスセラミック組成物および多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003145767A JP2004345914A (ja) | 2003-05-23 | 2003-05-23 | 誘電体ガラスセラミック組成物および多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004345914A true JP2004345914A (ja) | 2004-12-09 |
Family
ID=33532819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003145767A Pending JP2004345914A (ja) | 2003-05-23 | 2003-05-23 | 誘電体ガラスセラミック組成物および多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004345914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102659406A (zh) * | 2012-05-23 | 2012-09-12 | 南京工业大学 | 一种Nd2O3-TiO2系微波介质陶瓷及其制备方法 |
-
2003
- 2003-05-23 JP JP2003145767A patent/JP2004345914A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102659406A (zh) * | 2012-05-23 | 2012-09-12 | 南京工业大学 | 一种Nd2O3-TiO2系微波介质陶瓷及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056528B2 (ja) | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック | |
| JP3407716B2 (ja) | 複合積層電子部品 | |
| JP5104761B2 (ja) | セラミック基板およびその製造方法 | |
| JP4720829B2 (ja) | 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法 | |
| JP5040918B2 (ja) | ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品 | |
| JP3903781B2 (ja) | 複合積層セラミック電子部品及びその製造方法 | |
| JP4606115B2 (ja) | 多層基板及びその製造方法 | |
| JP4578134B2 (ja) | コンデンサ内蔵ガラスセラミック多層配線基板 | |
| JP2681216B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP3934841B2 (ja) | 多層基板 | |
| JP4699769B2 (ja) | セラミック多層基板の製造方法 | |
| JP4508625B2 (ja) | 多層基板及びその製造方法 | |
| JP2008030995A (ja) | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート | |
| JP2004345914A (ja) | 誘電体ガラスセラミック組成物および多層回路基板 | |
| JP2008186909A (ja) | セラミック多層基板 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP2753892B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP4281549B2 (ja) | 誘電体磁器組成物およびこれを用いた積層セラミック部品 | |
| JP2003026472A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 | |
| JP2004200679A (ja) | 多層回路基板の製造方法 | |
| JP2002043759A (ja) | 多層配線基板 | |
| JP2700921B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP4869005B2 (ja) | 多層基板の製造方法 | |
| JP2784555B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2007173857A (ja) | 多層基板およびその製造方法 |