JP2700921B2 - コンデンサー内蔵複合回路基板 - Google Patents
コンデンサー内蔵複合回路基板Info
- Publication number
- JP2700921B2 JP2700921B2 JP1130748A JP13074889A JP2700921B2 JP 2700921 B2 JP2700921 B2 JP 2700921B2 JP 1130748 A JP1130748 A JP 1130748A JP 13074889 A JP13074889 A JP 13074889A JP 2700921 B2 JP2700921 B2 JP 2700921B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit board
- built
- layer
- composite circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンデンサー、抵抗体及び電気配線用導体
層を有するコンデンサー内蔵複合回路基板に関するもの
である。
層を有するコンデンサー内蔵複合回路基板に関するもの
である。
近年、各種の電子部品はIC及びLSI等の半導体集積回
路素子の利用で小型化・高密度実装化が急速に進めら
れ、それに伴い前記半導体集積回路素子等を搭載する絶
縁基板も小型化とともにより高密度化が要求されてき
た。そこで、電気配線の微細化や多層化および電子回路
におけるコンデンサーや抵抗等の受動部品のチップ化が
進められ、更にそれら小型化された受動部品を絶縁基板
の両面に設けられた電気配線用導体層に接続した両面実
装化が実用化されてきた。
路素子の利用で小型化・高密度実装化が急速に進めら
れ、それに伴い前記半導体集積回路素子等を搭載する絶
縁基板も小型化とともにより高密度化が要求されてき
た。そこで、電気配線の微細化や多層化および電子回路
におけるコンデンサーや抵抗等の受動部品のチップ化が
進められ、更にそれら小型化された受動部品を絶縁基板
の両面に設けられた電気配線用導体層に接続した両面実
装化が実用化されてきた。
しかし乍ら、半導体材料の著しい発達に伴って電子部
品は、より一層の小型化・高密度実装化が要求されるよ
うになり、前記受動部品の小型化等ではその要求を満足
することができなくなっていた。
品は、より一層の小型化・高密度実装化が要求されるよ
うになり、前記受動部品の小型化等ではその要求を満足
することができなくなっていた。
そこでかかる要求に応えるべく、絶縁基体上に受動素
子であるコンデンサー部をスクリーン印刷法等により厚
膜印刷し、同様にして形成された電極層及び内部配線用
導体層とともに前記絶縁基体の焼成と同時に形成し、そ
の後、該絶縁基体面上に同様のスクリーン印刷法により
電気配線用導体層及び抵抗体層を形成し、該導体及び抵
抗体層を焼付けてハイブリッド化することにより小型化
・高密度化せんとする複合セラミック基板が提案されて
いる（特公昭和63-55795号公報参照）。
子であるコンデンサー部をスクリーン印刷法等により厚
膜印刷し、同様にして形成された電極層及び内部配線用
導体層とともに前記絶縁基体の焼成と同時に形成し、そ
の後、該絶縁基体面上に同様のスクリーン印刷法により
電気配線用導体層及び抵抗体層を形成し、該導体及び抵
抗体層を焼付けてハイブリッド化することにより小型化
・高密度化せんとする複合セラミック基板が提案されて
いる（特公昭和63-55795号公報参照）。
しかし乍ら、この従来の複合セラミック基板は温度補
償用誘電体セラミックス、例えばチタン酸カルシウム
（CaTiO3）、チタン酸マグネシウム（Mg2TiO4）、チタ
ン酸ランタン（La2Ti2Ｏ7）、チタン酸ストロンチウム
（SrTiO3）またはチタン酸ネオジウム（Nd2Ti2Ｏ7）の
いずれかを主成分とする磁器組成物を誘電体層とし、化
学的に安定で且つ絶縁性に優れたアルミナを主成分とす
る絶縁基体中に内蔵させた場合には、該アルミナを主成
分とする絶縁基体と前記誘電体層との焼成温度を一致さ
せることが難しく、その上、前記絶縁基体と誘電体層と
の熱膨張差から誘電体層にクラックを生じ、コンデンサ
ーとしての絶縁抵抗や耐電圧が低下してしまい、所期の
特性を有する誘電体層が得られないという問題があっ
た。
償用誘電体セラミックス、例えばチタン酸カルシウム
（CaTiO3）、チタン酸マグネシウム（Mg2TiO4）、チタ
ン酸ランタン（La2Ti2Ｏ7）、チタン酸ストロンチウム
（SrTiO3）またはチタン酸ネオジウム（Nd2Ti2Ｏ7）の
いずれかを主成分とする磁器組成物を誘電体層とし、化
学的に安定で且つ絶縁性に優れたアルミナを主成分とす
る絶縁基体中に内蔵させた場合には、該アルミナを主成
分とする絶縁基体と前記誘電体層との焼成温度を一致さ
せることが難しく、その上、前記絶縁基体と誘電体層と
の熱膨張差から誘電体層にクラックを生じ、コンデンサ
ーとしての絶縁抵抗や耐電圧が低下してしまい、所期の
特性を有する誘電体層が得られないという問題があっ
た。
本発明は上記欠点に鑑み案出されたもので、その目的
はMgO、SiO2、及び／またはCaOを主成分とする高周波絶
縁性に優れた絶縁体層と温度補償用誘電体層を同時に焼
成できると共に、温度補償用コンデンサーとして安定し
た諸特性を有するコンデンサー内蔵複合回路基板を提供
することにある。
はMgO、SiO2、及び／またはCaOを主成分とする高周波絶
縁性に優れた絶縁体層と温度補償用誘電体層を同時に焼
成できると共に、温度補償用コンデンサーとして安定し
た諸特性を有するコンデンサー内蔵複合回路基板を提供
することにある。
本発明に係るコンデンサー内蔵複合回路基板は、チタ
ン酸カルシウム、チタン酸マグネシウム、チタン酸ラン
タン、チタン酸ストロンチウムおよびチタン酸ネオジウ
ムのいずれかを主成分とするセラミックスを誘電体層と
し、該誘電体層の上下面に電極層を設けてコンデンサー
部を形成し、該コンデンサー部を絶縁体層で挟持したコ
ンデンサー内蔵複合回路基板において、上記絶縁体層が
第１図に示す下記Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの各点で囲ま
れた範囲内のマグネシア（MgO）、シリカ（SiO2）、及
び／またはカルシア（CaO）を主成分とするセラミック
スからなり、かつ結晶相として少なくともフォルステラ
イト（Mg2SiO4）を含有することを特徴とする。但し、
Ｘ、Ｙ、Ｚはそれぞれマグネシア（MgO）、シリカ（SiO
2）及びカルシア（CaO）の重量％を表す。
ン酸カルシウム、チタン酸マグネシウム、チタン酸ラン
タン、チタン酸ストロンチウムおよびチタン酸ネオジウ
ムのいずれかを主成分とするセラミックスを誘電体層と
し、該誘電体層の上下面に電極層を設けてコンデンサー
部を形成し、該コンデンサー部を絶縁体層で挟持したコ
ンデンサー内蔵複合回路基板において、上記絶縁体層が
第１図に示す下記Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの各点で囲ま
れた範囲内のマグネシア（MgO）、シリカ（SiO2）、及
び／またはカルシア（CaO）を主成分とするセラミック
スからなり、かつ結晶相として少なくともフォルステラ
イト（Mg2SiO4）を含有することを特徴とする。但し、
Ｘ、Ｙ、Ｚはそれぞれマグネシア（MgO）、シリカ（SiO
2）及びカルシア（CaO）の重量％を表す。
Ｘ Ｙ Ｚ Ａ 60 40 0 Ｂ 40 60 0 Ｃ 30 60 10 Ｄ 30 40 30 Ｅ 40 30 30 Ｆ 60 30 10 また、絶縁体層がフォルステライト（Mg2SiO4）と、
エンスタタイト（MgSiO3）、モンチセライト（CaMgSi
O4）またはアカーマナイト（Ca2MgSi2Ｏ7）の内、少な
くとも一種の結晶相を有することが望ましい。
エンスタタイト（MgSiO3）、モンチセライト（CaMgSi
O4）またはアカーマナイト（Ca2MgSi2Ｏ7）の内、少な
くとも一種の結晶相を有することが望ましい。
さらに、本願発明のコンデンサー内蔵複合回路基板
は、誘電体層と該誘電体層及び電極層とから形成される
コンデンサー部を挟持した絶縁体層とを同時焼成して成
るものである。
は、誘電体層と該誘電体層及び電極層とから形成される
コンデンサー部を挟持した絶縁体層とを同時焼成して成
るものである。
即ち、前記絶縁体層の組成は第１図において、MgOが6
0重量％を越えると焼成温度が1400℃以上となり前記温
度補償用誘電体材料と同時焼成できず、30重量％未満で
はコンデンサー部の絶縁抵抗値及び絶縁破壊電圧が低下
してしまい実用範囲を越えてしまう。
0重量％を越えると焼成温度が1400℃以上となり前記温
度補償用誘電体材料と同時焼成できず、30重量％未満で
はコンデンサー部の絶縁抵抗値及び絶縁破壊電圧が低下
してしまい実用範囲を越えてしまう。
また、SiO2が60重量％を越えると絶縁体層の熱膨張率
が低下し、該絶縁体層と前記温度補償用誘電体層との熱
膨張差により、該温度補償用誘電体層にクラックが発生
し、絶縁抵抗値及び絶縁破壊電圧が低くなり実用範囲を
越え、30重量％未満では焼成温度が1400℃以上となり、
前記温度補償用誘電体材料と同時焼成できない。
が低下し、該絶縁体層と前記温度補償用誘電体層との熱
膨張差により、該温度補償用誘電体層にクラックが発生
し、絶縁抵抗値及び絶縁破壊電圧が低くなり実用範囲を
越え、30重量％未満では焼成温度が1400℃以上となり、
前記温度補償用誘電体材料と同時焼成できない。
一方、CaOは30重量％を越えると焼成温度が1400℃以
上となり、前記温度補償用誘電体材料と同時焼成できな
いか、また同時焼成できたとしてもCaSiO3またはCa2SiO
4等のカルシウムケイ酸塩が析出すると共に絶縁抵抗値
及び絶縁破壊電圧が低下し実用範囲を越える。
上となり、前記温度補償用誘電体材料と同時焼成できな
いか、また同時焼成できたとしてもCaSiO3またはCa2SiO
4等のカルシウムケイ酸塩が析出すると共に絶縁抵抗値
及び絶縁破壊電圧が低下し実用範囲を越える。
故に、前記絶縁体層の組成は第１図のＡ、Ｂ、Ｃ、
Ｄ、Ｅ、Ｆの各点に囲まれた範囲内に特定される。
Ｄ、Ｅ、Ｆの各点に囲まれた範囲内に特定される。
コンデンサー部を挾持した絶縁体層の組成が主成分で
あるマグネシア（MgO）、シリカ（SiO2）及び／または
カルシア（CaO）を第１図に示すＡ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆの各点に囲まれた範囲内となる様に調整することによ
り、前記絶縁体材料をチタン酸カルシウム（CaTiO3）、
チタン酸マグネシウム（MgTiO4）、チタン酸ランタン
（La2Ti2Ｏ7）、チタン酸ストロンチウム（SrTiO3）ま
たはチタン酸ネオジウム（Nd2Ti2Ｏ7）のいずれかを主
成分とする温度補償用誘電体材料が焼結する1240℃乃至
1340℃の焼成温度にて同時に焼成一体化することができ
るとともに、焼成一体化された絶縁体層にはフォルステ
ライト（Mg2SiO4）結晶相以外に、該フォルステライト
結晶相の熱膨張率と異なる熱膨張率を有するエンスタタ
イト（MgSiO3）、モンチセライト（CaMgSiO4）及びアカ
ーマナイト（Ca2MgSi2Ｏ7）の結晶相が少なくとも１種
形成され、前記絶縁体の熱膨張率が調整できることとな
る。
あるマグネシア（MgO）、シリカ（SiO2）及び／または
カルシア（CaO）を第１図に示すＡ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆの各点に囲まれた範囲内となる様に調整することによ
り、前記絶縁体材料をチタン酸カルシウム（CaTiO3）、
チタン酸マグネシウム（MgTiO4）、チタン酸ランタン
（La2Ti2Ｏ7）、チタン酸ストロンチウム（SrTiO3）ま
たはチタン酸ネオジウム（Nd2Ti2Ｏ7）のいずれかを主
成分とする温度補償用誘電体材料が焼結する1240℃乃至
1340℃の焼成温度にて同時に焼成一体化することができ
るとともに、焼成一体化された絶縁体層にはフォルステ
ライト（Mg2SiO4）結晶相以外に、該フォルステライト
結晶相の熱膨張率と異なる熱膨張率を有するエンスタタ
イト（MgSiO3）、モンチセライト（CaMgSiO4）及びアカ
ーマナイト（Ca2MgSi2Ｏ7）の結晶相が少なくとも１種
形成され、前記絶縁体の熱膨張率が調整できることとな
る。
次に本発明のコンデンサー内蔵複合回路基板を第２図
に示す実施例に基づき詳細に説明する。
に示す実施例に基づき詳細に説明する。
第２図は本発明のコンデンサー内蔵複合回路基板の一
実施例を示す断面図である。
実施例を示す断面図である。
図において、１は絶縁体層、２はコンデンサー部、３
は電気配線用導体で、前記コンデンサー部２は交互に積
層された誘電体層４と電極層５とから成る。
は電気配線用導体で、前記コンデンサー部２は交互に積
層された誘電体層４と電極層５とから成る。
前記絶縁体層１は、その組成が第１図に示す下記Ａ、
Ｂ、Ｃ、Ｄ、Ｅ、Ｆの各点 Ｘ Ｙ Ｚ Ａ 60 40 0 Ｂ 40 60 0 Ｃ 30 60 10 Ｄ 30 40 30 Ｅ 40 30 30 Ｆ 60 30 10 但し、Ｘ、Ｙ、Ｚはそれぞれマグネシア（MgO）、シ
リカ（SiO2）及びカルシア（CaO）の重量％を表わす。
Ｂ、Ｃ、Ｄ、Ｅ、Ｆの各点 Ｘ Ｙ Ｚ Ａ 60 40 0 Ｂ 40 60 0 Ｃ 30 60 10 Ｄ 30 40 30 Ｅ 40 30 30 Ｆ 60 30 10 但し、Ｘ、Ｙ、Ｚはそれぞれマグネシア（MgO）、シ
リカ（SiO2）及びカルシア（CaO）の重量％を表わす。
で囲まれた範囲内となるように、MgO、SiO2及び／また
はCaOから成るセラミック原料粉末を混合し、該混合物
を1100℃乃至1300℃の温度で仮焼する。その後、前記仮
焼物を粉砕したセラミック粉末に適当な有機バインダ
ー、分散剤、可塑剤及び溶剤を添加混合して泥漿物を作
り、該泥漿物をたとえば従来周知のドクターブレード法
等によりシート状に成形し、得られたグリーンシートを
複数枚積層したものから形成される。
はCaOから成るセラミック原料粉末を混合し、該混合物
を1100℃乃至1300℃の温度で仮焼する。その後、前記仮
焼物を粉砕したセラミック粉末に適当な有機バインダ
ー、分散剤、可塑剤及び溶剤を添加混合して泥漿物を作
り、該泥漿物をたとえば従来周知のドクターブレード法
等によりシート状に成形し、得られたグリーンシートを
複数枚積層したものから形成される。
また、前記コンデンサー部２はCaTiO3、Mg2TiO4、La2
Ti2Ｏ7、SrTiO3、またはNd2Ti2Ｏ7のいずれかを主成分
とする温度補償用誘電体材料の原料粉末に適当な有機バ
インダー、分散剤、可塑剤、及び溶剤を添加混合して泥
漿物を作り、該泥漿物を例えば従来周知の引き上げ法等
によりシート状に成形する。得られた誘電体のグリーン
シートにはその上面に銀・パラジウム（Ag-Pd）合金等
からなり、該金属の金属粉末に適当な溶剤、溶媒を添加
混合した合金ペーストを従来周知のスクリーン印刷法等
により所定の電極パターンに被着し、電極層５を形成す
る。
Ti2Ｏ7、SrTiO3、またはNd2Ti2Ｏ7のいずれかを主成分
とする温度補償用誘電体材料の原料粉末に適当な有機バ
インダー、分散剤、可塑剤、及び溶剤を添加混合して泥
漿物を作り、該泥漿物を例えば従来周知の引き上げ法等
によりシート状に成形する。得られた誘電体のグリーン
シートにはその上面に銀・パラジウム（Ag-Pd）合金等
からなり、該金属の金属粉末に適当な溶剤、溶媒を添加
混合した合金ペーストを従来周知のスクリーン印刷法等
により所定の電極パターンに被着し、電極層５を形成す
る。
尚、絶縁体層１及びコンデンサー部２の上下面の導通
をはかるため、絶縁体及び誘電体のグリーンシートには
打ち抜き加工等によりスルホール部６が形成され、該ス
ルホール部６には前記合金ペーストが充填されている。
をはかるため、絶縁体及び誘電体のグリーンシートには
打ち抜き加工等によりスルホール部６が形成され、該ス
ルホール部６には前記合金ペーストが充填されている。
次いで、前記絶縁体及び誘電体のグリーンシートを夫
々積層して熱圧着し、得られた積層体を大気中、200℃
乃至400℃の温度で脱バインダーし、その後、1240℃乃
至1340℃の温度にて一体化焼成することにより、コンデ
ンサー部２を内蔵した絶縁基板を得る。
々積層して熱圧着し、得られた積層体を大気中、200℃
乃至400℃の温度で脱バインダーし、その後、1240℃乃
至1340℃の温度にて一体化焼成することにより、コンデ
ンサー部２を内蔵した絶縁基板を得る。
かくして前記一体焼成後の絶縁体層１表面にスクリー
ン印刷法によりAg-Pd系合金ペーストを使用して電気配
線用導体パターンを、また必要に応じて酸化ルテニウム
（RuO2）等を主成分とするペーストを使用して抵抗パタ
ーンをそれぞれ印刷し、大気中および850℃の温度で焼
成することにより抵抗体７を有するコンデンサー内蔵複
合回路基板が得られる。
ン印刷法によりAg-Pd系合金ペーストを使用して電気配
線用導体パターンを、また必要に応じて酸化ルテニウム
（RuO2）等を主成分とするペーストを使用して抵抗パタ
ーンをそれぞれ印刷し、大気中および850℃の温度で焼
成することにより抵抗体７を有するコンデンサー内蔵複
合回路基板が得られる。
また、電気配線用導体パターンに銅（Cu）を主成分と
するペーストを使用する場合には、抵抗パターンに硼化
ランタン（LaB6）や酸化スズ（SnO2）を主成分とするペ
ーストを使用して印刷し、窒素雰囲気中およそ900℃の
温度で焼成することにより、前記と同様のコンデンサー
内蔵複合回路基板が得られる。
するペーストを使用する場合には、抵抗パターンに硼化
ランタン（LaB6）や酸化スズ（SnO2）を主成分とするペ
ーストを使用して印刷し、窒素雰囲気中およそ900℃の
温度で焼成することにより、前記と同様のコンデンサー
内蔵複合回路基板が得られる。
次に実験例に基づき本発明を説明する。
絶縁体層の組成が第１表に示す組成比となる様に、Mg
O、SiO2及び／またはCaOから成るセラミック原料粉末を
混合し、該混合物を1100℃乃至1300℃の温度で仮焼を行
った。その後、前記仮焼物を所望の粒度に粉砕調整し、
得られた原料粉末に適当な有機バインダー及び溶媒を添
加して泥漿状となすとともに、該泥漿物をドクターブレ
ード法により厚さ約200μｍのグリーンシートを成形
し、しかる後、該グリーンシートに打ち抜き加工を施
し、170mm角の絶縁体シートを得た。
O、SiO2及び／またはCaOから成るセラミック原料粉末を
混合し、該混合物を1100℃乃至1300℃の温度で仮焼を行
った。その後、前記仮焼物を所望の粒度に粉砕調整し、
得られた原料粉末に適当な有機バインダー及び溶媒を添
加して泥漿状となすとともに、該泥漿物をドクターブレ
ード法により厚さ約200μｍのグリーンシートを成形
し、しかる後、該グリーンシートに打ち抜き加工を施
し、170mm角の絶縁体シートを得た。
一方、第１表に示す温度補償用誘電体材料を主成分と
する原料粉末に適当な有機バインダー及び溶媒を添加混
合して泥漿状となすとともに、該泥漿物を引き上げ法に
よりコンデンサーの容量設定のため厚さ20μｍ乃至60μ
ｍのグリーンシートを成形し、しかる後、該グリーンシ
ートに打ち抜き加工を施し、170mm角の誘電体シートを
得た。
する原料粉末に適当な有機バインダー及び溶媒を添加混
合して泥漿状となすとともに、該泥漿物を引き上げ法に
よりコンデンサーの容量設定のため厚さ20μｍ乃至60μ
ｍのグリーンシートを成形し、しかる後、該グリーンシ
ートに打ち抜き加工を施し、170mm角の誘電体シートを
得た。
次いで、前記誘電体シートにスクリーン印刷等の厚膜
印刷法によりAg-Pd合金ペーストを用いて約1mm乃至10mm
角の電極パターンを必要とする静電容量に応じて印刷形
成する。
印刷法によりAg-Pd合金ペーストを用いて約1mm乃至10mm
角の電極パターンを必要とする静電容量に応じて印刷形
成する。
また、前記絶縁体シート及び誘電体シートに予め形成
されたスルホール部にはスクリーン印刷法等によりAg-P
d合金ペーストを充填する。
されたスルホール部にはスクリーン印刷法等によりAg-P
d合金ペーストを充填する。
しかる後、前記絶縁体シートの間に誘電体シートを複
数枚挾み込み、熱圧着し、得られた積層体を大気中200
℃乃至400℃の温度で脱バインダーし、続いて第１表に
示す温度にて大気中で焼成する。
数枚挾み込み、熱圧着し、得られた積層体を大気中200
℃乃至400℃の温度で脱バインダーし、続いて第１表に
示す温度にて大気中で焼成する。
上記評価試料によりLCRメーターを使用してコンデン
サー部の電極層間の短絡の有無を確認した後、JIS C 51
02の規定に準じて前記LCRメーターにより周波数1MHz、
入力信号レベル1.0Vrmsの測定条件にて−55℃及び125℃
における静電容量を測定して該静電容量の変化率を温度
係数（TCC）として算出した。同様に、コンデンサー部
に25Vの直流電圧を印加し60秒後の抵抗値を測定し、該
抵抗値を絶縁抵抗値とした。また、コンデンサー部の端
子間に毎秒100Vの速度で電圧を印加し、その時の漏れ電
流値が1.0mAを越えた瞬間の電圧値を測定し、該測定値
をもって絶縁破壊電圧とした。
サー部の電極層間の短絡の有無を確認した後、JIS C 51
02の規定に準じて前記LCRメーターにより周波数1MHz、
入力信号レベル1.0Vrmsの測定条件にて−55℃及び125℃
における静電容量を測定して該静電容量の変化率を温度
係数（TCC）として算出した。同様に、コンデンサー部
に25Vの直流電圧を印加し60秒後の抵抗値を測定し、該
抵抗値を絶縁抵抗値とした。また、コンデンサー部の端
子間に毎秒100Vの速度で電圧を印加し、その時の漏れ電
流値が1.0mAを越えた瞬間の電圧値を測定し、該測定値
をもって絶縁破壊電圧とした。
一方、絶縁体層の結晶相は、前記評価試料を使用して
Ｘ線回折測定を行い、評価試料表面のＸ線回折パターン
により同定した。また、絶縁体層及び誘電体層の熱膨張
率は、それぞれ前記評価試料と同一組成である縦3mm、
横3mm、長さ40mmの角柱状の試験片を前記評価試料の焼
成と同時に焼成し、40℃乃至800℃の温度範囲における
平均熱膨張率を測定した。
Ｘ線回折測定を行い、評価試料表面のＸ線回折パターン
により同定した。また、絶縁体層及び誘電体層の熱膨張
率は、それぞれ前記評価試料と同一組成である縦3mm、
横3mm、長さ40mmの角柱状の試験片を前記評価試料の焼
成と同時に焼成し、40℃乃至800℃の温度範囲における
平均熱膨張率を測定した。
以上の結果を第１表に示す。
尚、本発明のコンデンサー内蔵複合回路基板は前述の
実施例にのみ限定されるものではなく、受動部品である
抵抗体を絶縁基板の両面に形成すれば、より一層の小型
化・高密度化が実現できることは言うまでもない。
実施例にのみ限定されるものではなく、受動部品である
抵抗体を絶縁基板の両面に形成すれば、より一層の小型
化・高密度化が実現できることは言うまでもない。
本発明のコンデンサー内蔵複合回路基板によれば、マ
グネシア、シリカ及び／またはカルシアを主成分とする
高周波絶縁性に優れた絶縁体層と温度補償用誘電体材料
と同時に焼成一体化することができる上、前記絶縁体層
と温度補償用誘電体層の熱膨張率を互いに極めて近似し
たものとすることができることから、誘電体層にクラッ
ク等の欠陥を生じることなく絶縁抵抗及び絶縁破壊電圧
に優れた温度補償用コンデンサー部を内蔵することが可
能となり、その結果、ハイブリッド基板等に最適な小型
化・高密度化されたコンデンサー内蔵複合回路基板を得
ることができる。
グネシア、シリカ及び／またはカルシアを主成分とする
高周波絶縁性に優れた絶縁体層と温度補償用誘電体材料
と同時に焼成一体化することができる上、前記絶縁体層
と温度補償用誘電体層の熱膨張率を互いに極めて近似し
たものとすることができることから、誘電体層にクラッ
ク等の欠陥を生じることなく絶縁抵抗及び絶縁破壊電圧
に優れた温度補償用コンデンサー部を内蔵することが可
能となり、その結果、ハイブリッド基板等に最適な小型
化・高密度化されたコンデンサー内蔵複合回路基板を得
ることができる。
第１図は本発明の絶縁体層の組成範囲を示す三元系図、
第２図は本発明のコンデンサー内蔵複合回路基板の一実
施例を示す断面図である。 １……絶縁体層 ２……コンデンサー部 ４……誘電体層 ５……電極層
第２図は本発明のコンデンサー内蔵複合回路基板の一実
施例を示す断面図である。 １……絶縁体層 ２……コンデンサー部 ４……誘電体層 ５……電極層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤川 信義 鹿児島県国分市山下町１番４号 京セラ 株式会社総合研究所内 審査官 松本 貢 (56)参考文献 特開 昭58−17651（ＪＰ，Ａ) 特開 昭59−144115（ＪＰ，Ａ) 特開 昭63−295473（ＪＰ，Ａ)
Claims (3)
- 【請求項１】チタン酸カルシウム、チタン酸マグネシウ
ム、チタン酸ランタン、チタン酸ストロンチウムおよび
チタン酸ネオジウムのいずれかを主成分とするセラミッ
クスを誘電体層とし、該誘電体層の上下面に電極層を設
けてコンデンサー部を形成し、該コンデンサー部を絶縁
体層で挟持したコンデンサー内蔵複合回路基板におい
て、上記絶縁体層が第１図に示す下記Ａ、Ｂ、Ｃ、Ｄ、
Ｅ、Ｆの各点で囲まれた範囲内のマグネシア（MgO）、
シリカ（SiO2）、及び／またはカルシア（CaO）を主成
分とするセラミックスからなり、かつ結晶相として少な
くともフォルステライト（Mg2SiO4）を含有することを
特徴とするコンデンサー内蔵複合回路基板。但し、Ｘ、
Ｙ、Ｚはそれぞれマグネシア（MgO）、シリカ（SiO2）
及びカルシア（CaO）の重量％を表す。 Ｘ Ｙ Ｚ Ａ 60 40 0 Ｂ 40 60 0 Ｃ 30 60 10 Ｄ 30 40 30 Ｅ 40 30 30 Ｆ 60 30 10 - 【請求項２】前記絶縁体層がフォルステライト（Mg2SiO
4）と、エンスタタイト（MgSiO3）、モンチセライト（C
aMgSiO4）またはアカーマナイト（Ca2MgSi2Ｏ7）の内、
少なくとも一種の結晶相を有することを特徴とする特許
請求の範囲第１項記載のコンデンサー内蔵複合回路基
板。 - 【請求項３】前記誘電体層と該誘電体層及び電極層とか
ら形成されるコンデンサー部を挟持した絶縁体層とを同
時焼成して成ることを特徴とする特許請求の範囲第１項
記載のコンデンサー内蔵複合回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130748A JP2700921B2 (ja) | 1989-05-24 | 1989-05-24 | コンデンサー内蔵複合回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130748A JP2700921B2 (ja) | 1989-05-24 | 1989-05-24 | コンデンサー内蔵複合回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309691A JPH02309691A (ja) | 1990-12-25 |
| JP2700921B2 true JP2700921B2 (ja) | 1998-01-21 |
Family
ID=15041694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1130748A Expired - Fee Related JP2700921B2 (ja) | 1989-05-24 | 1989-05-24 | コンデンサー内蔵複合回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2700921B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005057996A2 (en) * | 2003-12-09 | 2005-06-23 | Synergy Microwave Corporation | User-definable thermal drift voltage control oscillator |
| JP6065355B2 (ja) * | 2011-09-20 | 2017-01-25 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817651A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 多層回路板とその製造方法 |
| JPS59144115A (ja) * | 1983-02-08 | 1984-08-18 | 太陽誘電株式会社 | 電子部品用セラミツク体及びその製造法 |
| JPS63295473A (ja) * | 1987-05-27 | 1988-12-01 | Shoei Kagaku Kogyo Kk | 回路基板用誘電体材料 |
-
1989
- 1989-05-24 JP JP1130748A patent/JP2700921B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02309691A (ja) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753887B2 (ja) | コンデンサー内蔵複合回路基板 | |
| US7243424B2 (en) | Production method for a multilayer ceramic substrate | |
| JP2008273817A (ja) | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック | |
| WO2007086184A1 (ja) | 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法 | |
| JP2681216B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2700921B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2753892B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2003063861A (ja) | 複合積層セラミック電子部品及びその製造方法 | |
| JP2784555B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2931448B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2700920B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2743115B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2620640B2 (ja) | コンデンサー内蔵複合回路基板及びその製造方法 | |
| JP2979527B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2842705B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2989945B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2866508B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP2784545B2 (ja) | 複合回路基板用誘電体磁器組成物 | |
| JPH05178659A (ja) | 絶縁体磁器組成物 | |
| JP3372061B2 (ja) | 高周波誘電体材料ならびに共振器およびその製造方法 | |
| JP2001189555A (ja) | 多層基板 | |
| JP2003026472A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 | |
| JP4623851B2 (ja) | 多層配線基板 | |
| JP3358569B2 (ja) | 回路基板用結晶化ガラス組成物、結晶化ガラス焼結体、絶縁体組成物、絶縁体ペーストおよび厚膜回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |