JP2003026472A - 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 - Google Patents

積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体

Info

Publication number
JP2003026472A
JP2003026472A JP2001213371A JP2001213371A JP2003026472A JP 2003026472 A JP2003026472 A JP 2003026472A JP 2001213371 A JP2001213371 A JP 2001213371A JP 2001213371 A JP2001213371 A JP 2001213371A JP 2003026472 A JP2003026472 A JP 2003026472A
Authority
JP
Japan
Prior art keywords
ceramic
weight
raw
electronic component
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001213371A
Other languages
English (en)
Inventor
Sadaaki Sakamoto
禎章 坂本
Hirobumi Sunahara
博文 砂原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001213371A priority Critical patent/JP2003026472A/ja
Publication of JP2003026472A publication Critical patent/JP2003026472A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】 【課題】 いわゆる無収縮プロセスを用いて比較的低温
で焼結可能な積層セラミック電子部品において、誘電率
やQ値が高く、所望の温度安定性を与えることができる
ようにする。 【解決手段】 積層セラミック電子部品のセラミック層
となる生のセラミック層10〜20に含まれるセラミッ
ク材料として、BaO−TiO2 −ReO3/2 −Bi2
3 (Reは希土類元素)系の組成を有する、セラミッ
ク組成物と、13〜50重量%のSiO2 と3〜30重
量%のB2 3 と40〜80重量%のアルカリ土類金属
酸化物と0.1〜10重量%のLi2 Oとを含む、ガラ
ス組成物とを含み、ガラス組成物の含有量が10〜40
重量%である、セラミック材料を用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、積層セラミック
電子部品の製造方法、積層セラミック電子部品および積
層セラミック電子部品製造用の生の複合積層体に関する
もので、特に、いわゆる無収縮プロセスを適用した積層
セラミック電子部品の製造方法、この製造方法によって
得られた積層セラミック電子部品、および無収縮プロセ
スを適用しながら積層セラミック電子部品を製造するに
あたって焼成工程に付される中間製品としての生の複合
積層体に関するものである。
【0002】
【従来の技術】マイクロ波用の共振器やフィルタ等の電
子部品の小型化を図るため、従来、次のような手段が講
じられている。
【0003】まず、空胴共振器にあっては、それを構成
する誘電体を高い比誘電率を有するセラミック誘電体に
置き換えることがなされている。これは、誘電体の比誘
電率をεとすると、誘電体内部では電磁波の持つ波長が
自由空間での波長の1/ε1/ 2 倍に短縮される効果を利
用し、共振器やフィルタ等の小型化を図ろうとするもの
である。
【0004】ところが、共振器として使用できる温度係
数を持つセラミック誘電体材料の比誘電率εは、これま
でのところ、100以下に限定されていて、最近のさら
なる小型化の要求には十分に応えられなくなっている。
【0005】また、共振器やフィルタ等の電子部品の小
型化のためには、たとえばLC回路を構成するLC共振
器やLCフィルタのように複合化された電子部品を提供
することが有効である。
【0006】さらに、上述のように複合化された電子部
品を提供するにあたって、積層コンデンサや多層基板な
どの分野で実用化されている積層技術を適用すること
が、より一層の小型化を可能にし、また、電子部品の信
頼性も高めることもできる。
【0007】このように、共振器やフィルタ等の電子部
品の小型化を図るためには、そこで用いられる誘電体の
比誘電率を高めるとともに、積層技術を用いて複数の機
能素子の複合化を図ることが有効である。
【0008】
【発明が解決しようとする課題】上述のように、積層技
術を用いて作製された積層セラミック電子部品には、内
部電極のような配線導体が内蔵されるが、たとえば、マ
イクロ波帯域において高いQ値を与え得るLC共振器や
LCフィルタのような積層セラミック電子部品を得るた
めには、配線導体の導電率を高くすることが必要であ
る。そのため、たとえば、金、銀または銅などの導電率
の高い金属材料が配線導体において用いられる。
【0009】他方、LC共振器やLCフィルタのような
積層セラミック電子部品において用いられる誘電体材料
は、比誘電率が高いこと、Q値が高いこと、および温度
安定性に優れていることが望ましいが、そればかりでな
く、比較的低温で焼結が可能なものでなければならな
い。なぜなら、積層セラミック電子部品に関連して設け
られる配線導体は、積層セラミック電子部品の製造過程
において、誘電体材料と同時に焼成されるが、前述した
ように、高い導電率を有する金、銀または銅などの金属
材料は、融点が比較的低いので、誘電体材料は、この比
較的低い融点より低い温度で焼結可能でなければならな
いためである。
【0010】また、多層セラミック基板のような積層セ
ラミック電子部品には、IC等のチップ部品が搭載され
たり、この積層型セラミック電子部品を回路基板上に実
装したりするように用いられるため、積層型セラミック
電子部品には、たとえばI/O接続端子となるべき端子
電極が設けられている。このような積層セラミック電子
部品の小型化を図るためには、これら端子電極をより狭
ピッチで設けることが有効である。
【0011】また、多層セラミック基板のような積層セ
ラミック電子部品の内部には、前述したように、内部電
極のような配線導体が設けられている。この場合におい
て、積層セラミック電子部品の小型化を図るためには、
これら配線導体をより高密度に設けることが有効であ
る。
【0012】これらの小型化のための対策を効果的に機
能させるためには、積層セラミック電子部品を得るため
の生の積層構造物が、焼成工程において、高い寸法精度
をもって焼結されることが必要である。しかしながら、
生の積層構造物に備える生のセラミック層に含まれるセ
ラミック材料が、比誘電率の比較的高い誘電体セラミッ
ク材料である場合には、焼結後の寸法精度は、±0.5
%程度に留まっているのが現状である。
【0013】上述した寸法精度の向上を図るため、特許
第2554415号公報には、いわゆる無収縮プロセス
による積層セラミック電子部品の製造方法が提案されて
いる。この方法では、生の積層構造物を挟むように、生
のセラミック層に含まれるセラミック材料の焼結温度で
は焼結しない無機材料粉末を含む収縮抑制層を配置した
状態の生の複合積層体を作製し、この生の複合積層体
を、収縮抑制層に含まれる無機材料粉末が焼結しない温
度で焼成することが行なわれる。
【0014】上述した無収縮プロセスによれば、焼成工
程において、生のセラミック層の主面方向での収縮が抑
制されるため、得られた積層セラミック電子部品の寸法
精度を高くすることができる。
【0015】この発明の目的は、上述したような無収縮
プロセスを適用して寸法精度の高い積層セラミック電子
部品を製造し得る方法において、誘電率やQ値が高く、
かつ所望の温度安定性を与え得る積層セラミック電子部
品を得ることができ、しかも比較的低温で焼成工程を実
施できるようにしようとすることである。
【0016】
【課題を解決するための手段】この発明は、複数の積層
された生のセラミック層および生のセラミック層の特定
のものに関連して設けられる配線導体とを備える、生の
積層構造物を作製する工程と、生の積層構造物を挟むよ
うに、生のセラミック層に含まれるセラミック材料の焼
結温度では焼結しない無機材料粉末を含む収縮抑制層を
配置し、それによって、生の複合積層体を作製する工程
と、生の複合積層体を、収縮抑制層に含まれる無機材料
粉末が焼結しない温度で焼成する工程とを備える、積層
セラミック電子部品の製造方法にまず向けられるもので
あって、上述した技術的課題を解決するため、生のセラ
ミック層に含まれるセラミック材料の組成に特徴を有す
るものである。
【0017】すなわち、この発明に係る積層セラミック
電子部品の製造方法では、生のセラミック層に含まれる
セラミック材料として、BaO−TiO2 −ReO3/2
−Bi2 3 (ただし、Reは希土類元素である。)系
の組成を有する、第1セラミック組成物と、13〜50
重量%のSiO2 と3〜30重量%のB2 3 と40〜
80重量%のアルカリ土類金属酸化物と0.1〜10重
量%のLi2 Oとを含む、ガラス組成物とを含み、か
つ、ガラス組成物の含有量が10〜40重量%である、
セラミック材料を用いることを特徴としている。
【0018】上述したセラミック材料は、さらに、Cu
Oを含んでいてもよい。この場合、セラミック材料中の
CuOの含有量は、5重量%以下であることが好まし
い。
【0019】また、セラミック材料は、さらに、TiO
2 、CaTiO3 、SrTiO3 およびNd2 Ti2
7 から選ばれた少なくとも1種からなる第2セラミック
組成物を含んでいてもよい。この場合には、ガラス組成
物に含まれるLi2 Oの含有量は、0.5〜10重量%
以上となるように選ばれる。
【0020】上述の第2セラミック組成物のセラミック
材料中の含有量は、好ましくは、30重量%以下に選ば
れる。
【0021】また、セラミック材料が、上述したような
第2セラミック組成物とCuOとの双方を含む場合、セ
ラミック材料中における第2セラミック組成物の含有量
は30重量%以下であり、CuOの含有量は3重量%以
下であり、かつ、ガラス組成物に含まれるLi2 Oの含
有量は、0.5重量%以上であることが好ましい。
【0022】第1セラミック組成物は、xBaO−yT
iO2 −zReO3/2 (ただし、x、yおよびzは、モ
ル%を単位とするものであり、5≦x≦20、52.5
≦y≦70、15≦z≦42.5、x+y+z=100
である。)を主成分とし、この主成分100重量部に対
して、Bi2 3 を3〜30重量部含むことが好まし
い。
【0023】ガラス組成物に含まれるアルカリ土類金属
酸化物は、SrO、CaOおよびMgOから選ばれた少
なくとも1種と、BaOとを含み、かつ、これらの比率
は、SrOが35重量%以下、CaOが35重量%以
下、MgOが20重量%以下、およびBaOが40〜9
5重量%の範囲内にあることが好ましい。
【0024】この発明に係る積層セラミック電子部品の
製造方法において、前述したような生の複合積層体を焼
成する工程の後、未焼結の収縮抑制層を除去する工程を
さらに実施することが好ましい。
【0025】この発明は、また、上述したような製造方
法によって得られた、積層セラミック電子部品にも向け
られる。
【0026】さらに、この発明によれば、無収縮プロセ
スを適用しながら積層セラミック電子部品を製造するに
あたって焼成工程に付される中間製品としての生の複合
積層体も提供される。
【0027】すなわち、複数の積層された生のセラミッ
ク層および生のセラミック層の特定のものに関連して設
けられる配線導体とを備える、生の積層構造物と、生の
積層構造物を挟むように配置された、生のセラミック層
に含まれるセラミック材料の焼結温度では焼結しない無
機材料粉末を含む収縮抑制層とを備え、焼成し、次いで
収縮抑制層を除去することによって、生の積層構造物
が、目的とする積層セラミック電子部品を与える、積層
セラミック電子部品製造用の生の複合積層体である。
【0028】このような生の複合積層体において、この
発明では、生のセラミック層に含まれるセラミック材料
が、BaO−TiO2 −ReO3/2 −Bi2 3 (ただ
し、Reは希土類元素である。)系の組成を有する、第
1セラミック組成物と、13〜50重量%のSiO2
3〜30重量%のB2 3 と40〜80重量%のアルカ
リ土類金属酸化物と0.1〜10重量%のLi2 Oとを
含む、ガラス組成物とを含み、かつ、ガラス組成物の含
有量が10〜40重量%であることを特徴としている。
【0029】
【発明の実施の形態】図1ないし図3は、この発明の一
実施形態による製造方法によって製造される積層セラミ
ック電子部品の一例としてのLCフィルタを説明するた
めのものである。ここで、図1は、LCフィルタ1の外
観を示す斜視図であり、図2は、LCフィルタ1が与え
る等価回路図であり、図3は、LCフィルタ1を製造す
るにあたって焼成工程に付される中間製品としての生の
複合積層体2を分解して示す斜視図である。
【0030】LCフィルタ1は、図1に示すように、複
数の積層されたセラミック層をもって構成される積層構
造物としての部品本体3を備え、この部品本体3の外表
面上であって、各端部には、端子電極4および5が設け
られ、各側面の中間部には、端子電極6および7が設け
られている。
【0031】LCフィルタ1は、図2に示すように、端
子電極4および5の間に直列接続された2つのインダク
タンスL1およびL2を構成し、インダクタンスL1お
よびL2の接続点と端子電極6および7との間にキャパ
シタンスCを構成するものである。
【0032】図3を参照して、生の複合積層体2は、部
品本体3となるべき生の積層構造物8、および、生の積
層構造物8を挟むように配置される収縮抑制層9を備え
ている。生の積層構造物8は、複数の積層された生のセ
ラミック層10〜20を備えている。なお、生のセラミ
ック層の数は図示したものに限定されない。
【0033】生のセラミック層10〜20は、それぞ
れ、後述するような組成を有するセラミック材料を含む
スラリーを、たとえばドクターブレード法によって成形
して得られたセラミックグリーンシートをもって構成さ
れる。
【0034】また、図2に示すようなインダクタンスL
1およびL2ならびにキャパシタンスCを与えるため、
生のセラミック層10〜20の特定のものに関連して、
以下のような態様で配線導体が設けられる。
【0035】生のセラミック層11には、インダクタン
スL1の一部を構成するコイルパターン21が形成され
るとともに、このコイルパターン21の一方端から延び
る引出しパターン22が形成され、コイルパターン21
の他方端には、ビアホール導体23が設けられる。
【0036】生のセラミック層12上は、インダクタン
スL1の一部を構成するコイルパターン24が形成され
るとともに、その一方端には、ビアホール導体25が設
けられる。コイルパターン24の他方端は、前述したビ
アホール導体23に接続される。
【0037】生のセラミック層13には、上述のビアホ
ール導体25に接続されるビアホール導体26が設けら
れる。
【0038】生のセラミック層14には、キャパシタン
スCの一部を構成するコンデンサパターン27が形成さ
れるとともに、コンデンサパターン27から延びる引出
しパターン28および29が形成される。また、このセ
ラミック層14には、前述したビアホール導体26に接
続されるビアホール導体30が設けられる。
【0039】生のセラミック層15には、キャパシタン
スCの一部を構成するコンデンサパターン31が形成さ
れるとともに、コンデンサパターン31に接続されるビ
アホール導体32が設けられる。コンデンサパターン3
1は、前述したビアホール導体30に接続される。
【0040】生のセラミック層16には、キャパシタン
スCの一部を構成するコンデンサパターン33が形成さ
れるとともに、このコンデンサパターン33から延びる
引出しパターン34および35が形成される。また、こ
のセラミック層16には、前述したビアホール導体32
に接続されるビアホール導体36が設けられる。
【0041】生のセラミック層17には、上述のビアホ
ール導体36に接続されるビアホール導体37が設けら
れる。
【0042】生のセラミック層18には、インダクタン
スL2の一部を構成するコイルパターン38が形成され
るとともに、その一方端には、ビアホール導体39が設
けられる。コイルパターン38の他方端は、前述したビ
アホール導体37に接続される。
【0043】生のセラミック層19には、インダクタン
スL2の一部を構成するコイルパターン40が形成され
るとともに、このコイルパターン40の一方端から延び
る引出しパターン41が形成される。コイルパターン4
0の他方端は、前述したビアホール導体39に接続され
る。
【0044】このようなコイルパターン21、24、3
8および40、引き出しパターン22、28、29、3
4、35および41、ビアホール導体23、25、2
6、30、32、36、37および39、ならびにコン
デンサパターン27、31および33を形成するにあた
っては、たとえば金、銀または銅を導電成分として含む
導電性ペーストが用いられる。
【0045】また、コイルパターン21、24、38お
よび40、引出しパターン22、28、29、34、3
5および41、ならびに、コンデンサパターン27、3
1および33の形成のためには、たとえばスクリーン印
刷のような印刷法が適用される。
【0046】また、ビアホール導体23、25、26、
30、36、37および39を設けるには、関連の生の
セラミック層11〜18の各々となるべきセラミックグ
リーンシートに、パンチ等の方法によって貫通孔を設
け、この貫通孔に導電性ペーストを充填することが行な
われる。
【0047】収縮抑制層9は、生のセラミック層10〜
20に含まれるセラミック材料の焼結温度では焼結しな
い無機材料粉末を含むスラリーをシート状に成形して得
られた無機材料グリーンシートをもって与えられる。収
縮抑制層9に含まれる無機材料粉末は、生のセラミック
層10〜20に含まれるセラミック材料によって異なる
ことになるが、一般に、この無機材料としては、たとえ
ば、アルミナ、ジルコニア、ムライト、スピネルもしく
はマグネシア、またはこれらいずれか2つ以上の混合物
等を用いることができる。
【0048】生の複合積層体2を得るため、生のセラミ
ック層10〜20となるべき複数のセラミックグリーン
シートを積層して、生の積層構造物8を作製するととも
に、生の積層構造物8を挟むように、収縮抑制層9とな
るべき無機材料グリーンシートを配置し、これらを積層
方向にプレスすることが行なわれる。
【0049】なお、生の複合積層体2を作製するにあた
って、まず、生の積層構造物8を個別に作製した後で、
収縮抑制層9を配置するといった手順を採用するほか、
生のセラミック層10〜20となるべきセラミックグリ
ーンシートと収縮抑制層9となるべき無機材料グリーン
シートとを同時に積層するといった方法を採用してもよ
い。
【0050】生の複合積層体2は、次いで、収縮抑制層
9に含まれる無機材料粉末が焼結しない温度で焼成され
る。この焼成工程において、収縮抑制層9に含まれる無
機材料粉末は焼結しないため、収縮抑制層9には、実質
的な収縮が生じない。したがって、生の積層構造物8に
あっては、焼成工程において、厚み方向にのみ収縮が生
じ、セラミック層10〜20の主面方向での収縮は、収
縮抑制層9によって拘束されるため、実質的に生じない
ようにすることができる。その結果、生の積層構造物8
の焼結によって得られた、図1に示す部品本体3の寸法
精度を高めることができる。
【0051】次に、収縮抑制層9が除去され、それによ
って、生の積層構造物8によって与えられた部品本体3
が取り出される。ここで、収縮抑制層9は、未焼結の状
態であるので、これを剥離するなどして容易に除去する
ことができる。
【0052】次に、部品本体3の外表面上に、たとえ
ば、導電性ペーストを付与し、焼き付ける工程を適用し
て、端子電極4〜7が形成される。端子電極4〜7に
は、必要に応じて、めっき処理が施されてもよい。
【0053】上述した端子電極4は、図3に示した引出
しパターン22と電気的接続される。端子電極5は、引
出しパターン41に電気的に接続される。端子電極6
は、引出しパターン28および34に電気的に接続され
る。端子電極7は、引出しパターン29および35に電
気的に接続される。
【0054】図4および図5は、この発明の他の実施形
態による製造方法によって製造される積層セラミック電
子部品の他の例としての多層セラミック基板を説明する
ためのものである。ここで、図4は、多層セラミック基
板51を図解的に示す断面図であり、図5は、図4に示
した多層セラミック基板51を製造するにあたって焼成
工程に付される中間製品としての生の複合積層体52を
図解的に示す断面図である。
【0055】図4に示すように、多層セラミック基板5
1は、複数の積層されたセラミック層53を備え、セラ
ミック層53の特定のものに関連して種々の配線導体が
設けられている。
【0056】上述した配線導体としては、多層セラミッ
ク基板51の積層方向における端面上に形成されるいく
つかの外部導体膜54、セラミック層53の間の界面に
沿って形成されるいくつかの内部導体膜55、およびセ
ラミック層53を貫通するように形成されるいくつかの
ビアホール導体56がある。
【0057】外部導体膜54は、多層セラミック基板5
1の外表面上に搭載されるべき電子部品(図示せず。)
への接続のために用いられたり、この多層セラミック基
板51を実装する回路基板(図示せず。)への接続のた
めに用いられたりする。
【0058】内部導体膜55およびビアホール導体56
は、たとえばコンデンサやインダクタのような受動素子
を構成したり、これら素子を相互接続したりするように
機能する。
【0059】図4に示した多層セラミック基板51は、
図5に示す生の複合積層体52を焼成することによって
得られるものである。
【0060】生の複合積層体52は、多層セラミック基
板51となるべき生の積層構造物57、および、生の積
層構造物57を挟むように配置される収縮抑制層58を
備えている。生の積層構造物57は、前述したセラミッ
ク層53となるべき複数の積層された生のセラミック層
59を備えるとともに、前述した外部導体膜54、内部
導体膜55およびビアホール導体56を備えている。
【0061】生のセラミック層59は、後述するような
組成を有するセラミック材料を含むスラリーを、たとえ
ばドクターブレード法によって成形して得られたセラミ
ックグリーンシートをもって構成される。
【0062】外部導体膜54、内部導体膜55およびビ
アホール導体56の形成方法については、前述の図3に
示したコイルパターン21等およびビアホール導体23
等の場合と実質的に同様である。
【0063】収縮抑制層58は、生のセラミック層59
に含まれるセラミック材料の焼結温度では焼結しない無
機材料粉末を含むスラリーをシート状に成形して得られ
た無機材料グリーンシートをもって与えられる。収縮抑
制層53に含まれる無機材料粉末としては、前述の図3
に示した収縮抑制層9の場合と実質的に同様のものを用
いることができる。
【0064】生の複合積層体52を得た後、図1ないし
図3を参照して説明したLCフィルタ1の場合と実質的
に同様、焼成され、収縮抑制層58が除去されることに
よって、目的とする多層セラミック基板51を得ること
ができる。
【0065】以上説明したようなLCフィルタ1または
多層セラミック基板51の製造方法において、生のセラ
ミック層10〜20または59に含まれるセラミック材
料として、BaO−TiO2 −ReO3/2 −Bi2 3
(ただし、Reは希土類元素である。)系の組成を有す
る、第1セラミック組成物と、13〜50重量%のSi
2 と3〜30重量%のB2 3 と40〜80重量%の
BaO、SrO、CaOおよびMgOから選ばれた少な
くとも1種のアルカリ土類金属酸化物と0.1〜10重
量%のLi2 Oとを含む、ガラス組成物とを含み、か
つ、ガラス組成物の含有量が10〜40重量%である、
セラミック材料が用いられる。
【0066】このようなセラミック材料を生のセラミッ
ク層10〜20または59において用いることにより、
生の複合積層体2または52を焼成するにあたって、配
線導体21〜41または54〜56に含まれる導電成分
として、比抵抗の小さい銀、金または銅を用いても、こ
れらの融点より低い温度を適用しての焼成を実施して、
セラミック層10〜20または59を焼結させることが
できる。
【0067】また、これら生のセラミック層10〜20
または59を焼結させて得られた部品本体3または多層
セラミック基板51におけるセラミック部分を、高周波
域、特にマイクロ波域またはミリ波域において、比誘電
率が高く、温度安定性に優れたものとすることができ
る。
【0068】上述したセラミック材料において、ガラス
組成物の含有量は比較的多く、10〜40重量%とされ
る。その理由は以下のとおりである。
【0069】この発明に係る製造方法では、いわゆる無
収縮プロセスが適用されるので、焼成時の収縮方向は、
生の積層構造物8または57の厚み方向にのみ実質的に
限定される。すなわち、焼成時において、生の積層構造
物8および57は、厚みが小さくなる方向にのみ実質的
に収縮される。そのため、厚み方向のみならず、主面方
向での収縮も生じる一般的な焼成の場合と比較すると、
焼結に必要なガラス組成物のような流動性成分をより多
く必要とする。
【0070】なお、一般的な焼成の場合には、流動性成
分が過剰になると、セラミック材料は過焼成となり、ガ
ラス組成物中のアルカリ、酸化ホウ素のような成分の一
部が遊離して、焼結体の耐湿性を低下させるが、この発
明のように、無収縮プロセスを適用した場合には、一般
的な焼成の場合と比べて、過焼成となりにくく、そのた
め、より多くのガラス組成物を含んでいても、耐湿性の
低下が起こりにくい。
【0071】これらの事情から、ガラス組成物の含有量
は10重量%以上かつ40重量%以下とされる。すなわ
ち、ガラス組成物の含有量が10重量%未満であると、
焼結せず、他方、40重量%を超えると、耐湿性が低下
する。
【0072】上述したセラミック材料に含まれる第1セ
ラミック組成物において主成分としてのBaO、TiO
2 およびReO3/2 の3元組成図が図6に示されてい
る。
【0073】図6は、BaO、TiO2 およびReO
3/2 の合計100重量部に対して、Bi2 3 を10重
量部添加した場合におけるBaO、TiO2 およびRe
3/2の好ましい組成範囲を斜線を施した領域によって
示している。
【0074】図6に示すように、BaO、TiO2 およ
びReO3/2 の好ましい組成範囲は、xBaO−yTi
2 −zReO3/2 において、x、yおよびzを、それ
ぞれ、モル%で表わしたとき、5≦x≦20、52.5
≦y≦70、15≦z≦42.5、x+y+z=100
となる領域にある。
【0075】図6において、領域Aでは、焼結が困難と
なって、たとえば1400℃の焼成温度を適用しても、
多孔質セラミックしか得られなくなる。
【0076】領域Bでは、温度特性、すなわち焼結体の
静電容量の温度変化率が負側に大きくなりすぎる。
【0077】領域Cでは、焼結体の比誘電率が小さくな
りすぎるとともに、焼結性も不安定になる。
【0078】領域Dでは、静電容量の温度変化率が正側
に大きくなり、比誘電率も下がってくる。
【0079】第1セラミック組成物におけるBi2 3
は、より安定した特性を有する高周波用誘電体セラミッ
クを得ることを可能にし、また、焼結温度を低下させる
効果を有している。
【0080】このBi2 3 は、前述したBaO、Ti
2 およびReO3/2 といった主成分100重量部に対
して、3〜30重量部含むことが好ましい。Bi2 3
が30重量部を超えると、Q値が低下し、他方、3重量
部未満であると、前述したBi2 3 の効果を期待でき
ないからである。
【0081】セラミック材料におけるガラス組成物にお
いて、SiO2 の含有量を13〜50重量%としたの
は、50重量%を超えるとガラス組成物の軟化温度が高
くなりすぎ、セラミック材料が焼結しないことがあり、
他方、13重量%未満であると、焼成後の焼結体の耐湿
性に問題が生じるためである。
【0082】また、ガラス組成物におけるB2 3 は、
ガラス粘度を低下させる働きを有し、セラミック材料の
焼結を促すように作用する。このB2 3 の含有量を3
〜30重量%としたのは、30重量%を超えると、焼結
体の耐湿性に問題が生じ、他方、3重量%未満では、1
000℃以下では焼結しないためである。
【0083】また、ガラス組成物におけるアルカリ土類
金属酸化物は、セラミック材料におけるセラミック組成
物とガラス組成物との反応を促進させ、ガラス組成物の
軟化点を下げる働きがある。このアルカリ土類金属酸化
物の含有量を40〜80重量%としたのは、40重量%
未満であると、焼結性が下がり、1000℃以下の温度
での焼結が困難になり、他方、80重量%を超えると、
焼結体の耐湿性に問題が生じるためである。
【0084】なお、アルカリ土類金属酸化物は、Sr
O、CaOおよびMgOから選ばれた少なくとも1種
と、BaOとを含み、かつ、これらの比率が、SrOが
35重量%以下、CaOが35重量%以下、MgOが2
0重量%以下、およびBaOが40〜95重量%以下の
範囲内で用いられることが好ましい。
【0085】上述のように、BaOの含有比率が40〜
95重量%の範囲内とされたのは、BaOの含有比率が
95重量%を超えると、すなわち、SrO、CaOおよ
びMgOの少なくとも1種の含有比率が5重量%未満で
あると、焼結体の耐湿性に問題が生じ、他方、BaOの
含有比率が40重量%未満であると、焼結が困難となる
からである。
【0086】また、SrO、CaOおよびMgOの各含
有比率に関して、SrOが35重量%以下、CaOが3
5重量%以下、およびMgOが20重量%以下としたの
は、これら各々の含有比率を超えると、焼結が困難にな
るためである。
【0087】ガラス組成物におけるLi2 Oは、ガラス
の軟化点を下げる働きをするものである。このLi2
のガラス組成物中における含有量を0.1〜10重量%
としたのは、0.1重量%未満では、ガラスの軟化点が
高くなりすぎ、焼結せず、他方、10重量%を超える
と、焼結体の耐湿性に問題が生じるためである。
【0088】上述したセラミック材料に対して、CuO
を添加すれば、さらに焼結温度を下げることができ、Q
値や誘電率を高くすることができる。この場合、セラミ
ック材料中におけるCuOの含有量が、5重量%を超え
ると、部品本体3または多層セラミック基板51におけ
るセラミック部分の絶縁抵抗が下がり、Q値が低下し、
誘電率の温度係数が正側に大きくなりすぎるため、5重
量%以下の含有量をもってCuOが添加されることが好
ましい。
【0089】セラミック材料は、さらに、TiO2 、C
aTiO3 、SrTiO3 およびNd2 Ti2 7 から
選ばれた少なくとも1種からなる第2セラミック組成物
を含んでいてもよい。上述のTiO2 、CaTiO3
よびSrTiO3 は、負の誘電率温度特性を有し、Nd
2 Ti2 7 は、正の誘電率温度特性を有している。し
たがって、これらを適当な量だけ添加することにより、
得られたLCフィルタ1または多層セラミック基板51
のような積層セラミック電子部品の誘電率の温度係数を
所望の値に調整することができる。
【0090】上述した第2セラミック組成物としてのT
iO2 、CaTiO3 、SrTiO 3 およびNd2 Ti
2 7 は、焼結性を低下させるように作用してしまう。
そのため、セラミック材料中の第2セラミック組成物の
含有量は、30重量%以下とされることが好ましい。
【0091】また、上述のように焼結性を低下させる第
2セラミック組成物を含む場合には、セラミック材料全
体としての良好な焼結性を維持するため、ガラス組成物
におけるLi2 Oの含有量は、前述した10重量%以下
の範囲内において、0.5重量%以上とすることが好ま
しい。Li2 Oが0.5重量%未満では、ガラスの軟化
点が高くなりすぎ、焼結しないことがあるためである。
【0092】また、セラミック材料が、第2セラミック
組成物を含むとともに、前述したCuOを含む場合に
は、上述した理由から、第2セラミック組成物の含有量
は30重量%以下に選ばれるばかりでなく、CuOの含
有量は、3重量%以下に選ばれることが好ましい。Cu
Oの含有量が3重量%を超えると、焼結体の絶縁抵抗が
下がり、Q値が低下するためである。
【0093】以下に、この発明に基づいて実施した実験
例について説明する。
【0094】
【実験例1】実験例1は、セラミック材料において、第
2セラミック組成物を含まない場合について実施した。
【0095】セラミック材料に含まれる第1セラミック
組成物を次のように作製した。
【0096】まず、BaOとTiO2 とReO3/2 (R
eは希土類元素)のモル比が、表1の「主成分組成」の
欄に示す組成比となるように、BaCO3 、TiO2
よびReO3/2 の各粉末を秤量し、これらを混合した。
【0097】次に、Bi2 3 の粉末を、表1の「副成
分」の欄に示す重量比(主成分100重量部に対する重
量比)となるように、上記混合物中に添加し、これらを
十分に混合した後、1150℃で1時間仮焼した。
【0098】なお、表1において、「ReO3/2 」の欄
には、Reとして用いた希土類元素の元素記号を示し、
2種類の希土類元素を用いる場合には、その比率も示し
た。
【0099】次いで、前述の仮焼物を粉砕して混合した
後、1300℃で焼成した。この焼成物を再び粉砕し
て、表1に示すような、第1セラミック組成物として、
種類S1〜S26の各々の試料を作製した。
【0100】第1セラミック組成物S1〜S26の各々
について、比誘電率、Q値および誘電率の温度係数を測
定した。なお、比誘電率はLCRメータを用いて1MH
zにおいて測定した。これらの測定結果が表1に併せて
示されている。
【0101】
【表1】
【0102】表1において、第1セラミック組成物の種
類に*を付したものは、この発明の範囲外のものであ
る。また、△を付したものは、この発明の範囲内である
が、好ましい範囲から逸脱したものである。
【0103】他方、セラミック材料に含まれるガラス組
成物を次のように作製した。
【0104】表2に示す組成比になるように、BaO、
SrO、CaO、MgO、B2 3、SiO2 およびL
2 Oをそれぞれ秤量し、これらを十分混合した後、1
100℃〜1400℃の温度で溶融させ、水中に投入し
て急冷した後、湿式粉砕して、種類G1〜G30のガラ
ス組成物をそれぞれ作製した。
【0105】表2において、Rはアルカリ土類金属を示
す。また、RO総量、B2 3 、SiO2 およびLi2
Oの量は、それぞれのガラス組成物中の重量%をもって
示している。なお、表2に示したガラス組成物G31
は、この実験例1では用いず、後述する実験例2におい
て用いたものである。
【0106】
【表2】
【0107】表2において、ガラス組成物の種類に*を
付したものは、この発明の範囲外のものである。また、
△を付したものは、この発明の範囲内であるが、好まし
い範囲から逸脱したものである。
【0108】次に、表1に示した第1セラミック組成物
S1〜S26に、それぞれ、表3および表4に示す組成
比で、表2に示したガラス組成物G1〜G30およびC
uO粉末を加えて、これらを十分混合して、セラミック
材料とした。
【0109】表3および表4における第1セラミック組
成物、ガラス組成物およびCuOの各量は、セラミック
材料中の重量%で示されている。
【0110】次に、各セラミック材料に対して、適当量
のバインダ、可塑剤および溶剤を加え、これらを混練し
て、セラミックスラリーを得た。そして、各スラリー
を、ドクターブレード法を適用して、厚さ50μmのシ
ート状に成形することによって、セラミックグリーンシ
ートを得た。
【0111】他方、1000℃以下の温度では焼結しな
いアルミナ粉末に、適当量のバインダ、可塑剤および溶
剤を加え、これらを混練して、無機材料スラリーを得
た。そして、このスラリーを、ドクターブレード法を適
用して、厚さ50μmのシート状に成形することによっ
て、収縮抑制層となるべき無機材料グリーンシートを得
た。
【0112】このようにして得られたセラミックグリー
ンシートおよび無機材料グリーンシートの各々につい
て、縦30mmおよび横10mmの大きさにカットし、
セラミックグリーンシートについては、金を導電成分と
して含む導電性ペーストを用いてコンデンサパターンと
なる導体膜を印刷した後、24枚積層し、生の積層構造
物を得るとともに、この生の積層構造物を挟むように、
生の積層構造物の両主面上に1枚ずつ無機材料グリーン
シートを配置し、それによって、生の複合積層体を作製
し、この生の複合積層体を積層方向にプレスした。
【0113】その後、これら生の複合積層体を、大気中
において、表3および表4に示すように、950℃の温
度で1時間焼成した。次いで、焼成後において、無機材
料グリーンシートによって与えられた未焼結の収縮抑制
層を剥離除去し、試料となる板状の積層構造物を得た。
【0114】なお、表3に示した試料1については、無
機材料グリーンシートを配置せず、生の積層構造物のみ
の状態で焼成工程を実施した。
【0115】そして、これら試料の各々について、比誘
電率、Q値、誘電率の温度係数および寸法ばらつきを測
定した。これらの測定結果が表3および表4に併せて示
されている。
【0116】
【表3】
【0117】
【表4】
【0118】表3および表4において、試料番号に*を
付したものは、この発明の範囲外のものである。また、
△を付したものは、この発明の範囲内であるが、好まし
い範囲から逸脱したものである。
【0119】この発明の範囲外の試料のうち、試料1
は、前述したように、無機材料グリーンシートを用い
ず、無収縮プロセスを適用しなかったものである。試料
11は、この発明の範囲外にある第1セラミック組成物
S10を用いたものである。試料15、18、19、2
2、23、26、27および30については、この発明
の範囲外にあるガラス組成物G2、G5、G6、G9、
G10、G13、G14およびG17のいずれかを用い
たものである。試料48および51は、ガラス組成物の
含有量が10〜40重量%の範囲から外れたものであ
る。
【0120】また、表3および表4の備考欄において、
「焼結不能」としたのは、焼結できなかったことを意味
し、「焼結不十分」としたのは、この実験例で採用され
た条件では焼結性が低かったが、より適当な条件下では
焼結可能であったことを意味する。また、「耐湿不良」
とは、耐湿性が不良で実用不可能であったことを意味
し、「耐湿不十分」とは、耐湿性がやや低いものの、特
定条件下では十分に実用可能であったことを意味する。
【0121】表3に示すように、この発明の範囲内にあ
る試料のうち、特に、試料2〜6、12、13、16、
17、20、21、24、25、28、29、32、3
3、35、36、38、39、41、42、44〜4
6、49、50、52、53、56〜64および66〜
68によれば、950℃の焼成温度によって焼結させる
ことができ、また、比誘電率の比較的高いものが得ら
れ、誘電率の温度係数の絶対値が比較的小さく、Q値が
比較的高く、寸法ばらつきを小さくすることができた。
【0122】また、CuOを含まない試料44、64お
よび68とそれら以外のものとの比較でわかるように、
CuOを含有させた場合には、Q値および比誘電率をよ
り高めることができた。なお、CuOを含まない試料6
5では、この実験例で採用された条件では「焼結不十
分」であったため、電気的特性を評価しなかった。
【0123】この発明の範囲内にある試料の間で比較し
たとき、試料8〜10、14、54、55および69〜
71は、第1セラミック組成物として、S7、S8、S
9、S13、S16、S17およびS26のいずれかを
用いており、これらは、xBaO−yTiO2 −zRe
3/2 において、5≦x≦20、52.5≦y≦70、
および15≦z≦12.5の条件を満たさないか、これ
ら主成分100重量部に対して、Bi2 3 を3〜30
重量部含むという条件を満たさないかのいずれかであ
る。したがって、これら試料8〜10、14、54、5
5および69〜71については、他の試料に比べて、比
較的劣る特性を示した。
【0124】また、この発明の範囲内にある試料のう
ち、試料31、34、37、40および43について
は、ガラス組成物として、G18、G21、G24、G
27およびG30をそれぞれ用い、これらガラス組成物
については、アルカリ土類金属酸化物が、SrO、Ca
OおよびMgOから選ばれた少なくとも1種と、BaO
とを含み、かつ、SrOが35重量%以下、CaOが3
5重量%以下、MgOが20重量%以下およびBaOが
40〜95重量%以下の範囲内にあるという条件のいず
れかを満たさないものである。したがって、これら試料
31、34、37、40および43については、その備
考欄に示すように、この実験例で採用された条件では焼
結性が低かったが、より適当な条件下では焼結可能であ
ったことを意味する「焼結不十分」であったり、耐湿性
がやや低いものの、特定条件下では十分に実用可能であ
ったことを意味する「耐湿不十分」であったりした。
【0125】また、この発明の範囲内にある試料のう
ち、試料71については、CuOの含有量が5重量%を
超えている。そのため、Q値については、低い結果が得
られた。また、このCuOの含有量に関して、試料46
と試料47とを比較すると、前者が3.0重量%であ
り、後者が5.0重量%である。CuOの含有量が3.
0重量%である試料46は、5.0重量%である試料4
7に比べると、Q値および誘電率の温度係数についてよ
り優れた結果が得られた。これらのことから、CuOの
含有量は、好ましくは5重量%以下であり、より好まし
くは3重量%以下であることがわかる。
【0126】これらに対して、この発明の範囲外の試料
では、寸法ばらつきが大きかったり、焼結できなかった
り、焼結できたとしても耐湿性が不良となったりした。
【0127】
【実験例2】実験例2は、セラミック材料において、第
2セラミック組成物を含む場合について実施した。
【0128】実験例2において、第1セラミック組成物
として、表1に示したS1〜S13、S19、S20お
よびS24を用い、ガラス組成物として、表2に示した
G1〜G6、G8、G9、G12、G16、G17およ
びG31を用いた。
【0129】次に、表5および表6に示すように、第1
セラミック組成物に、それぞれ、所定の組成比で、ガラ
ス組成物、第2セラミック組成物およびCuO粉末を加
えて、これらを十分混合して、セラミック材料とした。
【0130】なお、表5および表6において、「第2セ
ラミック組成物」の欄には、第2セラミック組成物とし
て用いた酸化物の化学式が示されている。また、表5お
よび表6における第1セラミック組成物、ガラス組成
物、第2セラミック組成物およびCuOの各量は、セラ
ミック材料中の重量%で示されている。
【0131】次に、実験例1の場合と同様の操作を実施
し、試料となる板状の積層構造物を得た。すなわち、各
セラミック材料からセラミックグリーンシートを得、セ
ラミックグリーンシートおよび無機材料グリーンシート
をカットし、導体膜の印刷を実施し、積層し、プレス
し、焼成し、その後、未焼結の収縮抑制層を除去する、
各工程を経て、試料となる板状の積層構造物を得た。
【0132】そして、これら試料の各々について、実験
例1の場合と同様の方法によって、比誘電率、Q値、誘
電率の温度係数および寸法ばらつきを測定した。これら
の測定結果が表5および表6に併せて示されている。
【0133】
【表5】
【0134】
【表6】
【0135】表5および表6において、試料番号に*を
付したものは、この発明の範囲外のものである。また、
△を付したものは、この発明の範囲内であるが、好まし
い範囲から逸脱したものである。
【0136】この発明の範囲外の試料のうち、試料72
および75は、ガラス組成物の含有量が10〜40重量
%の範囲から外れたものである。試料103は、この発
明の範囲外にある第1セラミック組成物S10を用いた
ものである。試料110、113、114、116、1
18、119および122については、この発明の範囲
外にあるガラス組成物G2、G5、G6、G9、G1
3、G14およびG17のいずれかを用いたものであ
る。
【0137】表5および表6に示すように、この発明の
範囲内にある試料は、950℃の焼成温度で焼結させる
ことができ、比誘電率が比較的高く、Q値が比較的高
く、寸法ばらつきを小さくすることができた。
【0138】なお、この発明の範囲内の試料のうち、試
料82、85、88、90および94については、第2
セラミック組成物の含有量が30重量%を超えている。
その結果、焼結性が低下し、この実験例での焼結条件で
は焼結不十分となり、比誘電率、Q値および誘電率の温
度係数を測定しなかった。
【0139】特に、上述した試料を除く、この発明の範
囲内にある試料73、74、76、77、79〜81、
83、84、86、87、89、91〜93、95〜1
02、104〜109、111、112、115、11
7、120および121によれば、950℃の焼成温度
で焼結させることができ、比誘電率が比較的高く、Q値
が比較的高く、寸法ばらつきを小さくすることができ
た。
【0140】これに対して、この発明の範囲外にある試
料72、75、103、110、113、114、11
6、118、119および122では、表5および表6
の備考欄に示すような不都合が生じた。
【0141】なお、この実験例2における各試料のよう
に、セラミック材料が第2セラミック組成物を含む場
合、CuOの含有量は、3重量%以下であることが好ま
しく、ガラス組成物に含まれるLi2 Oの含有量は0.
5重量%以上であることが好ましい。
【0142】上述のLi2 Oの含有量については、この
実験例2において、この発明の範囲内にある試料におい
て用いたガラス組成物G1、G3、G4、G8、G1
2、G16およびG31は、いずれも、表2に示すよう
に、0.5重量%以上のものであった。
【0143】他方、CuOの含有量については、試料7
8が3重量%を超える5.0重量%であり、そのため、
Q値の低下が認められた。このことから、セラミック材
料が第2セラミック組成物を含む場合には、CuOの含
有量が0.5重量%以上であることが好ましいことがわ
かる。
【0144】また、この発明の範囲内にある試料である
が、試料101、102および106では、第1セラミ
ック組成物として、それぞれ、S34、S35およびS
39を用いている。これら第1セラミック組成物S3
4、S35およびS39は、xBaO−yTiO2 −z
ReO3/2 において、5≦x≦20、52.5≦y≦7
0、および15≦z≦42.5の条件、および、これら
主成分100重量部に対して、Bi2 3 を3〜30重
量%含むという条件のいずれかを満たしていないもので
あり、そのため、Q値の低下が認められた。
【0145】以上、この発明を、実験例1および2に基
づいて説明したが、セラミック材料に含有されるCuO
は、これら実験例のように、セラミック組成物とガラス
組成物との混合物にCuO粉末を加えて、これらを混合
する方法以外に、予めCuOを混合したガラス組成物を
作製しておき、これをセラミック組成物に添加するよう
にしても、同様の結果が得られることが確認されてい
る。
【0146】また、実験例1および2では、収縮抑制層
となるべき無機材料グリーンシートに含まれる無機材料
粉末として、アルミナ粉末を用いたが、その他、ジルコ
ニア、ムライト、スピネル、マグネシア等を用いても、
同様の結果が得られることを確認している。
【0147】
【発明の効果】以上のように、この発明によれば、いわ
ゆる無収縮プロセスを用いた焼成工程を適用する積層セ
ラミック電子部品の製造方法において、生のセラミック
層に含まれるセラミック材料として、BaO−TiO2
−ReO3/2 −Bi2 3 (ただし、Reは希土類元
素)系の組成を有する、第1セラミック組成物と、13
〜50重量%のSiO2 と3〜30重量%のB2 3
40〜80重量%のアルカリ土類金属酸化物と0.1〜
10重量%のLi2 Oとを含む、ガラス組成物とを含
み、かつ、ガラス組成物の含有量が10〜40重量%で
ある、セラミック材料を用いているので、次のような効
果が奏される。
【0148】まず、生のセラミック層に関連して設けら
れる配線導体が、比抵抗の小さい金、銀および銅のいず
れかを導電成分として含む場合であっても、これらの金
属の融点よりも低い温度で焼結させることができる。
【0149】また、生のセラミック層を焼結させて得ら
れたセラミックに関して、高周波域、特にマイクロ波ま
たはミリ波域において比誘電率を高く、誘電率または静
電容量の温度安定性に優れたものとすることができる。
【0150】このようなことから、優れた特性を有する
多層セラミック基板、LCフィルタ、LC共振器等の積
層セラミック電子部品を得ることができ、また、無収縮
プロセスを有利に適用できるので、焼成における寸法ば
らつきを低減でき、このような積層セラミック電子部品
の小型化を有利に図ることができる。
【0151】セラミック材料において、CuOを含むよ
うにすると、さらに焼結温度を下げることができ、Q値
や比誘電率をより高めることができる。
【0152】また、TiO2 、CaTiO3 、SrTi
3 およびNd2 Ti2 7 から選ばれた少なくとも1
種からなる第2セラミック組成物を、セラミック材料に
含ませると、得られたセラミックの誘電率の温度係数を
所望の値に調整することが容易になる。
【図面の簡単な説明】
【図1】この発明の一実施形態による製造方法によって
製造される積層セラミック電子部品の一例としてのLC
フィルタ1の外観を示す斜視図である。
【図2】図1に示したLCフィルタ1が与える等価回路
図である。
【図3】図1に示したフィルタ1を製造するにあたって
焼成工程に付される中間製品としての生の複合積層体2
を分解して示す斜視図である。
【図4】この発明の他の実施形態による製造方法によっ
て製造される積層セラミック電子部品の他の例としての
多層セラミック基板51を図解的に示す断面図である。
【図5】図4に示した多層セラミック基板51を製造す
るにあたって焼成工程に付される中間製品としての生の
複合積層体52を図解的に示す断面図である。
【図6】この発明において用いられる第1セラミック組
成物に含まれる主成分としてのBaO、TiO2 および
ReO3/2 の好ましい組成範囲を示す3元組成図であ
る。
【符号の説明】
1 LCフィルタ 2,52 生の複合積層体 3 部品本体 8,57 生の積層構造物 9,58 収縮抑制層 10〜20,59 生のセラミック層 21,24,38,40 コイルパターン 22,28,29,34,35,41 引出しパターン 23,25,26,30,32,36,37,39,5
6 ビアホール導体 27,31,33 コンデンサパターン 53 セラミック層 54 外部導体膜 55 内部導体膜
フロントページの続き Fターム(参考) 4G031 AA01 AA02 AA06 AA11 AA25 AA28 BA09 CA01 5E001 AB03 AE02 AE03 AH01 AH09 AJ01 AJ02 5J024 AA01 AA10 BA03 DA04 DA29 DA32 EA01

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 複数の積層された生のセラミック層およ
    び前記生のセラミック層の特定のものに関連して設けら
    れる配線導体とを備える、生の積層構造物を作製する工
    程と、 前記生の積層構造物を挟むように、前記生のセラミック
    層に含まれるセラミック材料の焼結温度では焼結しない
    無機材料粉末を含む収縮抑制層を配置し、それによっ
    て、生の複合積層体を作製する工程と、 前記生の複合積層体を、前記収縮抑制層に含まれる前記
    無機材料粉末が焼結しない温度で焼成する工程とを備え
    る、積層セラミック電子部品の製造方法であって、 前記生のセラミック層に含まれる前記セラミック材料と
    して、BaO−TiO 2 −ReO3/2 −Bi2 3 (た
    だし、Reは希土類元素である。)系の組成を有する、
    第1セラミック組成物と、13〜50重量%のSiO2
    と3〜30重量%のB2 3 と40〜80重量%のアル
    カリ土類金属酸化物と0.1〜10重量%のLi2 Oと
    を含む、ガラス組成物とを含み、かつ、前記ガラス組成
    物の含有量が10〜40重量%である、セラミック材料
    を用いることを特徴とする、積層セラミック電子部品の
    製造方法。
  2. 【請求項2】 前記セラミック材料は、さらに、CuO
    を含む、請求項1に記載の積層セラミック電子部品の製
    造方法。
  3. 【請求項3】 前記セラミック材料中の前記CuOの含
    有量は、5重量%以下である、請求項2に記載の積層セ
    ラミック電子部品の製造方法。
  4. 【請求項4】 前記セラミック材料は、さらに、TiO
    2 、CaTiO3 、SrTiO3 およびNd2 Ti2
    7 から選ばれた少なくとも1種からなる第2セラミック
    組成物を含み、前記ガラス組成物に含まれる前記Li2
    Oの含有量は、0.5重量%以上である、請求項1ない
    し3のいずれかに記載の積層セラミック電子部品の製造
    方法。
  5. 【請求項5】 前記セラミック材料中の前記第2セラミ
    ック組成物の含有量は、30重量%以下である、請求項
    4に記載の積層セラミック電子部品の製造方法。
  6. 【請求項6】 前記セラミック材料は、さらに、TiO
    2 、CaTiO3 、SrTiO3 およびNd2 Ti2
    7 から選ばれた少なくとも1種からなる第2セラミック
    組成物を、30重量%以下の含有量をもって含むととも
    に、CuOを、3重量%以下の含有量をもって含み、前
    記ガラス組成物に含まれる前記Li2Oの含有量は、
    0.5重量%以上である、請求項1に記載の積層セラミ
    ック電子部品の製造方法。
  7. 【請求項7】 前記第1セラミック組成物は、xBaO
    −yTiO2 −zReO3/2 (ただし、x、yおよびz
    は、モル%を単位とするものであり、5≦x≦20、5
    2.5≦y≦70、15≦z≦42.5、x+y+z=
    100である。)を主成分とし、前記主成分100重量
    部に対して、Bi2 3 を3〜30重量部含む、請求項
    1ないし6のいずれかに記載の積層セラミック電子部品
    の製造方法。
  8. 【請求項8】 前記ガラス組成物に含まれる前記アルカ
    リ土類金属酸化物は、SrO、CaOおよびMgOから
    選ばれた少なくとも1種と、BaOとを含み、かつ、こ
    れらの比率は、SrOが35重量%以下、CaOが35
    重量%以下、MgOが20重量%以下、およびBaOが
    40〜95重量%の範囲内にある、請求項1ないし7の
    いずれかに記載の積層セラミック電子部品の製造方法。
  9. 【請求項9】 前記生の複合積層体を焼成する工程の
    後、未焼結の前記収縮抑制層を除去する工程をさらに備
    える、請求項1ないし8のいずれかに記載の積層セラミ
    ック電子部品の製造方法。
  10. 【請求項10】 請求項1ないし9のいずれかに記載の
    製造方法によって得られた、積層セラミック電子部品。
  11. 【請求項11】 複数の積層された生のセラミック層お
    よび前記生のセラミック層の特定のものに関連して設け
    られる配線導体とを備える、生の積層構造物と、 前記生の積層構造物を挟むように配置された、前記生の
    セラミック層に含まれるセラミック材料の焼結温度では
    焼結しない無機材料粉末を含む収縮抑制層とを備え、 焼成し、次いで前記収縮抑制層を除去することによっ
    て、前記生の積層構造物が、目的とする積層セラミック
    電子部品を与える、積層セラミック電子部品製造用の生
    の複合積層体であって、 前記生のセラミック層に含まれる前記セラミック材料
    は、BaO−TiO2 −ReO3/2 −Bi2 3 (ただ
    し、Reは希土類元素である。)系の組成を有する、第
    1セラミック組成物と、13〜50重量%のSiO2
    3〜30重量%のB2 3 と40〜80重量%のアルカ
    リ土類金属酸化物と0.1〜10重量%のLi2 Oとを
    含む、ガラス組成物とを含み、かつ、前記ガラス組成物
    の含有量が10〜40重量%であることを特徴とする、
    積層セラミック電子部品製造用の生の複合積層体。
JP2001213371A 2001-07-13 2001-07-13 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 Pending JP2003026472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001213371A JP2003026472A (ja) 2001-07-13 2001-07-13 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001213371A JP2003026472A (ja) 2001-07-13 2001-07-13 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体

Publications (1)

Publication Number Publication Date
JP2003026472A true JP2003026472A (ja) 2003-01-29

Family

ID=19048361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001213371A Pending JP2003026472A (ja) 2001-07-13 2001-07-13 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体

Country Status (1)

Country Link
JP (1) JP2003026472A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277167A (ja) * 2003-08-27 2005-10-06 Kyocera Corp 電子部品の製造方法
JP2006185955A (ja) * 2004-12-24 2006-07-13 Kyocera Corp 電子部品の製造方法
KR100884498B1 (ko) 2005-05-31 2009-02-18 티디케이가부시기가이샤 적층형 전자부품 및 적층 세라믹 콘덴서
JP2020141336A (ja) * 2019-02-28 2020-09-03 太陽誘電株式会社 フィルタおよびマルチプレクサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000247735A (ja) * 1999-03-01 2000-09-12 Murata Mfg Co Ltd 低温焼結セラミック組成物の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000247735A (ja) * 1999-03-01 2000-09-12 Murata Mfg Co Ltd 低温焼結セラミック組成物の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277167A (ja) * 2003-08-27 2005-10-06 Kyocera Corp 電子部品の製造方法
JP2006185955A (ja) * 2004-12-24 2006-07-13 Kyocera Corp 電子部品の製造方法
KR100884498B1 (ko) 2005-05-31 2009-02-18 티디케이가부시기가이샤 적층형 전자부품 및 적층 세라믹 콘덴서
JP2020141336A (ja) * 2019-02-28 2020-09-03 太陽誘電株式会社 フィルタおよびマルチプレクサ
JP7208828B2 (ja) 2019-02-28 2023-01-19 太陽誘電株式会社 フィルタおよびマルチプレクサ

Similar Documents

Publication Publication Date Title
JP5056528B2 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
JP3223199B2 (ja) 多層セラミック部品の製造方法および多層セラミック部品
EP0926107B1 (en) Dielectric ceramic composition and ceramic electronic parts using the same
JP5040918B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品
JP5003683B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品
WO2010058496A1 (ja) セラミック組成物、セラミックグリーンシート、及びセラミック電子部品
JP5316545B2 (ja) ガラスセラミック組成物およびガラスセラミック基板
JP3601679B2 (ja) 複合積層体の製造方法
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JP4578134B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP3934841B2 (ja) 多層基板
JP2753892B2 (ja) コンデンサー内蔵複合回路基板
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP3764605B2 (ja) 回路基板の製法
JP2002043759A (ja) 多層配線基板
JP4419487B2 (ja) 酸化物磁器組成物、セラミック多層基板およびセラミック電子部品
JP3372061B2 (ja) 高周波誘電体材料ならびに共振器およびその製造方法
JP2860734B2 (ja) 多層セラミック部品、その製造方法および内部導体ペースト
JP2700921B2 (ja) コンデンサー内蔵複合回路基板
JP4623851B2 (ja) 多層配線基板
JP4514301B2 (ja) 多層配線基板の製造方法
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2001284818A (ja) 回路基板およびその製法
JPH06338686A (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018