JP2002505805A - 埋込み受動素子を有するセラミック多層プリント回路基板 - Google Patents

埋込み受動素子を有するセラミック多層プリント回路基板

Info

Publication number
JP2002505805A
JP2002505805A JP53854898A JP53854898A JP2002505805A JP 2002505805 A JP2002505805 A JP 2002505805A JP 53854898 A JP53854898 A JP 53854898A JP 53854898 A JP53854898 A JP 53854898A JP 2002505805 A JP2002505805 A JP 2002505805A
Authority
JP
Japan
Prior art keywords
green tape
layer
capacitor
glass
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP53854898A
Other languages
English (en)
Other versions
JP3944791B2 (ja
Inventor
シュワルツ トーメイ,エレン
ナラヤン プラブー,アショク
ナラヤナスワミー スリーラム,アッティガナル
ジェイムズ リベラトーレ,マイケル
パラニサミー,ポヌサミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/812,172 external-priority patent/US5866240A/en
Priority claimed from US08/812,151 external-priority patent/US5953203A/en
Priority claimed from US09/031,745 external-priority patent/US6055151A/en
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2002505805A publication Critical patent/JP2002505805A/ja
Application granted granted Critical
Publication of JP3944791B2 publication Critical patent/JP3944791B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/22Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions containing two or more distinct frits having different compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C13/00Resistors not provided for elsewhere
    • H01C13/02Structural combinations of resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 キャパシタ、抵抗器およびRFフィルタなどの受動素子が、グリーンテープ上に適したインクをスクリーン印刷することによって形成され、構成要素インク層の上下の導電層(14および15)で完成され得る。次いで、得られるグリーンテープ積層体は焼成され、埋込みキャパシタが形成される。グリーンテープ積層体を金属支持基板上に貼り合わせることによって、xおよびy次元への収縮が制限され、構成要素が精密許容範囲を維持し得る。多数のグリーンテープ層が積層されるとき、適量の酸化充填剤、例えば、グリーンテープ組成の約15重量%未満の酸化充填剤を有するグリーンテープが、より多い量、例えば、25重量%を超える酸化充填剤を有するグリーンテープと交互に重ねられると、改善された収縮が得られる。

Description

【発明の詳細な説明】 埋込み受動素子を有するセラミック多層プリント回路基板 本発明は、焼成の際に二次元の収縮が低い多層セラミック支持プリント回路基 板に関する。より詳細には、本発明は、同時焼成された受動素子を組み込む、金 属支持された多層セラミックプリント回路基板に関する。 発明の背景 非結晶化ガラスと混合されると、銅/ニッケルクラッドまたはめっきされたコ バール板などの金属コア支持基板に付着され得るグリーンテープ組成物を形成す る、結晶化ガラスのセラミック組成物が公知である。コバール(kovar)は、Car penter Technologyから市販により入手可能なFe/Co/Ni合金である。このような 一つの合金は、53.8重量パーセントの鉄、29重量パーセントのニッケル、17重量 パーセントのコバルト、および0.2重量パーセントのマンガンを含む。これらの 合金は、ある温度で膨張係数に急激な変化を示す。これらの合金は、コバールコ アの両面に1ミル厚さの銅のコーティングおよび1ミル厚さのニッケルのコーテ ィングを有する状態で利用可能である。これらの合金は、5.8ppm/℃の熱膨張率 (TCE)(300℃までのRT)および21.8ワット/m°Kの熱伝導率(z方向または厚 さ方向)を有する。 プリント回路基板のための支持基板としてこれらのコバール板を用いるために 、これらのコバール板はニッケルコーティングを酸化するために空気中で熱処理 され、次いで、概してCaO-Al2O3-ZnO-B2O3ガラスである、接着ガラスをかけられ る。接着ガラス粉末の印刷可能なインクを有機結合剤および溶媒と混合すること によって、接着ガラスは支持基板上にスクリーン印刷され得る。接着ガラスは、 概して40から70ミクロンの厚さで支持基板上に塗布される。次いで、接着ガラス は乾燥され、700から800℃の加熱によって高密度にされる。コバール支持体への 接着ガラスの付着を向上させるために、約6重量%の銅粉末が接着ガラスに添加 され得る。上記のように作成されたこれらのコバール支持基板が本明細書におい て用 いられ、低温焼成グリーンテープ組成物に同時に貼り合わせられる(co-laminate )と、これらのコバール支持基板は、焼成の間のxおよびy次元のセラミック層 の収縮を防止する。 上記のように上部に接着ガラスを有する金属コア支持基板に付着された低温焼 成グリーンテープは、結晶化ガラスと非結晶化ガラスとの混合物から製造される 。 例えば、適した結晶化ガラスは、20から55重量%のZnO、20から28重量%のMgO 、10から35重量%のB2O3、および10から40重量%のSiO2を含む。これらのガラス は、コバールに整合したTCEを有し、低誘電損失特性を有する。しかし、これら のガラスは、焼成の際にガラスの高密度化を妨げる低結晶化温度を有する。従っ て、これらのガラスは、鉛ベースの非結晶化ガラスと混合され得る。適切には、 これらの非結晶化ガラスは、30から80重量%のPbO、15から50重量%のSiO2、10 重量%までのAl2O3、15重量%までのB2O3、および10重量%までのZnOを含む。 しかし、結晶化ガラスが鉛ベースの非結晶化ガラスと混合されると、TCEが低 下し、誘電損失特性が増大する。横方向収縮(xおよびy)もまた、望ましい値 よりもさらに高くなる。石英、アルミナ、フォルステライトなどの酸化充填剤を 少量添加することにより、焼成の際の横方向収縮が減少し、従って、これらの充 填剤により改質されたセラミックは、望ましい誘電特性、焼成の間の低収縮およ びコバールに整合したTCEを有する。 本発明において有用なグリーンテープ組成物は、概してZnO-MgO-B2O3-SiO2タ イプの結晶化ガラスを含む適したガラス粉末を、非結晶化ガラスおよび、概して 、樹脂、溶媒、分散剤などを含む有機溶媒と共に酸化充填剤と混合することによ り形成され、結果として得られるスラリーをグリーンテープとして公知である薄 いテープに鋳造(cast)する。 導電性インクがグリーンテープ上にスクリーン印刷され、回路パターンが形成 され得る。グリーンテープのうちのいくつかが位置合わせされ、積層され、圧力 下で貼り合わせられる。グリーンテープに開けられ、導電性インク、例えば、導 電性金属粉末、有機溶媒および、グリーンテープを形成するために用いられたガ ラスと概して同じであるガラスの混合物で充填されたバイアホールは、異なるグ リーンテープ層上の回路パターン間に導電経路を提供する。次いで、これらの貼 り合わせられたグリーンテープ積層体は、接着ガラスで被覆された支持基板と位 置合わせされ、ここでもまた圧力下で同時に貼り合わせられる。収縮は、焼成の 間に主に厚さ(z)の次元で生じるので、回路構成要素は焼成の間に妨害されず 、精密許容範囲(close tolerance)が維持され得る。これらのセラミックは、 銀ベースインクなどの、様々な層の上に電気的に接続された回路を形成し、接着 パッドなどを形成するために用いられる低温融解導電性インクとの適合性を示す 。従って、上述のようなセラミック回路基板は低誘電損失特性を有し、マイクロ 波/ディジタルパッケージングと共に使用されるために有用である。 今日まで、多層セラミック回路基板が抵抗器またはキャパシタなどの受動素子 を含むときは、はんだまたはエポキシ系接着剤を用いて、別個の構成要素が焼成 された基板の上部に実装されて、多層セラミックに構成要素を付着させる。これ らの構成要素を付加することによって、これらの回路基板を作成するために必要 となるステップの数が増加する。すなわち、構成要素が、セラミック多層回路基 板と位置合わせされ、この回路基板に接着され、電源に接続されなければならな い。さらに、複数の別個の装置を収容するために、多層基板は大型でなければな らない。従って、このような基板を形成するための費用は高い。 多層低温同時焼成セラミック回路基板の特定のグリーンテープ上に受動素子を スクリーン印刷し得ることは有利である。なぜなら、記録密度が増大し得、パッ ケージングの大きさおよび費用が減少し、必要とされる処理ステップの数が減少 され得るからである。xおよびy次元の収縮を減少させる近年開発された低温焼 成ガラスおよび金属支持板を用いて、厳密な許容度でのこのような構成要素のス クリーン印刷および高精度の配置が可能になる。さらに、行われる必要がある相 互接続が減少するので、信頼性も向上する。 しかし、焼成の間に減少した収縮を維持し、かつ、複数のグリーンテープが位 置合わせされ、その間の構成要素と共に焼成されるときの支持基板からのグリー ンテープ積層体の剥離を防止することは困難である。 発明の要旨 本発明者は、キャパシタ、抵抗器およびRF構成要素などの受動素子が、xおよ びy次元の収縮を防止する支持基板上の適したガラスからなるグリーンテープ積 層体中に埋め込まれ得ることを見出した。適したキャパシタまたは抵抗器インク および導電層は、プリント回路基板内に構成要素が埋め込まれている、精密許容 範囲を有するプリント回路基板を製造するように、グリーンテープ上にスクリー ン印刷され、他のグリーンテープ間に埋め込まれ、貼り合わせられ、支持体から の剥離を起こさず、かつxおよびy次元の収縮を起こさずに、低い温度、すなわ ち、850から900℃で焼成され得る。 キャパシタインクは、適切なガラスと組み合わされると、低温で焼結するチタ ン酸バリウム、酸化チタン、および鉛ニオブ酸マグネシウム誘電体から形成され 得る。キャパシタインクはセラミックグリーンテープ上にスクリーン印刷され、 適切な導電性インクで充填されるグリーンテープ中のバイアホールによって銀導 電体層に連結され得る。受動素子前駆体インクおよび他の回路構成要素をグリー ンテープ上に印刷した後、複数のグリーンテープが位置合わせされ、互いに貼り 合わせられ、約850から900℃の温度で空気中で同時焼成される。キャパシタは幅 広い範囲の誘電率で形成され得る。 シャントキャパシタは、底面キャパシタ板として接地平面金属を用いることに よっても製造され得る。キャパシタは、積層体の上部からの一つまたはそれ以上 下の層に配置される。キャパシタは、印刷されたキャパシタ誘電インクの上下に 導電層をスクリーン印刷することによって終結され得る。 厚膜抵抗器インクは、適した有機溶媒と共に、酸化ルテニウム(RuO2)および 低温で焼結する適切なガラスに基づいて製造され得る。抵抗器インクは、支持体 上に位置合わせおよび積層されたグリーンテープの上にスクリーン印刷され、焼 成されて、幅広い範囲の抵抗値および熱抵抗率(TCR)値を有する埋込み抵抗器 を生成させる。TCR値を調節するために、少量のチタン酸バリウムが添加され得 る。抵抗器は、グリーンテープ積層体の上部にスクリーン印刷された導電層によ り電源に接続されている。抵抗器およびその他の回路構成要素を印刷した後で、 複数のグリーンテープ層が位置合わせされ、互いに貼り合わせられ、接着ガラス を介して金属支持基板に取り付けられ、約780から900℃の温度で空気中で同時焼 成されて、安定性および信頼性のある埋込み抵抗器を内部に有するプリント回路 基板を形成する。 多数のグリーンテープ層が積層されて、約2mmまたはそれ以上の厚さの焼成積 層体を生成するとき、剥離および収縮がなお生じる問題を本発明者は見出した。 従って、本発明者は、少量の酸化充填剤と混合された低誘電損失ガラスを含むグ リーンテープ層を、同一のガラスから成るがより多量の酸化充填剤を含むグリー ンテープ層と交互に重ねることによって、xおよびy方向の収縮を生じさせず、 かつ、金属支持基板からの剥離を生じさせずに、グリーンテープのより多くの層 が積層され、貼り合わせられ、焼成され得ることをさらに見出した。これらの厚 い多層金属支持回路基板積層体は、RF構成要素が積層体に埋め込まれなければな らないときに、特に有用である。 図面の簡単な説明 図1は、低誘電率インクについての誘電率対キャパシタサイズのグラフである 。 図2は、本発明の埋込みキャパシタの一つの実施態様の断面図である。 図3は、本発明のキャパシタについての誘電率対キャパシタサイズのグラフで ある。 図4は、本発明のキャパシタンスの温度係数対キャパシタサイズのグラフであ る。 図5は、本発明のキャパシタについての誘電率対キャパシタサイズのグラフで ある。 図6は、第1のサイズを有する抵抗器についての抵抗器面積対抵抗およびTCR のグラフである。 図7は、第2のサイズを有する抵抗器についての抵抗器面積対抵抗およびTCR のグラフである。 図8は、埋込み銀層を有する、本発明の多層セラミック回路基板の断面図であ る。 図9は、層に埋め込まれたRFフィルタを有する本発明の多層セラミック回路基 板の断面図である。 発明の詳細な説明 様々なキャパシタインクの配合(formulation)、異なる誘電率およびTCCを有 する埋込みキャパシタの形成方法および試験結果をまず論じる。 本発明者は、チタン酸バリウムおよび酸化チタン粉末に基づく低誘電率、すな わち、K=約50のキャパシタインクを発見した。これらの粉末は約1100から1300 ℃の高温で焼結し、ゆえに、チタン酸バリウム/ガラスまたは酸化チタン/ガラ ス組成物が約850から900℃であるより低い温度で焼結するように、かつ、誘電率 (K)を調節し、キャパシタンスの温度係数(TCC)を最小化するために、これ らの粉末は低温融解ガラスと組み合わせることによって改質されなければならな い。 チタン酸バリウムは、商品名AD302L(以下でDと示す)でDegussa Companyか ら市販により入手可能であり、チタン酸バリウムとバリウム酸化錫との混合物は 、商品名YL12000(以下でFと示す)でFerro Corporationから市販により入手可 能である。これらの粉末の特性は以下の表1において示され、ここでKは誘電率 であり、誘電損失は正接δであり、温度は摂氏度である。粒子サイズは、ミクロ ン(μm)単位での平均粒子サイズとして与えられる。 125℃までのRT★★ 85℃ 適した酸化チタンであるナンバ4162-01は、Mallincrodt Baker Co.から入手可 能である。 キャパシタインク組成物を製造する前に、チタン酸バリウムまたは酸化チタン の粉末を様々な低温焼成ガラスと混合した。重量パーセント単位での適したガラ スの組成は、以下の表2において与えられる。 Sem Com,Inc.、Toledo、OHからSCC-11として市販により入手可能なガラス 代表的な低誘電率キャパシタインクは、従来の分散剤、樹脂および溶媒と共に 、様々なガラスおよびガラス混合物と混合されたチタン酸バリウム粉末から製造 され、グリーンテープ上にスクリーン印刷された。インク組成物は以下の表3に 要約され、ここではガラス組成物は表2に示される通りである。 キャパシタインクは、金属、特に、コバールの支持基板上で同時焼成するため に配合(formulated)されたグリーンテープ上にスクリーン印刷され得る。用い られる一次的な結晶化ガラスは、以下の酸化物の混合物から製造される。すなわ ち、29.4%のZnO、24.5%のMgO、19.6%のB2O3、24.5%のSiO2および2.0%のCo3 O4であり、全て重量%である。代表的なグリーンテープ組成物は、以下に表4で 与えられる。 1 ガラス組成(重量%)10.0% Al2O3、42.0% PbO、38.0% SiO2、10.0% ZnO2 3から5μm中央粒子サイズ3 2から3μm中央粒子サイズ4 ICI Americas,Inc.の登録商標5 Monsanto Co.の登録商標6 Monsanto Co.の登録商標 キャパシタインクは、上記のグリーンテープ上でサイズが1.27、2.54および5. 08mmの正方形キャパシタパターンにスクリーン印刷された。三つの四層グリーン テープは、積層体上部から一つの層をおいたキャパシタインク層と共に製造され た。グリーンテープは278psiで貼り合わせられ、347psiでコバール基板に同時に 貼り合わせられた。銀ベースの粉末または銀フレークベースの導電インクは埋め 込まれて、埋込み同時焼成キャパシタを形成した。適した導電インク組成物は表 5に記載される。 1 Degussa Corporation、So.Plainfield、NJより入手可能2 Aqualon Corporationのエチルセルロース樹脂N3003 エチルセルロース樹脂N144 エルバサイト(Elvacite)2045 結果として得られる貼り合わせられた積層体は850℃で焼成された。キャパシ タンスおよび誘電損失(正接δ)は10KHzで測定された。各キャパシタについて の誘電率は、以下の方程式に従って、pF単位でのキャパシタンス(C)の測定、 平方センチメートル単位でのキャパシタの面積(A)およびセンチメートル単位 での厚さ(t)から算出され、 ここでεoは定数=0.0885pF/cmである。これらのキャパシタインクは、高周波数 (1GHz)での動作に適していた。キャパシタサイズおよび特性測定は以下の表 6において与えられ、ここで厚さは焼成されたキャパシタについてのものであり 、キャパシタンスはpF/mm2として測定され、誘電損失は正接δとして与えられ、 Kは誘電率であり、TCCは室温(RT)から125℃までのppm/℃単位で与えられる。 表6において、ガラスは、特筆されない限り、体積%で与えられる。 チタン酸バリウムからなる付加的な低誘電率キャパシタインクはスクリーン印 刷され、様々なサイズのキャパシタを形成し、1670psiで貼り合わせられ、銀イ ンク層で終結され、1740psiでコバールと同時に貼り合わせされ、865℃で焼成さ れた。焼成されたキャパシタの最小厚さを生じさせるために、いくつかのスクリ ーン印刷が適用された。組成、サイズおよび焼成特性は、以下の表7で要約され 、 ここでガラスは体積%で与えられる。 IRは測定され、1.4×1012オームであった。 ユニット面積毎のキャパシタンス、埋込みキャパシタについての誘電率および TCC値にサイズ依存性があることは明らかである。概して、図1に示されるよう に、誘電率は、キャパシタサイズが大きくなるに従って低下するのに対して、TC Cはより正寄りのキャパシタンスを示す。キャパシタが小さくなるに従ってキャ パシタンスは高くなり、これはフリンジング(fringing)キャパシタンス効果お よびキャパシタと周囲のセラミック層との間の相互作用によるものであり得る。 しかし、高誘電率埋込み同時焼成キャパシタ(K=1500)を設計することは、 まして困難な問題である。キャパシタ誘電材料は高焼結温度を有するので、本発 明のグリーンテープと共に用いられる低焼成温度の結果、多孔性の誘電体が生じ る。すなわち、チタン酸バリウムと低温焼成ガラスとの混合物が誘電率を低下(d ilute)させる。周囲の低誘電率ガラス−セラミックがキャパシタ中に拡散し、そ の結果としてさらなる希釈効果が生じる。キャパシタ中への銀金属の拡散によっ ても、誘電率が低下する。従って、結果として得られるチタン酸バリウムに基づ いた埋込みキャパシタは、表8および表9中に示されるように、700を超えない K値に制限された。 表8は、銀粉末導電層を用いる埋込みBaTiO3ベースのキャパシタインクについ てのキャパシタ特性を要約している。グリーンテープおよびキャパシタ層は280p siで貼り合わせられ、850℃で焼成された。ガラスは体積%で与えられている。 上記のキャパシタは、障壁として導電パッドの上下に塗布されたキャパシタ誘電 インクを用いて形成された。 導電体として銀粉末を使用★★ 導電体として銀−パラジウム粉末を使用 以下のキャパシタは、表9で要約されているように、1670psiでグリーンテー プとキャパシタとを貼り合わせ、865℃で焼成することによって形成された。用 いられた銀導電体は銀フレークであった。ガラスは体積%で与えられる。 IRは4.7×1010オームであった。★★ IRは5.1×1010オームであった。 上記のキャパシタ組成物は、最小の誘電率低下で低温での焼結を促進し、かつ 、10体積パーセント未満の低温融解酸化物、またはBaTiO3ペロブスカイト格子構 造中で溶性である材料であるPbO、B2O3、ZnO、CdOまたはPbTiO3から作られるガ ラス添加物を含むように調整された。これらの材料は、約700の最大誘電率を有 する焼成組成物を表す。 低いTCC、すなわち、室温と-25℃との間または室温と85℃との間のいずれかの 温度範囲で60ppm/℃未満が必要であるとき、チタン酸バリウムベースのキャパシ タ配合は、多量のTCC改質剤であるSrZrO3も含む。 表10は、重量%単位で与えられている、二つのこのような適したキャパシタイ ンクの組成を示している。 銀ベースのインクは、83.78%の銀粉末、0.65%のガラス3充填剤、4.2%のテ キサノール(texanol)溶媒中の15%エチルセルロースの混合物、7.61%のテル ピネオール溶媒中の13%エルバサイト樹脂、1.22%のハイパーメール(Hypermer )PS2および2.54%のブチルカルビトール溶媒からなる。底部電極は一つの層と してスクリーン印刷され、誘電層は三層にスクリーン印刷され、上部電極は単独 に印刷された。 グリーンテープ積層体は1670psiで貼り合わせられ、1100psiでコバール基板に 同時に貼り合わせられ、これら全体が865℃で焼成された。二つの温度での誘電 率(K)およびTCCが、以下の表11において与えられる。 低いTCCおよび低誘電率を有するキャパシタインクは、誘電体として酸化チタ ン(TiO2)を用いても製造され得る。誘電インクは、42.1%のTiO2粉末、29.6% のガラス2、1.4%のハイパーメールPS2分散剤、および26.9%のテルピネオール 溶媒中の20%のエルバサイト樹脂の混合物を用いて製造された。 積層体の上部から少なくとも一層下にあるグリーンテープに誘電インクが塗布 され、導電体インクを用いてその下に最終層が塗布され、上記のように積層体が 貼り合わせられ、焼成された。TCCおよび誘電率Kは以下の表12において与えら れる。 埋込み同時焼成キャパシタについてより高い誘電率(K>1000)を達成するた めに、本発明者は鉛−マグネシウム−ニオブ酸塩ベース(PMN)の組成物が用い られなければならないことを見出した。PMNに基づいた適した高誘電率キャパシ タインク組成が、以下の表13において要約され、ここで%は重量パーセントであ る。 上記の鉛−マグネシウム−ニオブ酸塩ベースのキャパシタインクを用い、アル ミナ支持基板上で同時焼成して、銀粉末導電体インクで2000を超えるK値が生じ た。しかし、コバール支持基板上のグリーンテープ積層物中に埋め込まれると、 上記の希釈効果のために、K値は約30から50に大幅に低下した。コバール上で高 誘電率キャパシタを得るためには、同時焼成の間にセラミックのキャパシタ中へ の拡散を遮断するために障壁層が用いられ得る。この障壁層は、より有効な銀金 属組成物、または異なる誘電材料からなり得る。 本発明者は、グリーンテープ層で用いられるガラスよりも低温で融解する超低 温融解ガラスが用いられるとき、BaTiO3ベースのキャパシタインクが障壁材料と して用いられ得ることを見出した。この障壁ガラスは、グリーンテープガラスが 大幅に軟化するために必要な温度よりも低い温度で高密度化し結晶化する。従っ て、障壁ガラスは、グリーンテープガラスのキャパシタへの拡散を遮断する。こ のような場合、障壁は、図2において示されるように底面導電パッドの下部およ び上部導電パッドの上部の両方で、キャパシタよりも大きいパッドとして印刷さ れる。図2において、二層上部導電層14および二層下部導電層15を各々有する三 層キャパシタ12は、二つの上部二層障壁層16および下部二層障壁層17各々の間に 挟持される。次いで、埋込みキャパシタは、上部グリーンテープ層18および下部 グリーンテープ層19に各々順に貼り合わせられる。 上記のようにガラス6および71.07パーセントのBaTiO3を含むキャパシタイン クを用いて、74.16%のPMNを含むPMNインクからなる5.08×5.08mmのキャパシタ の中心合わせされた19×19mmのパッドとして障壁層が印刷された。銀粉末は、導 電体インクを製造するために用いられた。コバール支持多層回路基板上で高誘電 率キャパシタを得るためにいくつのチタン酸バリウム障壁層が必要とされるかを 決定するために、様々な層が用いられた。障壁層なしでの制御も試験された。試 験結果は以下の表14において与えられ、ここで印刷番号は各層について用いられ たスクリーン印刷の数を指す。 従って、最小厚さの障壁層が存在するときには、障壁層が用いられないとき、 または薄い障壁層が用いられたときよりも、誘電率は大幅に高かった。しかし、 高誘電率を有する埋込みキャパシタは、二度の金属化印刷および二度の障壁層印 刷を用いて達成された。導電層のいずれかの側面で障壁印刷の数を三つに増やす ことによって、3000を超える誘電率(K)値が得られた。しかし、高誘電率キャ パシタが上記の工程によって製造され得るのに対して、いくつかの付加的な印刷 ステップが必要とされ、障壁厚さが有効になるためには約16から20ミクロンにな らなければならない。 さらに、いくつかの障壁層、導電層およびキャパシタ層の厚さのために、上部 グリーンテープ層が引裂かれ易く、この引裂きを防止するために注意を払わなけ ればならない。さらに、多数のスクリーン印刷ステップ(上記のように11ま で)が必要とされることによって、工程の費用が高くなる。 従って、より有効な障壁となり、必要とする印刷ステップがより少なく、上部 グリーンテープ層を引裂かないように薄くした厚さを有する、改質された埋込み 導電体インクが要求されていた。 導電層として銀フレークと銀粉末との混合物が、銀フレークまたは銀粉末のい ずれかを単独で用いるよりも良好な、非常に有効な障壁層を形成することを、本 発明者はさらに見出した。銀粉末インクは、低誘電率キャパシタを製造する。銀 フレーク単独では、非常に有効な障壁層(K=3600)を形成したが、その結果と して、貼り合わせまたは焼成の間に上に位置するグリーンテープ層の引裂きが生 じた。従って、銀フレーク単独での障壁ほど有効ではないが、75重量%の銀フレ ークと25重量%の銀粉末の混合物によって、高誘電率キャパシタが得られた。し かし、キャパシタのガス放出(outgassing)が、焼成の間の問題となる。銀金属 がキャパシタをしっかりとシールすると、添加物(PbO含有)材料から形成され る気体は漏れ出し得ない。従って、銀フレークは高誘電率キャパシタとなるが、 焼成の間に密度が高くなりすぎる構造を形成し、上に位置するグリーンテープに 引裂きを生じさせる。従って、銀粉末と銀フレークとの混合物を使用することに よって、誘電率の点からは妥協することとなるが、上部グリーンテープ層に引裂 を生じさせず、これらの構造がガス放出または気泡の問題を有することもない。 コバール基板上の複数の埋込みPMNベースキャパシタは、銀粉末、銀フレーク および銀粉末と銀フレークとの混合物の導電体層を用いて形成された。層は1670 psiで貼り合わせられ、865℃で焼成された。試験結果は以下の表15において要約 される。 5.08mmサイズの第1のキャパシタの絶縁抵抗(IR)は、3.8×1010オームであ った。銀フレークを用いた5.08mmサイズの第2のキャパシタのIRは、6.0×1010 オームであった。混合銀を用いた同一サイズの第1のキャパシタのIRは、1.0×1 010オームであった。 銀フレークと銀粉末との混合物を導電体層として用いて形成された上記の埋込 みキャパシタは、必要とした印刷ステップが少なく、気泡またはガス放出のいず れもの問題も無く焼成された。上に位置するグリーンテープ層の引裂きは示され なかった。 PMNキャパシタの誘電率は、大きいサイズ依存を示した。すなわち、キャパシ タサイズが大きくなると共に、誘電率が高くなり、キャパシタサイズが大きくな ると共にTCCもまた高くなる(より負寄りになる)。これは、周囲の低誘電率セ ラミックによるキャパシタ誘電の希釈の結果であると考えられる。大きいキャパ シタは、小さいキャパシタよりも小さい希釈効果を有する。これは以下の表16に 示され、それぞれ誘電率対キャパシタサイズおよびTCC対キャパシタサイズのグ ラフである図3および図4中に概略的に示される。表16において、キャパシタは 、混合された銀粉末−銀フレークインクを用いたPMNに基づく。 同様に1670psiで貼り合わせられ、865℃で焼成された同一の混合された銀フレ ーク/粉末導電層を用いて形成された、中間範囲(K=500から700)のチタン酸 バリウムベースの埋込みキャパシタは、それほどにサイズ依存ではない。 誘電率対混合銀導電体を用いるキャパシタのサイズのグラフである図5は、チ タン酸バリウムベースキャパシタのサイズ依存性とPMNベースのキャパシタのサ イズ依存性の差を示す。従って、中間誘電率値を必要とする用途については、チ タン酸バリウムベースの埋込みキャパシタは、PMNベースのキャパシタと比較す るとよりばらつきがなく、低いTCCを有する。 積層体の上部から一つまたは二つのテープ層下に埋め込まれた、本発明の埋込 みキャパシタは、1000時間を超えるHHBT信頼性試験(85℃/85%RH/50VDC)を被 験し、埋込みキャパシタのキャパシタンス、誘電損、または絶縁抵抗(IR)の低 下はなかった。 本発明の埋込みキャパシタを有する上記の同時焼成された多層セラミック回路 基板は、セルラー電話などの様々な用途において有用である。 様々な抵抗器インクの配合、埋込み抵抗器の形成方法、および試験結果を以下 で論じる。 室温から125℃の温度範囲にわたって300オーム/平方から100キロオーム/平 方の抵抗器値および<+200ppm/℃のTCRを有する抵抗器インクもまた、本発明 に従って形成され得る。特定のセルラー電話用途についての目標特性は、室温か ら125℃の範囲にわたって1キロオーム/平方および200ppm/℃以下またはこれ に等しいTCRである。 抵抗器インクは、表17に要約されているような特性を有する微細な粒子サイズ の高表面積RuO2粉末からなる。 導電体粉末の焼成温度を低下させるために、RuO2は1つまたはそれ以上のガラ スと混合される。上記のようなガラス1およびガラス3が適している。BaTiO3な どのTCR改質剤もまた、添加され得る。 上記のガラスはRuO2粉末、選択的な改質剤および適した有機溶媒と混合され、 この混合物が塗布されるグリーンテープ積層体の焼成温度と同様の低温で焼成さ れ得るスクリーン印刷可能な組成物を形成する。抵抗器インク粉末は、17.33か ら24.8重量%のRuO2、74.3から81.7重量%のガラス1および0.99から1.10重量% のチタン酸バリウムを概して含む。好ましい組成物は、19.8から23.14重量%のR uO2、75.87から79.21重量%のガラス1および0.99から1.1重量%のBaTiO2を含む 。 抵抗器インクは、サイズが0.508×0.508から2.032×4.064mmである様々なパタ ーン(1/2平方および平方)の貼り合わせられたグリーンテープ積層体に組み込 まれたグリーンテープ上にスクリーン印刷された。本明細書における使用に適し たグリーンテープ組成物は、表18に要約された以下の成分を含む。ガラスおよび 充填剤材料の中央粒子サイズは、ミクロン単位で与えられる。 1)ICI America Incの登録商標 2)Monsanto Co.の登録商標 3)Monsanto Co.の登録商標 抵抗器は、これもまたスクリーン印刷されている銀導電体インクで終結された 。適した銀インク組成物は、83.78重量%の銀粉末、0.65重量%のガラス3、1.2 2重量%の分散剤、0.88重量%のエチルセルロース樹脂、0.80重量%のエルバサ イト2045樹脂(Monsanto Companyから入手可能)、および3.32重量%のテキサノ ール、6.81重量%のテルピネオールおよび2.54重量%のブチルカルビトールの混 合溶媒を含む。 グリーンテープ積層体は互いに貼り合わせられ、コバール支持基板上に配置さ れ、空気中で850から900℃で同時焼成された。抵抗器が印刷され、セラミック積 層体の上面から一層下に埋め込まれた。同時焼成後、銀−パラジウムまたは金導 電体インクで印刷することによって抵抗器は外部に接続され、空気中で700から7 50℃で後焼成された。 以下の表19は、RuO2−ガラス組成および焼成された抵抗器の特性を要約してい る。表19において、組成は重量%単位で与えられ、TCRは室温から125℃まで測定 された。短期過負荷試験(STOL)も行われた。 従って、ガラス3の使用は、2キロオーム/平方を超える高い値の抵抗器を形 成するために有効であった。ガラス1組成物は、1キロオーム/平方抵抗器をさ らに開発するために選択された。 上記の抵抗器組成物は有機溶媒と混合され、分散剤(1.44重量%)、エチルセ ルロース樹脂N300(0.10重量%)、エルバサイト樹脂2045(3.9重量%)、およ び25.18%のテルピネオールとブチルカルビトールの混合溶媒を用いてインク組 成物を形成した。抵抗器インクは、約38体積%固形分に調整された。 回路密度を最大にするために、510オーム抵抗器を得るために0.508×1.016か ら1.016×2.032mmまでのパターンなどの小さいサイズの抵抗器を印刷することが 望ましい。抵抗およびTCR値を調整するために、体積%を38%に一定に保持し、 分散剤濃度を粉末総重量の2重量%に一定に維持しつつ、固体の様々な比を有す る様々な抵抗器インクが製造された。有用な抵抗器インクの粉末成分は、以下の 表20で要約される。 上記の粉末混合物から製造される適した抵抗器インク組成は、以下の表21に示 される。 コバール上で850から900℃で同時焼成された四から五層貼り合わせグリーンテ ープの一つの層上に上記のように抵抗器をスクリーン印刷した後で、銀−パラジ ウムまたは金から製造される上表面導電体インクが塗布され、750℃で後焼成さ れた。抵抗はDCまたは低周波数(10KHz)で測定され、TCRは室温および125℃で 測定された抵抗から算出された。結果は、以下の表22に示される。 750℃での後焼成の後に抵抗値が平均で7.3%上昇することが明らかである。さ らに、抵抗器値は、抵抗器サイズが大きくなるに従って上昇する。サイズの増大 に伴う抵抗値のこの増加は、同時焼成の間の銀終端導電層による抵抗器の希釈に よるものであり、この希釈によって、抵抗器のサイズが小さくなるとシート抵抗 が低下する。 抵抗器インク組成物1および2からなる付加的な抵抗器は、以下の表23および 表24でそれぞれ与えられる。TCRは、室温および125℃で測定された。 1/2平方1.02×2.03mm抵抗器の印刷厚さは、18.6ミクロンであった。 抵抗器インク組成物1の抵抗器についてのデータは、(1)平方抵抗器および(1 /2)抵抗器についての抵抗対抵抗器面積のそれぞれのグラフである図6および図 7に図示される。 上記の抵抗器は、信頼性試験にも被験した。試験1は、85℃/85%RHで1000時 間行われ、試験2は、−55℃と125℃との間で200回を超えるサイクルから成って いた。試験3は、70℃で1000時間、抵抗器に15.5ワット/cm2の電力を与えた。 抵抗器はこれらの試験に合格した。 抵抗器インク1は、1GHzでの動作のために設計されたレシーバ板中の、サイ ズが1.016×2.032mmの510オーム埋込み抵抗器を形成するために用いられた。乾 燥インク厚さが18と25ミクロンとの間に維持されたという条件で、510オーム±1 0%の抵抗値が後焼成後に得られた。 本発明のセラミック印刷回路基板は、RFフィルタなどの他の構成要素を組み込 むあるいは埋め込むためにも有用である。このような場合には、焼成後の厚さが 2mmを超える厚い多層積層体が形成される。しかし、焼成後の多数のグリーンテ ープ層は、xおよびy次元への収縮の精密な制御を妨げ、さらには、焼成される と多層積層体は金属支持基板から剥離する傾向にある。 従って、多くの厚さのグリーンテープにわたって収縮を制御し、金属支持基板 からの剥離を防止し得る方法が開発されなければならなかった。本発明者は、少 量の酸化充填剤と混合された従来の低誘電損失ガラスから製造されたグリーンテ ープ層を、同一ガラスから製造されるがより多くの酸化充填剤を含むグリーンテ ープ層と交互に重ねることにより、グリーンテープのより多くの層が積層され、 貼り合わされ、xおよびy方向への収縮を生じさせず、かつ金属支持体からの剥 離を生じさせずに焼成され得ることを見出した。これらの厚い多層金属支持回路 基板積層体は、RF構成要素が積層体内に埋め込まれるときに、特に有用である。 一つのタイプのグリーンテープを形成するために用いられる有用な従来のガラ スは、上記のように亜鉛−マグネシウム−ホウケイ酸塩結晶化ガラスからなる。 適切な結晶化ガラスは上記のガラス3であり、このガラスには2.0重量%のCo3O4 着色剤が添加される。 このガラスは、9.6重量%の、鉛−亜鉛−ケイ酸アルミニウム系の非結晶化鉛 ベースガラスと混合される。例示的なガラスは、42.0重量%のPb0、10.0重量% のAl2O3、38.8重量%のSiO2および10.0重量%のZnOを含有する。 これらの結晶−非結晶ガラス混合物は、収縮の制御およびTCEのさらなる改変 に役立つ、アルミナ、キン青石、石英、クリストバライト、フォルステライト、 およびケイ酸亜鉛鉱などの酸化充填剤と組み合わせられる。第2の酸化充填剤を 添加すると、所望の誘電特性、収縮特性、およびコバールと整合したTCEの全て が達成され得る。例えば、少量の充填酸化物、例えば、1.5から2重量%のキン 青石および9.5から10.0重量%のフォルステライトによって、本適用例について の優れたセラミックが生成される。 従って、これらのガラスは、多量のガラスおよび少量(<15%)の酸化充填剤 を有する。これらのガラスは、1GHzなどのマイクロ波周波数で優れた誘電特性 を有する。これらのセラミックは、以下でタイプ1ガラス−セラミックと称され る。 第2のタイプのガラスセラミックは、同じ亜鉛−マグネシウム−ホウケイ酸塩 ガラスから形成されるが、約25重量%を超えるより多量の酸化充填剤を含む。こ れらのガラスは、タイプ1ガラス−セラミックよりも収縮が小さく、以下でタイ プ2ガラス−セラミックと称される。 以下の表25は、第2のタイプのグリーンテープ層を形成するために有用な異な るセラミック組成物の例を記載する。 従って、これらのセラミックは、多量の、例えば、約25から50重量%の充填剤を 含む。 グリーンテープは、タイプ1ガラス−セラミックおよびタイプ2ガラス−セラ ミックを、可塑剤、分散剤および溶媒と共に樹脂結合剤と公知の方法で配合して 、厚いスラリーを形成することによって製造される。本明細書において用いられ る代表的なガラス−セラミック組成物は、約10から12.5ミクロンの結晶化ガラス 粒子サイズ、約6.5から8ミクロンの非結晶化ガラス粒子サイズ、約3から5ミ クロンの粒子サイズを有するフォルステライト、および約2から3ミクロンの粒 子サイズを有するキン青石を有する。以下の表26は、適したセラミックグリーン テープ配合を重量パーセントで記載する。 結果として得られたスラリーは鋳造されて、約0.15から0.20mm厚さのグリーン テープが形成され、グリーンテープは乾燥される。 次いで、それぞれ少量および多量の酸化充填剤量を用いた二つのタイプのグリ ーンテープが交互に重ねられる。銀または他の金属パターンがグリーンテープ上 にスクリーン印刷され、回路パターンが形成される。タイプ2(高い充填剤含有 率)ガラス−セラミックは焼成されるとタイプ1ガラス−セラミックよりも多孔 性になる傾向にあるので、好ましくは、回路パターンはタイプ1の二つのグリー ンテープの間に印刷されて気密性セラミックを形成する。 グリーンテープ上に様々な導電体パターンを与えるためには、本発明のガラス 組成物に基づいた同時焼成可能な導電性金属ベースの厚膜導電体インクが、スク リーン印刷可能な導電体インクを形成するための、公知の分散剤、樹脂および溶 媒と共に上記で開示された少量のガラスと混合された銀粉末などの導電性金属粉 末を用いて製造され得る。上部導電体インクは、銀−パラジウム粉末または金粉 末を用いて同様な方法で製造され得る。回路パターンを様々なグリーンテープ層 上に互いに連結するためのバイア充填インクもまた、公知の方法で銀粉末を用い て製造され得る。 次いで、グリーンテープ積層体は、4分間、約93℃で約1.174kg/mm2の圧力で 適切に貼り合わせられ、製造された金属支持基板上に約1.3から1.4kg/mm2の圧力 で同時に貼り合わせられる。貼り合わせおよび同時貼り合わせの後、コバール支 持体上の多層積層体が、ベルト炉中で0.4インチ/分のベルト速度でピーク温度8 50から900℃で焼成される。焼成の間、有機材料が気化され、低温融解透明板ガ ラスが軟化し、多層セラミック積層体を金属コアに付着させる。金属コアは、上 に位置するグリーンテープのxおよびy方向への収縮を制限する補助となる。従 って、ほぼ全ての収縮が、金属支持体に垂直なz方向に生じる。低収縮である交 互に重ねられたタイプ2ガラス−セラミックが存在することも、多層積層体のx およびy方向への収縮の抑制に役立つ。 焼成後には、公知の方法で結合パッド、インダクタ、マイクロストリップ相互 接続などを形成するように、導電性インクが焼成された多層積層体の上部に塗布 され得る。 本発明は、以下の実施例においてさらに記載されるが、本発明は本明細書に記 載される詳細に限定されることを意図するものではない。実施例においては、パ ーセントは重量パーセントである。実施例1 三層に銀ベースのインクが塗布された(C、D)十一層のタイプ1グリーンテ ープ(A)と七層のタイプ2グリーンテープ(B)とを、図8に示されるように 交互に重ねた。次いで、グリーンテープ積層体を貼り合わせ、コバール支持基板 の上に配置し、同時に貼り合わせた。積層体を焼成した。 収縮は、z方向には17.0%であったが、x方向には0.96%、y方向には0.61% でしかなかった。焼成後の積層体全体の厚さは2.50mmであった。実施例2 三層が金属化された平面を有する十一層のタイプ1グリーンテープを、図8に 示されるようにタイプ2グリーンテープと交互に重ねた。図8は、Aとしてタイ プ1グリーンテープを、Bとしてタイプ2グリーンテープを示し、Cは埋込みRF フィルタを示し、Dは銀パターニングを示す。グリーンテープを交互に重ね、積 層し、貼り合わせ、コバール支持体に同時に貼り合わせ、焼成した。焼成された 積層体の厚さは、2.40mmであった。 収縮は、z方向には17.0%、x方向には0.64%、およびy方向には0.60%であ った。実施例3 十一層のタイプ1グリーンテープおよび七層のタイプ2グリーンテープを交互 に重ね、積層し、貼り合わせ、焼成した。得られた積層体の厚さは、2.20mmであ った。 収縮は、z方向には約17%、x方向には0.83%、およびy方向には0.98%であ った。実施例4 図9に示されるように、一層上に埋込みフィルタ(C)を有し、二層上に接地 平面(D)を有する、十五層のタイプ1(A)グリーンテープと、八層のタイプ 2グリーンテープ(B)とを交互に重ね、積層し、貼り合わせ、焼成し、厚さが 2.52mmの積層体を形成した。 収縮は、z方向には約17%、x方向には0.35%、y方向には0.85%であった。 結果として得られる多層テープのみの物理的特性を示す。結果は、以下の表27 に与えられる。 コバール上★★ セラミック単独実施例5 様々なタイプ1およびタイプ2のグリーンテープ積層体の特性が865℃で焼成 され、これらの特性が測定された。結果は以下の表28に要約される。 従って、交互に重ねられたグリーンテープ層は積層され、一次元のみに収縮す る厚い焼成金属支持多層回路基板が形成され得る。 本発明は特定の実施態様に関して記載されているが、ガラス組成、酸化充填剤 の量、金属支持体、グリーンテープ層の数、キャパシタおよびキャパシタインク のタイプ、抵抗器および抵抗器インクならびに導電体および導電体インクのタイ プなどの変形が行われ得、本明細書中に含まれることが意図されることは、当業 者に明らかである。本発明は、添付の請求項によってのみ制限されるものである 。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 H05K 1/05 B H05K 1/03 630 1/16 A 1/05 H Q 1/16 T S H01G 4/06 101 4/40 A H01L 23/12 B (31)優先権主張番号 08/812,832 (32)優先日 平成9年3月6日(1997.3.6) (33)優先権主張国 米国(US) (31)優先権主張番号 09/031,745 (32)優先日 平成10年2月27日(1998.2.27) (33)優先権主張国 米国(US) (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),JP,KR (72)発明者 プラブー,アショク ナラヤン アメリカ合衆国 ニュージャージー 08520,イースト ウィンドソー,ミード ウ レーン 21 (72)発明者 スリーラム,アッティガナル ナラヤナス ワミー アメリカ合衆国 ニュージャージー 08536,プレインスボロ,フォックス ラ ン ドライブ 39―02 (72)発明者 リベラトーレ,マイケル ジェイムズ アメリカ合衆国 ニュージャージー 08648,ローレンスビル,ベイカーズ ベ イシン ロード 208ビー (72)発明者 パラニサミー,ポヌサミー アメリカ合衆国 ペンシルバニア 19446, ランズデール,クレアモント ドライブ 133

Claims (1)

  1. 【特許請求の範囲】 1.a)コバール支持体上の貼り合わせられたグリーンテープ積層体と、 b)誘電体と低温融解ガラスとを含むインクからグリーンテープ層上にスクリ ーン印刷されたスクリーン印刷構成要素と、 c)該スクリーン印刷された構成要素の下の導電層と、 d)上に位置するグリーンテープ層と、 を含む、内部に埋込み構成要素を有する支持セラミック回路基板。 2.a)コバール支持体上の貼り合わせられたグリーンテープ積層体と、 b)チタン酸バリウム、酸化チタンおよび鉛−マグネシウム−ニオブ酸塩から なるグループから選択された誘電体から形成される埋込みスクリーン印刷キャパ シタと、 c)該キャパシタの上下に印刷された銀導電層と、 d)上に位置するグリーンテープ層と、 を含む、埋込み構成要素を有する支持セラミック回路基板。 3.前記キャパシタが銀障壁層間に挟持され、該障壁層が銀粉末と銀フレークと の混合物を含む、請求項2に記載の支持セラミック回路基板。 4.前記誘電体が鉛−マグネシウム−ニオブ酸塩であり、前記キャパシタが銀ま たはチタン酸バリウム障壁層間に挟持され、該キャパシタが700を超える高い誘 電率を有する、請求項2に記載の支持セラミック回路基板。 5.金属支持基板上で、少なくとも5重量%から15重量%までの酸化充填剤と共 に結晶化ガラスと非結晶化ガラスとの混合物を含む第1のタイプのグリーンテー プ層と交互に重ねられた、該第1のタイプよりも高い重量パーセントの酸化充填 剤と共に結晶化ガラスと非結晶化ガラスとの混合物を含む第2のタイプのグリー ンテープ層を含む、焼成されると厚さが少なくとも2ミリメートルであるグリー ンテープ積層体。 6.前記非結晶化ガラスが、PbO、Al2O3およびSiO2からなる、請求項5に記載の グリーンテープ積層体。 7.前記酸化充填剤が、アルミナ、キン青石、石英、クリストバライト、フォル ステライトおよびケイ酸亜鉛鉱からなるグループから選択される、請求項5に記 載のグリーンテープ積層体。 8.前記金属支持基板が、銅−ニッケルクラッド、またはめっきされたコバール 支持体である、請求項5に記載のグリーンテープ積層体。 9.導電層が、前記第1のタイプの一つ以上のグリーンテープ層の間にスクリー ン印刷されている、請求項5に記載のグリーンテープ積層体。 10.前記導電層が銀ベースの層である、請求項9の記載のグリーンテープ積層体 。 11.導電層が、前記積層体の上表面にスクリーン印刷されている、請求項9に記 載のグリーンテープ積層体。 12.請求項5に記載の焼成されたグリーンテープ積層体。 13.RF構成要素が前記グリーンテープ積層体に埋め込まれている、請求項5に記 載の焼成されたグリーンテープ。 14.金属支持基板上に取り付けられた、上部に回路パターンを有する焼成の間に xおよびy次元に収縮しない複数の低温焼成グリーンテープと、積層体の上部か ら一つまたはそれ以上の層の下にあるグリーンテープ層にスクリーン印刷された キャパシタと、該キャパシタの上下にスクリーン印刷された導電層とを含む、多 層セラミックグリーンテープ構造。 15.前記キャパシタ層が、チタン酸バリウム、酸化チタンまたは鉛−マグネシウ ム−ニオブ酸塩からなる、請求項14に記載の多層セラミックグリーンテープ構造 。 16.前記導電層が銀からなる、請求項14に記載の多層セラミックグリーンテープ 構造。 17.前記キャパシタが、焼成の間の前記グリーンテープガラスの該キャパシタへ の拡散を防止するために十分な厚さを有する二つのチタン酸バリウム障壁層の間 に挟持されている、請求項14に記載の多層セラミックグリーンテープ構造。 18.a)前駆体化合物、低温焼成ガラスおよび有機溶媒の構成要素前駆体イン クを形成するステップと、 b)底面導電層をスクリーン印刷するステップと、 c)該底面導電層の上に該構成要素前駆体インクをスクリーン印刷するステッ プと、 d)該スクリーン印刷された構成要素前駆体インク層を、グリーンテープの一 つまたは二つの層で被覆するステップと、 e)上部導電体層をスクリーン印刷するステップと、 f)該層を共に位置合わせし、貼り合わせるステップと、 g)該貼り合わせられた層を焼成するステップと、 を包含する、金属支持基板上の多層セラミック回路基板中に埋込み構成要素を形 成する方法。 19.a)チタン酸バリウム、酸化チタンおよび鉛−マグネシウム−ニオブ酸塩か らなるグループから選択される誘電体と、低温焼成ガラスと、有機溶媒との混合 物からキャパシタインクを形成するステップと、 b)底面導電体層をスクリーン印刷するステップと、 c)該底面導電体層の上にキャパシタをスクリーン印刷するステップと、 d)上面導電体層をスクリーン印刷するステップと、 e)該キャパシタを、グリーンテープの一つ以上の層で被覆するステップと、 f)該層を共に位置合わせし、貼り合わせるステップと、 g)該貼り合わせられた層を焼成するステップと、 を包含する、金属支持基板上の多層セラミック回路基板中に埋込みキャパシタを 形成する方法。 20.チタン酸バリウム、酸化チタンおよび鉛−マグネシウム−ニオブ酸塩からな るグループから選択される誘電体と、低温焼成ガラスと、有機溶媒とを含む、キ ャパシタインク。 21.酸化ルテニウムと、混合物の焼成温度を約850℃から900℃の範囲に低下させ るために十分な量の低温焼成ガラスと、有機溶媒とを含む、抵抗器インク組成物 。 22.チタン酸バリウムのTCR改質剤をさらに含む、請求項20に記載の抵抗器イン ク組成物。 23.グリーンテープの一つまたは二つの層で被覆された、酸化ルテニウムおよび 低温焼成ガラスのスクリーン印刷された抵抗器層を備える埋込み抵抗器を含むセ ラミック多層プリント回路基板であって、該層は、金属支持基板に貼りつけられ たグリーンテープ積層体上に印刷され、導電体層が該抵抗器層の下に位置する、 セラミック多層プリント回路基板。 24.前記金属支持基板がコバールからなる、請求項22に記載のセラミック多層プ リント回路基板。 25.a)有機溶媒との混合物が約850℃から900℃の間の焼成温度を有するように 、十分な量の低温焼成ガラスと混合された酸化ルテニウムを含む抵抗器インクを 形 成するステップと、 b)該インクをグリーンテープ積層体上にスクリーン印刷し、その上に抵抗器 を積層するステップと、 c)該抵抗器層を一つまたは二つのグリーンテープ層で被覆するステップと、 d)該抵抗器を下に位置する第1の導電層で終結するステップと、 e)該結果として得られるグリーンテープ積層体を貼り合わせるステップと、 f)該積層体を約850℃から900℃の温度に焼成するステップと、 g)該焼成された積層体の上表面を第2の導電層でコーティングするステップ と、 h)該焼成された多層を後焼成するステップと、 を包含する、埋込み抵抗器を形成する方法。
JP53854898A 1997-03-06 1998-03-03 セラミック多層プリント回路基板 Expired - Fee Related JP3944791B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US81283297A 1997-03-06 1997-03-06
US08/812,832 1997-03-06
US08/812,151 1997-03-06
US08/812,172 1997-03-06
US08/812,172 US5866240A (en) 1997-03-06 1997-03-06 Thick ceramic on metal multilayer circuit board
US08/812,151 US5953203A (en) 1997-03-06 1997-03-06 Multilayer ceramic circuit boards including embedded capacitors
US09/031,745 1998-02-27
US09/031,745 US6055151A (en) 1997-03-06 1998-02-27 Multilayer ceramic circuit boards including embedded components
PCT/US1998/003270 WO1998039784A1 (en) 1997-03-06 1998-03-03 Ceramic multilayer printed circuit boards with embedded passive components

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005368893A Division JP2006165585A (ja) 1997-03-06 2005-12-21 セラミック多層プリント回路基板

Publications (2)

Publication Number Publication Date
JP2002505805A true JP2002505805A (ja) 2002-02-19
JP3944791B2 JP3944791B2 (ja) 2007-07-18

Family

ID=27487928

Family Applications (2)

Application Number Title Priority Date Filing Date
JP53854898A Expired - Fee Related JP3944791B2 (ja) 1997-03-06 1998-03-03 セラミック多層プリント回路基板
JP2005368893A Pending JP2006165585A (ja) 1997-03-06 2005-12-21 セラミック多層プリント回路基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005368893A Pending JP2006165585A (ja) 1997-03-06 2005-12-21 セラミック多層プリント回路基板

Country Status (5)

Country Link
EP (1) EP1016106A4 (ja)
JP (2) JP3944791B2 (ja)
KR (2) KR100516043B1 (ja)
TW (1) TW405330B (ja)
WO (1) WO1998039784A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165585A (ja) * 1997-03-06 2006-06-22 Sarnoff Corp セラミック多層プリント回路基板
JP2011207027A (ja) * 2010-03-30 2011-10-20 Murata Mfg Co Ltd 金属ベース基板の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191934B1 (en) * 1998-10-02 2001-02-20 Sarnoff Corporation & Co., Ltd. High dielectric constant embedded capacitors
US6300267B1 (en) * 1998-11-05 2001-10-09 Sarnoff Corporation High dielectric constant buried capacitors with extended operating temperature ranges
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6317023B1 (en) 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
US6455930B1 (en) * 1999-12-13 2002-09-24 Lamina Ceramics, Inc. Integrated heat sinking packages using low temperature co-fired ceramic metal circuit board technology
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
EP1263002A3 (en) * 2001-05-17 2004-01-02 Shipley Company LLC Resistors
EP1353542B1 (en) 2001-12-25 2018-05-16 Ngk Spark Plug Co., Ltd Process for production of multilayered wiring board
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US6893710B2 (en) 2003-04-18 2005-05-17 Yageo Corporation Multilayer ceramic composition
KR20050019214A (ko) 2003-08-18 2005-03-03 한국과학기술원 내장형 커패시터용 폴리머/세라믹 복합 페이스트 및 이를이용한 커패시터 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968412A (en) * 1973-07-27 1976-07-06 General Electric Company Thick film capacitor
US4061584A (en) * 1974-12-13 1977-12-06 General Electric Company High dielectric constant ink for thick film capacitors
US4415624A (en) * 1981-07-06 1983-11-15 Rca Corporation Air-fireable thick film inks
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US5148005A (en) * 1984-07-10 1992-09-15 Raychem Corporation Composite circuit protection devices
JPH0725174B2 (ja) * 1985-10-18 1995-03-22 富士ゼロックス株式会社 厚膜型サ−マルヘツドの製造方法
GB2182033A (en) * 1985-10-24 1987-05-07 Stc Plc Dielectric compositions
JPS62113758A (ja) * 1985-10-25 1987-05-25 株式会社住友金属セラミックス 低温焼成セラミツクス
US5166658A (en) * 1987-09-30 1992-11-24 Raychem Corporation Electrical device comprising conductive polymers
US4961999A (en) * 1988-07-21 1990-10-09 E. I. Du Pont De Nemours And Company Thermistor composition
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5256469A (en) * 1991-12-18 1993-10-26 General Electric Company Multi-layered, co-fired, ceramic-on-metal circuit board for microelectronic packaging
US5657199A (en) * 1992-10-21 1997-08-12 Devoe; Daniel F. Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters
JPH0834096A (ja) * 1994-05-20 1996-02-06 Toray Ind Inc セラミックス・グリーンシートおよびセラミックス・グリーンシート上にパターンを形成する方法
JP3093601B2 (ja) * 1994-09-28 2000-10-03 株式会社住友金属エレクトロデバイス セラミック回路基板
US5514451A (en) * 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
JP3327045B2 (ja) * 1995-04-28 2002-09-24 株式会社村田製作所 誘電体ペースト及びそれを用いた厚膜コンデンサ
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
KR100516043B1 (ko) * 1997-03-06 2005-09-26 라미나 세라믹스, 인크. 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165585A (ja) * 1997-03-06 2006-06-22 Sarnoff Corp セラミック多層プリント回路基板
JP2011207027A (ja) * 2010-03-30 2011-10-20 Murata Mfg Co Ltd 金属ベース基板の製造方法

Also Published As

Publication number Publication date
JP3944791B2 (ja) 2007-07-18
KR100516043B1 (ko) 2005-09-26
KR20000075996A (ko) 2000-12-26
TW405330B (en) 2000-09-11
EP1016106A4 (en) 2007-12-12
EP1016106A1 (en) 2000-07-05
KR100546471B1 (ko) 2006-01-26
WO1998039784A1 (en) 1998-09-11
JP2006165585A (ja) 2006-06-22
KR20050043991A (ko) 2005-05-11

Similar Documents

Publication Publication Date Title
US6055151A (en) Multilayer ceramic circuit boards including embedded components
KR100307078B1 (ko) 기판을지지하는세라믹회로보드용글라스결합층
JP3407716B2 (ja) 複合積層電子部品
US4868711A (en) Multilayered ceramic capacitor
JP2006165585A (ja) セラミック多層プリント回路基板
TWI277375B (en) Co-fired ceramic capacitor and method for forming ceramic capacitors or use in printed wiring boards
US5953203A (en) Multilayer ceramic circuit boards including embedded capacitors
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
US5866240A (en) Thick ceramic on metal multilayer circuit board
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
JP2002536837A (ja) 埋め込みレジスタを備えた多層セラミック回路基板
EP0211603B1 (en) Method of making ceramic dielectric bodies
WO1998039784A9 (en) Ceramic multilayer printed circuit boards with embedded passive components
JP2003022929A (ja) 積層セラミックコンデンサ
JPH06204022A (ja) フェライトペースト組成物および配線基板
JPH0632384B2 (ja) 積層セラミック基板の製造方法
JP4462695B2 (ja) セラミック回路基板の製造方法
JP2000182886A (ja) キャパシタインキ、誘電体グリ―ンテ―プ、多層グリ―ンテ―プスタック、埋込み型キャパシタ及びその製造方法
JPS63228608A (ja) 複合積層セラミツク部品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees