JP2002536837A - 埋め込みレジスタを備えた多層セラミック回路基板 - Google Patents

埋め込みレジスタを備えた多層セラミック回路基板

Info

Publication number
JP2002536837A
JP2002536837A JP2000598340A JP2000598340A JP2002536837A JP 2002536837 A JP2002536837 A JP 2002536837A JP 2000598340 A JP2000598340 A JP 2000598340A JP 2000598340 A JP2000598340 A JP 2000598340A JP 2002536837 A JP2002536837 A JP 2002536837A
Authority
JP
Japan
Prior art keywords
register
weight
oxide
weight percent
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000598340A
Other languages
English (en)
Inventor
エレン シュワルツ トーメイ，
アショク ナラヤン プラブフ，
ポヌサミィ パリナサミィ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2002536837A publication Critical patent/JP2002536837A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Wood Science & Technology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 レジスタが、十分な量の低溶融温度ガラスと、酸化ルテニウムと、有機ビヒクルとを含むレジスタインクにより、グリーンテープスタック上に印刷することができるため、得られた混合物を、約８５０〜９００℃で焼成する。スクリーン印刷されたレジスタ層は、銀等から成る導電層で終端し、１または２つのグリーンテープが、レジスタ層上に適用されることにより、焼成の間にレジスタを埋め込む。最終的な導電層が焼成の後に適用される。

Description

【発明の詳細な説明】
【０００１】 本願は、１９９７年３月６日に出願された同時係属出願第０８／８１２，８３
２号の一部継続出願である。
【０００２】 本発明は、共焼成受動素子を含む多層セラミックプリント回路基板に関する。
さらに詳細には、本発明は、埋め込みレジスタを含む多層セラミックプリント回
路基板およびその製造方法に関する。
【０００３】 （発明の背景） 低温多層セラミック回路基板が、銀、金、および銅等の低溶融温度導電性金属
との使用に適していることは公知である。これらは、低熱膨張係数（ＴＣＥ）を
有するので、シリコンまたはヒ化ガリウムと適合性を有し得る。セラミック回路
基板は、低温、すなわち、１０００℃未満で焼成することができるガラスから製
造される。多層回路基板は、適切なガラスパウダーを、樹脂、溶媒、分散剤等を
含む有機ビヒクルと混合し、その結果生じたスラリーでグリーンテープと呼ばれ
る薄いテープを造ることにより、公知の方法で作製される。回路は、導電金属パ
ウダー、有機ビヒクル、および粉末状のガラス（通常、グリーンテープを製造す
るために用いられるガラスと同じか、または同様のガラス）を含む導電性インク
調合物を用いて、グリーンテープ上にスクリーン印刷され得る。
【０００４】 １より多くのグリーンテープが積み重ねられる場合、導電材料、有機ビヒクル
、およびガラスで製造されたバイア充填インクで満たされたテープに、種々のグ
リーンテープ層上の回路間に電気接触を提供するバイアホールが開けられる。パ
ターニングされたグリーンテープは、焼成の前に、配列されて、圧縮されるか、
または圧力をかけられて、積層される。
【０００５】 さらに最近では、多層セラミック回路基板は、金属支持基板に接着されること
により、多層基板の強度を向上させてきた。この支持基板は、共焼成中に、セラ
ミックテープを支持基板に接着するボンディングガラスでコーティングされる金
属コアを有する。ボンディングガラスの使用は、焼成中のグリーンテープのｘ寸
法およびｙ寸法の収縮を大幅に低減するため、収縮の大半が、ｚ寸法、すなわち
、厚さ寸法でのみ起こるという他の利点を有する。しかしながら、グリーンテー
プ用に用いられるガラスは、焼成したガラスの層間剥離または割れを妨げるため
に、金属支持基板と整合するＴＣＥを有さなければならない。随意に無機フィラ
ーを含む、結晶化ガラスと非結晶化ガラスの混合物が、所望のＴＣＥ特性を有す
ることも公知である。
【０００６】 現在までは、多層セラミック回路基板がレジスタまたはキャパシタ等の受動素
子を含む場合、個別の素子は、はんだ、またはエポキシ接着剤を用いて、多層セ
ラミックにそれらの素子を接着することにより、焼成した基板の上面に実装され
てきた。これらの個別素子の組み込みにより、その素子を製造する（すなわち、
これらの素子は、セラミック多層基板に配列されて、接着され、かつ電源と接続
されなければならない）ために必要とされる工程数が増加する。さらに、多数の
個別デバイスを収容するために、多層基板は大きくなければならない。よって、
そのような基板の製造コストは高い。
【０００７】 受動素子を多層低温共焼成セラミック回路基板上にスクリーン印刷することが
できれば有利である。これは、パッキング密度が増加し得ることにより、パッケ
ージングのサイズおよびコストが低減されるためである。最近開発された低焼成
温度ガラス、およびｘ寸法およびｙ寸法の収縮を低減する金属支持基板を用いて
、そのような素子を厳密な公差および高精度な配置でスクリーン印刷することが
実現可能になる。さらに、相互接続の必要性が少ないので、信頼性も改善される
。
【０００８】 本願と共に出願された同時係属出願において、本発明者らは、２種類のグリー
ンテープを交互に配置しているため、多数のグリーンテープは、２つの寸法が収
縮することなく積み重ねられ得る。
【０００９】 よって、グリーンテープ層にスクリーン印刷することができる適切なインク組
成を開発し、厳密な公差および高精度な配置で埋め込みレジスタを形成すること
が非常に望ましい。
【００１０】 （発明の要旨） 酸化ルテニウム（ＲｕＯ2）、および適切な有機ビヒクルと共に、低温（例え
ば、８５０〜９００℃）で焼結する適切なガラスを、ベースとする厚膜レジスタ
インク組成を作製する方法を見出した。レジスタインクは、好ましくは、金属支
持基板上で支持され、１または２つのグリーンテープで覆われた、公知の低焼成
温度グリーンテープスタックにスクリーン印刷することにより、広範囲なレジス
タ値および抵抗の温度係数（ＴＣＲ）値を有する埋め込みレジスタを製造するこ
とができる。少量のチタン酸バリウムをレジスタインクに添加することでも、Ｔ
ＣＲ値を調整することができる。レジスタは、焼成され、支持されたグリーンテ
ープスタックの上面にスクリーン印刷された導電層により電力源に接続すること
ができる。レジスタおよび他の回路を印刷した後、複数のグリーンテープ層が配
列され、共に積層されて、ボンディングガラスを介して金属支持基板に適用され
、約７００〜９００℃の空気中で共焼成される。その結果得られた埋め込みレジ
スタは、安定性があり、信頼性がある。
【００１１】 （発明の詳細な説明） ３００Ω／ｓｑ〜１００ＫΩ／ｓｑのレジスタ値、および室温〜１２５℃の範
囲に渡って≦±２００ｐｐｍ／℃のＴＣＲを備えたレジスタインクが、本発明に
従って作製できることを見出した。特定の携帯電話の用途の対象となる特性は、
１ＫΩ／ｓｑ、および室温〜１２５℃の範囲に渡って２００ｐｐｍ／℃以下のＴ
ＣＲである。
【００１２】 レジスタインクは、表Ｉに要約される特徴を有する、微粒子サイズで、高表面
積のＲｕＯ2パウダーから作製することができる。
【００１３】
【表１】 ＲｕＯ2が１以上の低温焼成ガラスと混合されることにより、導電性パウダー
の焼成温度が低減される。
【００１４】 適切な低温焼成ガラスは、本明細書中において参考として援用される、Ｐｒａ
ｂｈｕらの米国特許第５，５８１，８７６号に記載のホウ酸亜鉛ガラスを含む。
このガラスは、酸化亜鉛（約４４〜５５重量％）、酸化ホウ素（約３０〜４０重
量％）、酸化カルシウム（約３〜７重量％）、および酸化アルミニウム（約３〜
７重量％）を含む。
【００１５】 低焼成温度の別の適切なガラス組成は、これも本明細書中において参考として
援用される、Ｔｏｒｍｅｙらの米国特許第５，７２５，８０８号に記載の亜鉛−
マグネシウム−ホウ珪酸ガラスを含む。このガラスは、酸化亜鉛（約２０〜５５
重量％、好ましくは、約２５〜３０重量％）、酸化マグネシウム（約１０〜３０
重量％、好ましくは、約２０〜２８重量％）、酸化ホウ素（約１０〜３５重量％
、好ましくは、約１５〜２０重量％）、二酸化ケイ素（約１０〜４０重量％、好
ましくは、２０〜３０重量％）、酸化アルミニウム（最大で約１０重量％まで、
好ましくは、約３〜７重量％）、および着色剤としての酸化コバルト（最大で約
３重量％まで、好ましくは、最大で約２重量％）を含む。
【００１６】 レジスタインクを作成するために用いられる２つの適切なガラス組成を、下記
の表ＩＩに示す。
【００１７】
【表２】 この結果得られる混合物もまた、ＢａＴｉＯ3パウダー等のＴＣＲ条件剤を含
む。
【００１８】 上記のガラスをＲｕＯ2パウダー、任意の条件剤、および適切な有機ビヒクル
と混合することにより、それらが適用されることになるグリーンテープの焼成温
度と同様の低温で焼成することができるスクリーン印刷可能組成を形成する。レ
ジスタインクパウダーは、一般に、ＲｕＯ2（約１７．３３〜２４．８重量％）
、ガラス１（約７４．３〜８１．７重量％）、およびＴＣＲ条件剤としてのチタ
ン酸バリウム（約０．９９〜１．１０重量％）を含む。好適な組成は、ＲｕＯ2
（約１９．８〜２３．１４重量％）、ガラス１（約７５．８７〜７９．２１重量
％）、およびＢａＴｉＯ3（約０．９９〜１．１重量％）を含む。
【００１９】 ガラス２が用いられる場合、ガラスおよびチタン酸バリウムの量は、さらに多
くすることができる（チタン酸バリウム（最大で約２．０重量％）、ガラス２（
最大で約８５重量％））。
【００２０】 レジスタインクを、０．５０８×０．５０８〜２．０３２×４．０６４ｍｍの
サイズの各種のサイズパターン（１／２スクエア（ｓｑｕａｒｅｓ）、およびス
クエア）で、積層されたグリーンテープスタック上にスクリーン印刷した。ここ
での使用に適したグリーンテープ組成は、表ＩＩＩに要約した以下の材料を含む
。ガラスおよびフィラー材料の平均粒子サイズはミクロンで示す。
【００２１】
【表３】 レジスタを（これもスクリーン印刷されている）銀導電インクで終端する。適
切な銀インクの組成は、銀紛（８３．７８重量％）、ガラス２（０．６５重量％
）、分散剤（１．２２重量％）、エチルセルロース樹脂（０．８８重量％）、Ｍ
ｏｎｓａｎｔｏ Ｃｏｍｐａｎｙから入手可能なＥｌｖａｃｉｔｅ２０４５樹脂
（０．８０）、ならびにテクサノール（ｔｅｘａｎｏｌ）（３．３２重量％）、
テルピネオール（６．８１重量％）、およびブチルカルビトール（２．５４重量
％）の混合溶媒を含む。
【００２２】 グリーンテープスタックを、共に積層し、フェロ／ニッケル／コバルト／マン
ガン合金支持基板上に配置し、８５０〜９００℃の空気中で共焼成する。レジス
タを印刷し、セラミックスタックの上面から一層下に埋め込んだ。共焼成の後、
次いで、レジスタを、銀−パラジウム、または金導電インクで印刷することによ
り、外部と接続し、７００〜７５０℃の空気中で後焼成した。
【００２３】 下記の表ＩＶは、ＲｕＯ2−ガラス組成、および焼成されたレジスタの特性を
要約したものである。表ＩＶでは、組成を重量％で示しており、ＴＣＲは、室温
から１２５℃までにおいて測定された。短期過負荷テスト（ＳＴＯＬ）も実施さ
れた。
【００２４】
【表４】 よって、ガラス２の使用は、２ＫΩ／ｓｑを越える高い値のレジスタの形成に
効果的であった。ガラス１の組成を、１ＫΩ／ｓｑのレジスタのさらなる開発の
ために選択した。
【００２５】 上記のレジスタの組成を、分散剤（１．４４重量％）、エチルセルロース樹脂
Ｎ３００（０．１０重量％）、Ｅｌｖａｃｉｔｅ ｒｅｓｉｎ２０４５（３．９
３重量％）、ならびにテルピネオールおよびブチルカルビトールの混合溶媒（２
５．１８％）を用いて、有機ビヒクルと混合することにより、インク組成を形成
した。レジスタインクを、約３８体積％の固体に調整した。
【００２６】 回路密度を最大化するために、０．５０８×１．０１６〜１．０１６×２．０
３２ｍｍのパターン等の小さなサイズのレジスタを印刷して、５１０Ωのレジス
タを得ることが望ましい。各種のレジスタインクを、固体の割合が変化するよう
に作製し、抵抗およびＴＣＲ値を調整する一方で、３８％の体積％定数を保ち、
かつ分散剤濃度定数を全パウダー重量の２重量％に維持した。有効なレジスタイ
ンクのパウダー組成を下記の表Ｖに要約する。
【００２７】
【表５】 上記のパウダー混合から作製された適切なレジスタインクの組成を表ＶＩで下
記に示す。
【００２８】
【表６】 銅被覆されたフェロ／ニッケル／コバルト／マンガン合金の支持上に８５０〜
９００℃で共焼成された上記の積層されたグリーンテープの４〜５層のスタック
のうちの一層の上にレジスタをスクリーン印刷した後、銀−パラジウム、または
金から作製された上面導電インクを適用し、７５０℃で後焼成した。抵抗をＤＣ
、または低周波数（１０ＫＨｚ）で測定し、ＴＣＲを、室温および１２５℃で測
定された抵抗から算出した。その結果を表ＶＩＩで下記に示す。
【００２９】
【表７】 ７５０℃の後焼成の後に、抵抗値が平均して７．３％増加することが明らかで
ある。また、レジスタ値は、レジスタサイズの増大と共に増加する。このように
サイズの増大に伴って抵抗値が増加するのは、共焼成の間に、銀で終端する導電
層によってレジスタを希釈する（これによって、さらに小さなレジスタに対する
シート抵抗が減少する）ためである。
【００３０】 レジスタインク組成１および２によるさらなるレジスタを、それぞれ、表ＶＩ
ＩＩおよび表ＩＸで下記に示す。ＴＣＲを、室温および１２５℃で測定した。
【００３１】
【表８】 １：２の１．０２×２．０３ｍｍレジスタの印刷厚さは、１８．６ミクロンであ
った。
【００３２】
【表９】 レジスタインク組成１のレジスタに関するデータを図１および２にプロットす
る。これらは、それぞれ、（１）スクエアレジスタに関する抵抗対レジスタ面積
のグラフ、および（１／２）スクエアレジスタに関する抵抗対レジスタ面積のグ
ラフである。
【００３３】 上記のレジスタはまた、信頼性テストを受けた。テスト１は、８５℃／８５％
ＲＨで１０００時間で処理し、テスト２は、−５５〜１２５℃で２００回以上繰
り返した。テスト３は、７０℃で１０００時間で処理し、レジスタに１５．５Ｗ
／ｃｍ2の電力を印加した。レジスタはこれらのテストに合格した。
【００３４】 レジスタインク１を、１ＧＨｚの動作のために設計されたレシーバー基板に、
サイズが１．０１６×２．０３２ｍｍである５１０Ωの埋め込みレジスタを作製
するために用いた。乾燥したインクの厚さが１８〜２５ミクロンで維持されると
いう条件で、５１０Ω±１０％の抵抗値を後焼成の後に得た。
【００３５】 本発明は特定の材料に関して記載されているが、他の材料およびその組み合わ
せが代用できることが当業者には明白である。よって、本発明は、添付の請求の
範囲によってのみ限定されるものとする。
【図面の簡単な説明】
【図１】 図１は、スクエアレジスタに関する、レジスタ面積対抵抗、およびＴＣＲのグ
ラフである。
【図２】 図２は、矩形配置のレジスタに関する、レジスタ面積対抵抗、およびＴＣＲの
グラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 プラブフ， アショク ナラヤン アメリカ合衆国 ニュー ジャージー 08520， イースト ウィンザー， メド ウ レーン 21 (72)発明者 パリナサミィ， ポヌサミィ アメリカ合衆国 ペンシルベニア 19446， ランズデイル， クレアモント ドライ ブ 133 Ｆターム(参考） 5E346 AA14 AA43 BB20 CC18 CC25 DD50 EE29 HH21

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 レジスタインク組成であって、酸化ルテニウム、混合物の焼
    成温度を８５０〜９００℃に低減するために十分な量の低い焼成温度のガラス、
    および有機ビヒクルを含む、レジスタインク組成。
  2. 【請求項２】 前記レジスタインク組成は、さらにチタン酸バリウムを含む
    、請求項１に記載のレジスタインク組成。
  3. 【請求項３】 前記レジスタインク組成は、約１７．３３〜２４．８重量パ
    ーセントの酸化ルテニウムと、 約３〜７重量％の酸化アルミニウム、約３０〜
    ４０重量％の酸化ホウ素、約３〜７重量％の酸化カルシウム、および約４５〜５
    ５重量％の酸化亜鉛から成る約７４．３〜８１．７重量パーセントのガラス組成
    と、 約０．９９〜１．１０重量パーセントのチタン酸バリウムと を含む、請求項２に記載のレジスタインク。
  4. 【請求項４】 埋め込みレジスタを含むセラミック多層プリント回路基板で
    あって、酸化ルテニウムのスクリーン印刷レジスタ層、および１または２つのグ
    リーンテープの層で覆われた低い焼成温度のガラスを含み、該層は、金属支持基
    板、および該レジスタ層の下の導電層に積層されるグリーンテープスタック上に
    印刷される、セラミック多層プリント回路基板。
  5. 【請求項５】 前記金属支持基板が、フェロ／ニッケル／コバルト／マンガ
    ン合金から成る、請求項４に記載のセラミック多層プリント回路基板。
  6. 【請求項６】 前記ガラスが、約３〜７重量パーセントの酸化アルミニウム
    、約３０〜４０重量パーセントの酸化ホウ素、約３〜７重量％の酸化カルシウム
    、および約４５〜５５重量％の酸化亜鉛を含む、請求項４に記載のセラミック多
    層プリント回路基板。
  7. 【請求項７】 前記ガラスが、約１０〜３５重量パーセントの酸化ホウ素、
    約１０〜３０重量パーセントの酸化マグネシウム、約１０〜４０重量％のシリカ
    、および約２０〜５５重量％の酸化亜鉛を含む、請求項４に記載のセラミック多
    層プリント回路基板。
  8. 【請求項８】 埋め込みレジスタを作製する方法であって、 十分な量の低い焼成温度のガラスと混合された酸化ルテニウムを含むレジスタ
    インクを形成する工程であって、その結果、該混合物が、有機ビヒクルと共に、
    約８５０〜９００℃の焼成温度を有する、工程と、 該インクをグリーンテープスタックにスクリーン印刷することにより、その上
    にレジスタを堆積する工程と、 該レジスタ層を１または２つのグリーンテープの層で覆う工程と、 該レジスタを下にある第１の導電層で終端する工程と、 その結果できたグリーンテープスタックを積層する工程と、 該スタックを８５０〜９００℃の温度で焼成する工程と、 該焼成されたスタックの上面を第２の導電層で被覆する工程と、 該焼成された多層構造を後焼成する工程と を含む方法。
  9. 【請求項９】 前記第１の導電層が、銀から成る、請求項８に記載の方法。
  10. 【請求項１０】 前記第２の導電層が、銀−パラジウムまたは金から成る、
    請求項８に記載の方法。
  11. 【請求項１１】 前記グリーンテープスタックが金属支持基板上に実装され
    る、請求項８に記載の方法。
  12. 【請求項１２】 前記金属支持基板がフェロ／ニッケル／コバルト／マンガ
    ン合金である、請求項１０に記載の方法。
JP2000598340A 1999-02-09 2000-02-09 埋め込みレジスタを備えた多層セラミック回路基板 Pending JP2002536837A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/248,636 US6399230B1 (en) 1997-03-06 1999-02-09 Multilayer ceramic circuit boards with embedded resistors
US09/248,636 1999-02-09
PCT/US2000/003291 WO2000047399A1 (en) 1999-02-09 2000-02-09 Multilayer ceramic circuit boards with embedded resistors

Publications (1)

Publication Number Publication Date
JP2002536837A true JP2002536837A (ja) 2002-10-29

Family

ID=22939981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000598340A Pending JP2002536837A (ja) 1999-02-09 2000-02-09 埋め込みレジスタを備えた多層セラミック回路基板

Country Status (5)

Country Link
US (1) US6399230B1 (ja)
EP (1) EP1165311A4 (ja)
JP (1) JP2002536837A (ja)
KR (1) KR100493759B1 (ja)
WO (1) WO2000047399A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338809B1 (en) 1997-02-24 2002-01-15 Superior Micropowders Llc Aerosol method and apparatus, particulate products, and electronic devices made therefrom
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
EP1321980A4 (en) 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
US6794320B1 (en) * 2000-12-15 2004-09-21 Sciperio, Inc. Direction in low-temperature paste development
US7524528B2 (en) * 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
US6951666B2 (en) 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
KR20040077655A (ko) * 2001-10-19 2004-09-06 슈페리어 마이크로파우더스 엘엘씨 전자 형상 증착용 테잎 조성물
US7553512B2 (en) * 2001-11-02 2009-06-30 Cabot Corporation Method for fabricating an inorganic resistor
US7391342B1 (en) * 2003-02-05 2008-06-24 Zilog, Inc. Low-cost keypad encoding circuit
JP3992647B2 (ja) * 2003-05-28 2007-10-17 Ｔｄｋ株式会社 抵抗体ペースト、抵抗体および電子部品
CN1853243A (zh) * 2003-07-18 2006-10-25 Tdk株式会社 电阻糊料、电阻及电子部件
US7138347B2 (en) * 2003-08-14 2006-11-21 E. I. Du Pont De Nemours And Company Thick-film conductor paste for automotive glass
US6873228B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate
US6872962B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6881895B1 (en) 2003-09-30 2005-04-19 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US20050208706A1 (en) * 2004-03-17 2005-09-22 Blazek Roy J Method of creating multi-layered monolithic circuit structure containing integral buried and trimmed components
US7481953B2 (en) * 2004-09-01 2009-01-27 Tdk Corporation Thick-film resistor paste and thick-film resistor
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US8167393B2 (en) 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US20060189113A1 (en) * 2005-01-14 2006-08-24 Cabot Corporation Metal nanoparticle compositions
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
EP2765153B1 (en) * 2013-02-12 2017-03-29 Heraeus Precious Metals North America Conshohocken LLC Sealing glass composition and methods of applying it

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2127515A1 (en) * 1971-06-03 1972-12-14 Licentia Gmbh Glaze compsn for condensers - comprising modified barium titanate and glass frit
US3947277A (en) 1973-12-19 1976-03-30 Universal Oil Products Company Duplex resistor inks
US3974107A (en) * 1974-03-27 1976-08-10 E. I. Dupont De Nemours And Company Resistors and compositions therefor
US3989874A (en) 1975-01-23 1976-11-02 Sprague Electric Company Resistance material with colloidal AlOOH
US4015230A (en) 1975-02-03 1977-03-29 Matsushita Electric Industrial Co., Ltd. Humidity sensitive ceramic resistor
US3970464A (en) * 1975-02-10 1976-07-20 Owens-Illinois, Inc. Silica-free, alkali metal-free and lead-free sealing glasses
FR2305478A1 (fr) * 1975-03-25 1976-10-22 Labo Electronique Physique Pate serigraphiable pour conducteurs en couches epaisses a deposer sur un substrat ceramique et procede de preparation de couches conductrices utilisant une telle pate
FR2397704A1 (fr) * 1978-05-11 1979-02-09 Labo Electronique Physique Resistance electrique, comprenant un hexaborure metallique, et procede de fabrication
JPS6126983Y2 (ja) 1979-05-31 1986-08-12
US4284970A (en) 1979-08-09 1981-08-18 Bell Telephone Laboratories, Incorporated Fabrication of film resistor circuits
FR2490210A1 (fr) * 1980-09-15 1982-03-19 Labo Electronique Physique Melange de depart pour une composition fortement resistante, encre serigraphiable constituee avec et circuits electriques ainsi realises
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
KR900004379B1 (ko) 1983-09-16 1990-06-23 마쯔시다덴기산교 가부시기가이샤 세라믹 다층기판 및 그 제조방법
GB2162167B (en) 1984-06-01 1988-01-20 Narumi China Corp Ceramic substrate material
US5064997A (en) 1984-07-10 1991-11-12 Raychem Corporation Composite circuit protection devices
US4539223A (en) 1984-12-19 1985-09-03 E. I. Du Pont De Nemours And Company Thick film resistor compositions
US4655864A (en) 1985-03-25 1987-04-07 E. I. Du Pont De Nemours And Company Dielectric compositions and method of forming a multilayer interconnection using same
US4755369A (en) 1985-05-22 1988-07-05 Research Development Corporation Of Japan Production of ultrafine particles
DE3621667A1 (de) 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
JPS6278145A (ja) 1985-09-28 1987-04-10 日本碍子株式会社 電気絶縁体用セラミツク組成物
JPH0725174B2 (ja) 1985-10-18 1995-03-22 富士ゼロックス株式会社 厚膜型サ−マルヘツドの製造方法
US4748085A (en) 1985-11-16 1988-05-31 Narumi China Corporation Multilayer ceramic circuit board fired at a low temperature
JPS62265796A (ja) 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPH0714105B2 (ja) 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US4796356A (en) 1987-08-27 1989-01-10 Gte Communication Systems Corporation Process for making close tolerance thick film resistors
JP2531697B2 (ja) 1987-08-31 1996-09-04 住友金属鉱山 株式会社 抵抗被膜形成用組成物
JPS6477990A (en) 1987-09-18 1989-03-23 Matsushita Electric Ind Co Ltd Hybrid integrated circuit
US4870746A (en) 1988-11-07 1989-10-03 Litton Systems, Inc. Method of making a multilayer printed circuit board having screened-on resistors
US5264272A (en) 1989-06-09 1993-11-23 Asahi Glass Company Ltd. Resistor paste and ceramic substrate
JPH03246901A (ja) 1990-02-23 1991-11-05 Hitachi Ltd 厚膜抵抗組成物、該組成物を用いたハイブリッドｉｃおよびその製法
JP2763664B2 (ja) 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5581876A (en) 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
US5725808A (en) 1996-05-23 1998-03-10 David Sarnoff Research Center, Inc. Multilayer co-fired ceramic compositions and ceramic-on-metal circuit board
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法

Also Published As

Publication number Publication date
WO2000047399A1 (en) 2000-08-17
EP1165311A1 (en) 2002-01-02
EP1165311A4 (en) 2008-06-04
KR20020002387A (ko) 2002-01-09
US6399230B1 (en) 2002-06-04
KR100493759B1 (ko) 2005-06-07

Similar Documents

Publication Publication Date Title
JP2002536837A (ja) 埋め込みレジスタを備えた多層セラミック回路基板
US6055151A (en) Multilayer ceramic circuit boards including embedded components
US5953203A (en) Multilayer ceramic circuit boards including embedded capacitors
US5866240A (en) Thick ceramic on metal multilayer circuit board
GB1565421A (en) Manufacture of electrical devices
JP2006165585A (ja) セラミック多層プリント回路基板
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
GB2149222A (en) Multilatered ceramic substrate and method of making the same
KR900004344B1 (ko) 마이크로 전자회로를 위한 세라믹 기판의 제조방법
WO1998039784A9 (en) Ceramic multilayer printed circuit boards with embedded passive components
JP3785903B2 (ja) 多層基板及びその製造方法
JPH11514627A (ja) 多層共焼成セラミック組成物およびセラミックオンメタル回路基板
JPH03116608A (ja) 導体ペーストおよび導体
JPS59181501A (ja) 多層チツプ抵抗器
JPH01260712A (ja) ペースト組成物および導体
JPH10215074A (ja) セラミック多層基板およびその製造方法
JP2002076639A (ja) 回路基板
JP2004356306A (ja) 抵抗体ペースト並びに抵抗体付きセラミック配線基板およびその製法
JP2002299831A (ja) 回路基板
JPH1075066A (ja) 回路基板
JP2000182886A (ja) キャパシタインキ、誘電体グリ―ンテ―プ、多層グリ―ンテ―プスタック、埋込み型キャパシタ及びその製造方法
JPH0974256A (ja) 低温焼成回路基板
JPH01260711A (ja) ペースト組成物および導体
JPS60198703A (ja) 抵抗体組成物
JPH0918152A (ja) 低温焼成回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328