JP2002076639A - 回路基板 - Google Patents

回路基板

Info

Publication number
JP2002076639A
JP2002076639A JP2000264461A JP2000264461A JP2002076639A JP 2002076639 A JP2002076639 A JP 2002076639A JP 2000264461 A JP2000264461 A JP 2000264461A JP 2000264461 A JP2000264461 A JP 2000264461A JP 2002076639 A JP2002076639 A JP 2002076639A
Authority
JP
Japan
Prior art keywords
conductor
hole conductor
circuit board
glass
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000264461A
Other languages
English (en)
Inventor
Yoichi Makino
洋一 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000264461A priority Critical patent/JP2002076639A/ja
Publication of JP2002076639A publication Critical patent/JP2002076639A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は、誘電体層とAgを主成分とするス
ルーホール導体を一体焼成した場合も、反りやデラミネ
ーションを抑えることができる回路基板を提供する。 【解決手段】 ガラス成分とセラミック成分とから成る
複数の誘電体層1a〜1e間にAg系内部配線2を、誘
電体層1a〜1eに厚みを貫くスルーホール導体3を配
置して成る回路基板10において、スルーホール導体3
となる導電性ペースト中のAg粉末表面がMgでコート
されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ガラス成分とセラ
ミック成分の誘電体層を積層して成り、積層基板の内部
に形成されたビアホール導体、積層基板の端面に形成さ
れた半円形状の端面電極などのスルーホール導体を有す
る回路基板に関するものである。
【0002】
【従来の技術】従来より、焼成温度を900〜1050
℃と比較的低い温度で焼成可能な材料を用いた回路基板
が広く提案されている。
【0003】回路基板は、複数の誘電体層を積層した基
板と、該積層体の各誘電体層間に配置した内部配線と、
該積層体の表面に配置した表面配線と、各誘電体層の厚
み方向に所定内部配線間、所定内部配線と表面配線との
間を接続するスルーホール導体とから構成されている。
【0004】なお、積層体の表面に配置した表面配線に
は、ICチップをはじめ、各種電子部品が搭載されてい
る。
【0005】上述の内部配線の導電率を高めて回路の高
速化を行うために、内部配線、ビアホール導体、表面配
線としては、金属成分がAg単体またはAg−Pd、A
g−PtなどのAg合金から成るAg系材料が使用され
ている。また、誘電体層としては、Ag系材料の融点以
下の低温(900〜1050℃)で焼成可能な材料が用
いられている。例えば、ガラス成分とセラミック成分と
から成るガラス−セラミック材料である。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
回路基板では、このようにAg系粉末を含む導電性ペー
ストにより形成された導体膜は、焼成工程において、4
00℃以下の温度で収縮を開始温度は400℃以下で始
まり、収縮終了温度が750〜800℃程度となり、一
般のガラス−セラミック材料からなる基体側の収縮挙動
に合わず、例えば、導体膜の収縮終了温度(800〜8
50℃)前後では、ガラス−セラミック材料のガラスの
軟化や結晶化反応が行われるため、基体側に反りが発生
してしまうという問題点があった。
【0007】また、導体膜の脱バインダーは300〜4
00℃で行われるが、導体膜の収縮が400℃以下で始
まると、収縮した導体膜がバインダーの抜け道を塞いで
しまい、残留したバインダーが焼成時に膨張し、デラミ
ネーションの原因となるという問題点があった。
【0008】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、誘電体層とAgを主成分と
するスルーホール導体を一体焼成した場合も、反りの発
生を抑え、且つデラミネーションの発生を抑えることが
できる回路基板を提供するものである。
【0009】
【課題を解決するための手段】本発明の回路基板は、ガ
ラス成分とセラミック成分とから成る複数の誘電体層の
層間に、Agを主成分とする内部配線を配するととも
に、前記誘電体層にその厚みを貫くAgを主成分とする
スルーホール導体を配置して成る回路基板において、前
記スルーホール導体となる導電性ペーストは、Mgで表
面を被覆したAg粉末を用いていることを特徴とする回
路基板である。
【作用】一般に、スルーホール導体、即ち、回路基板の
各誘電体層に配置された内部配線どうしを接続するビア
ホール導体及び回路基板の端面部分の厚み方向に設けた
半円形凹部内に形成した導体は、内部配線に比較して導
体体積が非常に大きい。従って、一般に、導体体積が大
きいために、収縮挙動も大きくなる。
【0010】しかし、本発明では、このスルーホール導
体は、Ag系粉末の表面をMgで被覆しているため、A
g系導体材料の焼結反応を、ガラス−セラミック材料の
焼結反応と同時程度に遅らせることができる。その結
果、基板の反りを防止することができる。
【0011】導体膜の収縮開始温度をガラス−セラミッ
クスの収縮開始温度に近づけることができるため、導体
膜の脱バインダーを300〜400℃で行った場合も、
収縮した導体膜がバインダーの抜け道を塞ぐことがな
く、脱バインダーが十分に行われるため、残留したバイ
ンダーが焼成時に膨張し、デラミネーションの原因とな
るという問題点を解決できる。
【0012】
【発明の実施の形態】以下、本発明の回路基板を図面に
基づいて説明する。
【0013】図1は、本発明に係る回路基板の断面図で
ある。図1において、10は回路基板であり、1は積層
基板、2は積層基板1内の形成された内部配線、31は
積層基板1内の形成されたビアホール導体、4は積層基
板1の表面に形成した表面配線、5はICチップ部品で
あり、6は他の電子部品であり、32は端面電極であ
る。本発明でスルーホール導体とは、積層基板1を構成
する誘電体層1a〜1eの厚みを貫くビアホール導体3
1と、積層基板1の端面厚み方向に設けた半円形凹部内
に形成した導体とを言う。以下、これらを総称して単に
スールーホール導体3という。
【0014】誘電体層1a〜1eと、誘電体層1a〜1
eの各層間に、所定回路網を達成したり、容量成分を発
生するための内部配線2が配置されている。
【0015】また、誘電体層1a〜1eには、その層の
厚み方向を貫くスルーホール導体3が形成されている。
【0016】さらに、誘電体層1a〜1eを積層した積
層基板1の表面には、表面配線4が形成されている。
【0017】誘電体層1a〜1eは、例えば900〜1
050℃前後の比較的低い温度で焼成可能にするガラス
ーセラミック材料からなる。具体的なセラミック材料と
しては、クリストバライト、石英、コランダム(αアル
ミナ)、ムライト、コージライトなどの絶縁セラミック
材料、BaTiO3 、Pb4Fe2Nb212、TiO2
どの誘電体セラミック材料、Ni−Znフェライト、M
n−Znフェライト(広義の意味でセラミックという)
などの磁性体セラミック材料などが挙げられる。なお、
その平均粒径1.0〜6.0μm、好ましくは1.5〜
4.0μmに粉砕したものを用いる。また、セラミック
材料は2種以上混合して用いられてもよい。特に、コラ
ンダムを用いた場合、コスト的に有利となる。
【0018】ガラス成分のフリットは、焼成処理するこ
とによってコージェライト、ムライト、アノーサイト、
セルジアン、スピネル、ガーナイト、ウイレマイト、ド
ロマイト、ペタライトやその置換誘導体の結晶やスピネ
ル構造の結晶相を析出するものであればよく、例えば、
23、SiO2、Al23、ZnO、アルカリ土類酸
化物を含むガラスフリットが挙げられる。この様なガラ
スフリットは、ガラス化範囲が広くまた屈伏点が600
〜800℃付近となっている。
【0019】この誘電体層1a〜1eの厚みは、例えば
100〜300μm程度である。
【0020】内部配線2、スルーホール導体3は、Ag
系(Ag単体、Ag−Pd、Ag−PtなどのAg合
金)を主成分とする導体膜(導体)からなり、内部配線
2の厚みは8〜15μm程度である。また、スルーホー
ル導体3の直径は任意な値とすることができるが、大径
化として低抵抗化するために、80〜350μmとして
いる。
【0021】特に、スルーホール導体3は、Ag系材
料、コージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウイレマイト、ドロマイ
ト、ペタライトやその置換誘導体の結晶やスピネル構造
の結晶相を析出し得る、例えばB23、SiO2、Al2
3、ZnO、アルカリ土類酸化物を含むガラスフリッ
トが挙げられる。
【0022】表面配線4は、Ag系(Ag単体、Ag−
Pd、Ag−PtなどのAg合金)を主成分とする導体
膜から成り、主に積層基板1の表面で所定回路配線を構
成するとともに、半田を介して接合される電子部品6の
接続パッドとなったり、また、厚膜抵抗膜、厚膜コンデ
ンサ素子の端子電極となる。特に、内部配線2との接続
において、この表面配線4と誘電体層1aから露出する
スルーホール導体3と接続する。
【0023】なお、ICチップ5は、所定表面配線4
に、AlまたはAuのボンディング細線を用いてワイヤ
ボンディングしたり、ICチップ5の下面に形成したパ
ンプ部材を介して接続されている。
【0024】また、電子部品6は、積層セラミックコン
デンサやチップ抵抗器などのチップ状電子部品やその他
発振装置やトランジスタなどが例示でき、表面配線4に
半田を介して接続されている。
【0025】上述の回路基板の製造方法について説明す
る。
【0026】まず、誘電体層1a〜1eとなるガラス−
セラミック材料から成るグリーンシートを形成する。具
体的には、上述のセラミック粉末、上述の低融点ガラス
成分のフリット、有機バインダ、有機溶剤を均質混練し
たスラリーを、ドクターブレード法によって所定厚みに
テープ成形して、所定大きさに切断してシートを作成す
る。上述のセラミック材料とガラス材料との構成比率
は、900〜1050℃の比較的低温で安定的に焼成す
るために、セラミック材料が10〜60重量%、好まし
くは30〜50重量%であり、ガラス材料が90〜40
重量%、好ましくは70〜50重量%である。
【0027】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
【0028】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2,
2,4−トリメチル−1,3−ペンタンジオールモノイ
ソベンチートなどが用いられ、水系溶剤の場合には、水
溶性である必要があり、モノマー及びバインダには、親
水性の官能基、例えばカルボキシル基が付加されてい
る。その付加量は酸価で表せば2〜300あり、好まし
くは5〜100である。付加量が少ない場合は水への溶
解性、固定成分の粉末の分散性が悪くなり、多い場合は
熱分解性が悪くなるため、付加量は、水への溶解性、分
散性、熱分解性を考慮して、上述の範囲で適宜付加され
る。
【0029】次に、誘電体層1a〜1eとなるグリーン
シートに、各誘電体層の厚みを貫くスルーホール導体3
が形成される所定径の貫通穴をパンチングによって形成
する。
【0030】この貫通穴は、スルーホール導体3の導体
抵抗を下げるため、必要に応じてその開口直径を80〜
350μmとしている。
【0031】次に、グリーンシートに形成した貫通穴
に、スルーホール導体3となる導体を、Ag系導電性ペ
ーストの印刷・充填により形成するとともに、グリーン
シート上に、各内部配線2となる導体膜を印刷し、乾燥
処理を行う。同時に、最外表に位置するグリーンシート
上に、表面配線4となる導体膜を印刷し、乾燥処理を行
う。
【0032】ここで、内部配線のAg系導電性ペースト
は、Ag系(Ag単体、Ag−Pd、Ag−Ptなどの
Ag合金)粉末、ホウ珪酸系低融点ガラスフリット、エ
チルセルロースなどの有機バインダー、溶剤を均質混合
したものが用いられる。
【0033】そして、スルーホール用導電性ペースト
は、粉末表面がMgでコートされたAg系(Ag単体、
Ag−Pd、Ag−PtなどのAg合金)粉末100重
量部に対して、1〜10wt%の非晶質ガラス成分、エ
チルセルロースなどの有機バインダー、溶剤を均質混合
したものが用いられる。
【0034】なお、Ag粉末の表面をMgでコートする
方法としては、Mgを有機金属の形でAg粉末と混合す
る方法などが用いられる。
【0035】表面がMgでコートされたAg系粉末を用
いているため、Ag系導体材料の焼結反応を、ガラス−
セラミック材料の焼結反応と同時程度に遅らせることが
でき、その結果、基板の反りを防止することができる。
【0036】また、導体膜の収縮開始温度をガラスセラ
ミックスの収縮開始温度に近づけることができるため、
導体膜の脱バインダーを300〜400℃で行った場合
も、導体膜がバインダーの抜け道を塞ぐことがなく、脱
バインダーが十分に行われるため、残留したバインダー
が焼成時に膨張し、デラミネーションの原因となるとい
う問題点を解決できる。
【0037】また、表面配線4が形成される導電性ペー
ストは、Ag系(Ag単体、Ag−PdなどのAg合
金)粉末、Pt粉末、無機バインダー、有機バインダ
ー、溶剤を均質混合したものが用いられる。
【0038】なお、ICチップ部品5が搭載される表面
配線用導電性ペーストは、Au系(Au単体、Au−P
d、Au−PtなどのAu合金)粉末、無機バインダ
ー、有機バインダー、溶剤を均質混合したものを用いる
とよい。また、表面配線4には、固形成分として、V2
5粉末を各金属成分に対して0.2〜1.0重量部添
加すると、積層基板1表面との接着強度が向上して望ま
しい。
【0039】このようにスルーホール導体3となる導
体、内部配線2となる導体膜が形成された誘電体層1b
〜1eとなるグリーンシート、表面配線4となるAg系
の導体膜、となるAu系の導体膜が形成された誘電体層
1aとなるグリーンシートを、積層基板1の誘電体層1
a〜1eの積層順に応じて積層一体化する。
【0040】次に、未焼成の積層基板を、酸化性、中性
雰囲気または大気雰囲気で焼成処理する。焼成処理は、
脱バインダ過程と焼結過程からなる。
【0041】脱バインダ過程は、誘電体層1a〜1eと
なるグリーンシート、内部配線2となる導体膜、スルー
ホール導体3となる導体、表面配線4となる導体膜に含
まれる有機成分を焼失するためのものであり、例えば6
00℃以下の温度領域で行われる。
【0042】また、焼結過程は、誘電体層1a〜1eと
なるグリーンシートのガラス成分が結晶化すると同時に
セラミック粉末の粒界に均一に分散し、積層基板に一定
強度を与え、さらに、内部配線2となる導体膜、スルー
ホール導体3となる導体、表面配線4となる導体膜の導
電材料の金属粉末であるAg系材料またはAu材料を粒
成長させて、低抵抗化させ、誘電体層1a〜1eと一体
化させるものである。これは、ピーク温度900〜10
50℃に達するまでに行われる。
【0043】この工程で、内部に内部配線2、スルーホ
ール導体3が形成され、且つ表面に表面配線4が形成さ
れた積層基板1が達成されることになる。
【0044】その後、必要に応じて、表面配線4に接続
する厚膜抵抗素子や所定形状の絶縁保護膜を形成して、
各種電子部品6を半田などで接合・実装を行う。さら
に、所定配線導体膜上にICチップ部品5を搭載して、
AlまたはAuのボンディング細線によるワイヤボンデ
ィング接合や半田バンプを用いたフリップチップ接続を
行う。
【0045】これにより、図1に示す回路基板10が達
成できる。
【0046】上述の説明では、積層基板1の表面には、
ICチップ部品5、電子部品6が搭載されているが、例
えば、ICチップ部品5を省略しても構わない。
【0047】ここで、Ag系材料を主成分とするスルー
ホール導体3は、Ag単体の場合焼成時に変色が起こ
る。そこで、PtまたはPdを1%程度添加するとよ
い。
【0048】また、Ag系粉末は、ガラスフリットを添
加しないと焼結しにくく、誘電体層1a〜1eとスルー
ホール導体3との接着強度が低下する。一方、ガラスフ
リットの添加量が多くなると、スルーホール導体3の収
縮開始温度が低下し、回路基板の反りが発生する。した
がって、ガラスフリット添加量は、導電性ペースト中の
固形分に対し、1〜10wt%の範囲にあることが望ま
しい。
【0049】また、上記ガラスフリットが結晶質ガラス
の場合、作業点に至る前に結晶化が始まり、十分に導体
から基板との界面に流動して行かず、Ag界面の凹凸が
生じたままの状態になり、導体損が大きくなる。また、
石英ガラスの場合、軟化点が約1650℃と高いことか
ら、焼成時に、軟化しなかったガラスフリットがスルー
ホール導体3表面に析出してくるという問題点がある。
このため、ガラスフリットは、非晶質ガラスであること
が望ましい。
【0050】本発明者は、Ag系導電性ペーストとし
て、Ag粉末表面がMgでコートされた場合とコートさ
れていない場合について反り及びデラミネーションの発
生頻度の比較を行った。
【0051】反りの測定方法は、焼成後の寸法で8.5
mm角の表面配線を形成し、接触膜厚計のプローブを当
てることによって測定し、200μm未満のものを良品
とした。
【0052】また、デラミネーションについては、得ら
れた回路基板を表面及び側面方向から研磨、あるいは破
断することにより観察した。
【0053】試料300個について調べた結果、Ag粉
末表面がMgでコートされていない場合は、反りが60
%、デラミネーションが80%発生したが、コートされ
た場合は反り、デラミネーションが全く発生しなかっ
た。
【0054】また、これらのことについては、スルーホ
ール導体の直径を80、400μmとした場合も、同様
な結果が得られた。
【0055】また、積層基板の端面に半円形上の凹部を
形成し、その内部に導体膜を形成したスルーホール導体
についても、デラミネーションの発生が全く発生しなか
った。
【0056】
【発明の効果】以上のように本発明によれば、スルーホ
ール導体をMgでコートされているAg系材料を添加し
た導電性ペーストを用いて形成している。これにより、
誘電体層とAgを主成分とするスルーホール導体を一体
焼成した場合も、反りやデラミネーションを抑えること
ができる回路基板となる。
【図面の簡単な説明】
【図1】本発明に係る回路基板の断面図である。
【符号の説明】
10 回路基板 1 積層基板 1a〜1e 誘電体層 2 内部配線 3 スルーホール導体 4 表面配線 5 ICチップ 6 電子部品

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ガラス成分とセラミック成分とから成る
    複数の誘電体層の層間に、Ag系を主成分とする内部配
    線を配するとともに、前記誘電体層にその厚みを貫くA
    gを主成分とするスルーホール導体を配置して成る回路
    基板において、 前記スルーホール導体となる導電性ペーストは、Mgで
    表面を被覆したAg系粉末を含んでいることを特徴とす
    る回路基板。
JP2000264461A 2000-08-31 2000-08-31 回路基板 Pending JP2002076639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000264461A JP2002076639A (ja) 2000-08-31 2000-08-31 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000264461A JP2002076639A (ja) 2000-08-31 2000-08-31 回路基板

Publications (1)

Publication Number Publication Date
JP2002076639A true JP2002076639A (ja) 2002-03-15

Family

ID=18751877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000264461A Pending JP2002076639A (ja) 2000-08-31 2000-08-31 回路基板

Country Status (1)

Country Link
JP (1) JP2002076639A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826031B2 (en) 2001-09-06 2004-11-30 Noritake Co., Limited Ceramic electronic component and production method therefor
JP2006059669A (ja) * 2004-08-20 2006-03-02 Kyoto Elex Kk 導電性ペースト
JP7471530B1 (ja) 2023-05-12 2024-04-19 三菱電機株式会社 磁性セラミック基板、基板製造方法、及びサーキュレータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826031B2 (en) 2001-09-06 2004-11-30 Noritake Co., Limited Ceramic electronic component and production method therefor
JP2006059669A (ja) * 2004-08-20 2006-03-02 Kyoto Elex Kk 導電性ペースト
JP7471530B1 (ja) 2023-05-12 2024-04-19 三菱電機株式会社 磁性セラミック基板、基板製造方法、及びサーキュレータ

Similar Documents

Publication Publication Date Title
JP2002198660A (ja) 回路基板及びその製造方法
JP2002076639A (ja) 回路基板
JPH10107437A (ja) 回路基板の製造方法
JP2002076609A (ja) 回路基板
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JP3152873B2 (ja) 低温焼成回路基板
JP2002076554A (ja) 高周波用回路基板
JP2003224338A (ja) ガラスセラミック配線基板
JP2002076640A (ja) 回路基板
JP2001284819A (ja) 積層回路基板
JP3493294B2 (ja) 回路基板
JP3336204B2 (ja) 回路基板
JP2002198624A (ja) 回路基板
JP2002050842A (ja) 回路基板
JP3493264B2 (ja) 回路基板
JP2001284754A (ja) ガラスセラミック回路基板
JP4593817B2 (ja) 低温焼成セラミック回路基板
JP3792271B2 (ja) 低温焼成回路基板
JP2000049431A (ja) セラミック回路基板
JP2001217545A (ja) 多層回路基板
JP4502977B2 (ja) 未焼結積層シート
JP2002141625A (ja) 回路基板
JPH11135899A (ja) セラミック回路基板
JPH10215046A (ja) 回路基板
JP2001345522A (ja) 回路基板の製造方法とその回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060222

A131 Notification of reasons for refusal

Effective date: 20060228

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20060818

Free format text: JAPANESE INTERMEDIATE CODE: A02