JP2001345522A - 回路基板の製造方法とその回路基板 - Google Patents
回路基板の製造方法とその回路基板Info
- Publication number
- JP2001345522A JP2001345522A JP2000162244A JP2000162244A JP2001345522A JP 2001345522 A JP2001345522 A JP 2001345522A JP 2000162244 A JP2000162244 A JP 2000162244A JP 2000162244 A JP2000162244 A JP 2000162244A JP 2001345522 A JP2001345522 A JP 2001345522A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductor
- hole
- board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】回路基板を大型基板から分割する際に端面電極
の剥がれや回路基板の欠けが生じにくい方法を提供す
る。 【解決手段】絶縁基板に導体が形成された回路基板10
が複数連なり、それら回路基板10間の境界線上に分割
溝9が形成されているとともに、その境界線上で回路基
板10を貫通するスルーホール12が間欠的に設けられ
ている大型基板を、分割溝9に沿って分割することによ
り、個々の回路基板を製造する方法において、前記スル
ーホール12の内面に導体膜8が形成されており、且つ
その内面が前記境界線上で突出していることを特徴とす
る。
の剥がれや回路基板の欠けが生じにくい方法を提供す
る。 【解決手段】絶縁基板に導体が形成された回路基板10
が複数連なり、それら回路基板10間の境界線上に分割
溝9が形成されているとともに、その境界線上で回路基
板10を貫通するスルーホール12が間欠的に設けられ
ている大型基板を、分割溝9に沿って分割することによ
り、個々の回路基板を製造する方法において、前記スル
ーホール12の内面に導体膜8が形成されており、且つ
その内面が前記境界線上で突出していることを特徴とす
る。
Description
【0001】
【発明の属する技術分野】この発明は、端面電極を有す
る回路基板及びその製造方法に属する。
る回路基板及びその製造方法に属する。
【0002】
【従来の技術】従来より、複数の誘電体(絶縁体)層か
らなる多層基板の各層間に内部配線導体が形成されると
ともに、それら内部配線導体の層間接続を行うために多
層基板の厚み方向にビア導体が形成され、更に表面には
ICチップなどの各種電子部品を搭載する配線導体が形
成された回路基板が知られている。また、回路基板を小
型化するために、特開平9−330991号公報では端
面に外部回路と接続するための入出力端子、アース端子
などの端面電極が形成され、リードレス化が図られてい
る。
らなる多層基板の各層間に内部配線導体が形成されると
ともに、それら内部配線導体の層間接続を行うために多
層基板の厚み方向にビア導体が形成され、更に表面には
ICチップなどの各種電子部品を搭載する配線導体が形
成された回路基板が知られている。また、回路基板を小
型化するために、特開平9−330991号公報では端
面に外部回路と接続するための入出力端子、アース端子
などの端面電極が形成され、リードレス化が図られてい
る。
【0003】このような回路基板では、内部配線の導電
率を高めて回路を高速化するために、導体材料として一
般に低抵抗の銀系ペーストが用いられ、誘電体材料とし
ては銀の融点を考慮して低温で焼成可能なガラスセラミ
ックが用いられている。
率を高めて回路を高速化するために、導体材料として一
般に低抵抗の銀系ペーストが用いられ、誘電体材料とし
ては銀の融点を考慮して低温で焼成可能なガラスセラミ
ックが用いられている。
【0004】これらの回路基板は、図4に平面図で示す
ように焼成段階までは多数個分が連なった大型基板11
の形状で製造され、電子部品が実装された回路基板が実
装された回路基板20、20・・・・20に分割または切断
などによって切離される。即ち、表面に導体ペーストが
印刷され、ビアホールに導体ペーストが充填され、端面
スルーホールとなる貫通穴が形成された大面積のグリー
ンシートを積層し、最上面の各回路基板の境界となる線
上に例えば分割溝21を形成して焼成した後、電子部品
素子を実装し、分割溝21に沿って割ることにより、個
々の回路基板20が得られる。そして、前記端面電極
は、図5に平面図として示すように境界線となる位置に
間欠的に設けられたスルーホール22の内面に導体膜2
3が形成され、それに連なってスルーホールの開口周囲
にランド24が形成されてなり、分割または切断などの
回路基板の切離によって半割円筒状をなして残ったもの
である。
ように焼成段階までは多数個分が連なった大型基板11
の形状で製造され、電子部品が実装された回路基板が実
装された回路基板20、20・・・・20に分割または切断
などによって切離される。即ち、表面に導体ペーストが
印刷され、ビアホールに導体ペーストが充填され、端面
スルーホールとなる貫通穴が形成された大面積のグリー
ンシートを積層し、最上面の各回路基板の境界となる線
上に例えば分割溝21を形成して焼成した後、電子部品
素子を実装し、分割溝21に沿って割ることにより、個
々の回路基板20が得られる。そして、前記端面電極
は、図5に平面図として示すように境界線となる位置に
間欠的に設けられたスルーホール22の内面に導体膜2
3が形成され、それに連なってスルーホールの開口周囲
にランド24が形成されてなり、分割または切断などの
回路基板の切離によって半割円筒状をなして残ったもの
である。
【0005】
【発明が解決しようとする課題】しかし、端面電極を有
する従来の回路基板20では、分割溝21に沿って大型
基板11を分割する際に、導体膜23が境界線上で正確
に二等分されるのではなく、一方の回路基板に余分に引
っ張られてしまい、その結果、引っ張られた側の端面電
極の一部が剥がれることがあった。又、分割に必要な力
のばらつきによって回路基板が欠けることもあった。ま
た、大型基板を境界線にそって切断する場合において
も、切断時の機械的な応力によって導体膜23が正確に
二分されにくかった。
する従来の回路基板20では、分割溝21に沿って大型
基板11を分割する際に、導体膜23が境界線上で正確
に二等分されるのではなく、一方の回路基板に余分に引
っ張られてしまい、その結果、引っ張られた側の端面電
極の一部が剥がれることがあった。又、分割に必要な力
のばらつきによって回路基板が欠けることもあった。ま
た、大型基板を境界線にそって切断する場合において
も、切断時の機械的な応力によって導体膜23が正確に
二分されにくかった。
【0006】本発明は上述の課題に鑑みて案出されたも
のであり、その目的は、回路基板を大型基板から切離す
る際に端面電極(導体膜)の剥がれや回路基板の欠けが
生じにくい方法を提供することにある。
のであり、その目的は、回路基板を大型基板から切離す
る際に端面電極(導体膜)の剥がれや回路基板の欠けが
生じにくい方法を提供することにある。
【0007】
【課題を解決するための手段】その課題を解決するため
に、この発明の回路基板製造方法は、絶縁基板に表面導
体または内部導体を形成した回路基板が複数連なり、隣
接しあう回路基板の境界線上に絶縁基板の厚み方向を貫
通するスルーホールが間欠的に設けられている大型基板
を、前記境界線にそって切離してなる回路基板の製造方
法において、前記スルーホールは、その内面で前記境界
線上に突出部を有しており、かつスルーホール内面に導
体膜が形成されている回路基板の製造方法である。
に、この発明の回路基板製造方法は、絶縁基板に表面導
体または内部導体を形成した回路基板が複数連なり、隣
接しあう回路基板の境界線上に絶縁基板の厚み方向を貫
通するスルーホールが間欠的に設けられている大型基板
を、前記境界線にそって切離してなる回路基板の製造方
法において、前記スルーホールは、その内面で前記境界
線上に突出部を有しており、かつスルーホール内面に導
体膜が形成されている回路基板の製造方法である。
【0008】大型基板から回路基板に切離した後に、端
面電極となるスルーホールの内面が、境界線上で突出し
ていることから、内面に端面電極となる導体膜を形成す
るときにその突出部の膜厚が薄くなる。このため分割に
必要な力が少なくてすむし、境界線上で正確に切離され
る。
面電極となるスルーホールの内面が、境界線上で突出し
ていることから、内面に端面電極となる導体膜を形成す
るときにその突出部の膜厚が薄くなる。このため分割に
必要な力が少なくてすむし、境界線上で正確に切離され
る。
【0009】前記スルーホールの形状としては限定され
ないが、回路基板の主面における開口形状が互いに交わ
る2つの円からなり、前記突出部分がそれらの円の交点
に位置するような形状とすれば、突出部が尖ってその部
分の導体膜がますます薄くなりやすいので好ましい。こ
のように形成された回路基板は、端面に厚さ方向を貫通
する凹部を有する絶縁基板と、その表面又は内部に形成
された配線導体と、前記凹部内面に形成された端面電極
とを備えている。そして、前記凹部の開口径が開口幅よ
りも大きくなっている。
ないが、回路基板の主面における開口形状が互いに交わ
る2つの円からなり、前記突出部分がそれらの円の交点
に位置するような形状とすれば、突出部が尖ってその部
分の導体膜がますます薄くなりやすいので好ましい。こ
のように形成された回路基板は、端面に厚さ方向を貫通
する凹部を有する絶縁基板と、その表面又は内部に形成
された配線導体と、前記凹部内面に形成された端面電極
とを備えている。そして、前記凹部の開口径が開口幅よ
りも大きくなっている。
【0010】
【発明の実施の形態】以下、本発明の回路基板及びその
製造方法を図面と共に説明する。図1は実施形態の回路
基板を示す断面図である。尚、以下実施例では、大型基
板の各回路基板の境界線に分割溝を形成して分割処理し
て回路基板を切離する方法で説明するが、切断などの方
法で回路基板の切離を行っても構わない。
製造方法を図面と共に説明する。図1は実施形態の回路
基板を示す断面図である。尚、以下実施例では、大型基
板の各回路基板の境界線に分割溝を形成して分割処理し
て回路基板を切離する方法で説明するが、切断などの方
法で回路基板の切離を行っても構わない。
【0011】回路基板10は、誘電体層としてのガラス
セラミック層1a〜1eが積層され、最上面には表面配
線導体2、層間には内部配線導体3、層内にはビア導体
4、端面には端面電極8、端面電極8に連なる層間には
ランド7が形成された構造を有する。そして、最上面に
はICチップ5及びコンデンサなどの他の電子部品6が
搭載されている。
セラミック層1a〜1eが積層され、最上面には表面配
線導体2、層間には内部配線導体3、層内にはビア導体
4、端面には端面電極8、端面電極8に連なる層間には
ランド7が形成された構造を有する。そして、最上面に
はICチップ5及びコンデンサなどの他の電子部品6が
搭載されている。
【0012】端面電極8は、回路基板10が大型基板か
ら分割される前は、図2に示すように平面視で互いに交
わる2つの真円からなるスルーホール12として形成さ
れ、2つの円の交点が境界線上に位置するように回路基
板10の厚み方向に貫通するように打ち抜かれて形成さ
れている。そして、その内面に端面電極8となる導体膜
が形成されているが、交点部分8aは内側空間に向けて
尖っているためにその部分(突出部)8aだけ導体膜が
薄くなっている。尚、境界線上には厚み方向の断面視で
上記2つの円の中心間の距離Lよりもはるかに小さい幅
の分割溝9が設けられ、大型基板を個々の回路基板10
に分割する際にはその溝9より分割が行われる。
ら分割される前は、図2に示すように平面視で互いに交
わる2つの真円からなるスルーホール12として形成さ
れ、2つの円の交点が境界線上に位置するように回路基
板10の厚み方向に貫通するように打ち抜かれて形成さ
れている。そして、その内面に端面電極8となる導体膜
が形成されているが、交点部分8aは内側空間に向けて
尖っているためにその部分(突出部)8aだけ導体膜が
薄くなっている。尚、境界線上には厚み方向の断面視で
上記2つの円の中心間の距離Lよりもはるかに小さい幅
の分割溝9が設けられ、大型基板を個々の回路基板10
に分割する際にはその溝9より分割が行われる。
【0013】即ち、回路基板10を形成した時、この突
出部8a、8aが、回路基板の端面に位置する。そし
て、図2に示した前記凹部(スルーホール8が2分割さ
れた結果の形状)の開口径W(最大の開口径)が開口幅
wよりも大きくなっている。
出部8a、8aが、回路基板の端面に位置する。そし
て、図2に示した前記凹部(スルーホール8が2分割さ
れた結果の形状)の開口径W(最大の開口径)が開口幅
wよりも大きくなっている。
【0014】上記のように分割溝9の直下に位置する部
分(突出部)8aだけ導体膜が薄くなっているので、分
割時には境界線に沿ってスルーホール及びその内面の導
体膜が正確に分断される。そのため、分割後に端面電極
8となる導体膜が隣の回路基板10の端面電極8の導体
膜に引っ張られて剥がれたり、回路基板10の端面が欠
けたりすることもない。端面電極8となるスルーホール
12の形状としては図3のように直径の異なる2つの真
円が交わったものでもよい。いずれにしても2つの円の
半径をそれぞれr1、r2とするとき、その中心間の距離L
が(r1+r2)より小さいときに交点部分が内側空間に向
かって突出する形状となる。以下、回路基板の各構成要
素を詳述する。
分(突出部)8aだけ導体膜が薄くなっているので、分
割時には境界線に沿ってスルーホール及びその内面の導
体膜が正確に分断される。そのため、分割後に端面電極
8となる導体膜が隣の回路基板10の端面電極8の導体
膜に引っ張られて剥がれたり、回路基板10の端面が欠
けたりすることもない。端面電極8となるスルーホール
12の形状としては図3のように直径の異なる2つの真
円が交わったものでもよい。いずれにしても2つの円の
半径をそれぞれr1、r2とするとき、その中心間の距離L
が(r1+r2)より小さいときに交点部分が内側空間に向
かって突出する形状となる。以下、回路基板の各構成要
素を詳述する。
【0015】ガラスセラミック層1a〜1eは、例えば85
0〜1050℃前後の比較的低い温度で焼成可能にする
ガラスセラミック材料からなる。このガラスセラミック
層1a〜1eの厚みは、例えば100〜300μm程度であ
る。
0〜1050℃前後の比較的低い温度で焼成可能にする
ガラスセラミック材料からなる。このガラスセラミック
層1a〜1eの厚みは、例えば100〜300μm程度であ
る。
【0016】内部配線導体3及びビア導体4は、Ag系
(Ag単体、Ag-PdなどのAg合金)など導体膜からなり、
内部配線導体3の厚みは8〜15μm程度であり、ビア
導体4の直径は例えば80〜250μmである。
(Ag単体、Ag-PdなどのAg合金)など導体膜からなり、
内部配線導体3の厚みは8〜15μm程度であり、ビア
導体4の直径は例えば80〜250μmである。
【0017】表面配線導体2は、Ag-Pt導体膜からな
り、主に表面の回路配線を構成するとともに、半田を介
して接合される電子部品6の接続パッドとなったり、ま
た、厚膜抵抗膜、厚膜コンデンサ素子の端子電極、ボン
ディング細線によって接続されるICチップ5の接続パッ
ド(ワイヤボンディングパッド)として用いられる。
り、主に表面の回路配線を構成するとともに、半田を介
して接合される電子部品6の接続パッドとなったり、ま
た、厚膜抵抗膜、厚膜コンデンサ素子の端子電極、ボン
ディング細線によって接続されるICチップ5の接続パッ
ド(ワイヤボンディングパッド)として用いられる。
【0018】上述の回路基板の製造方法について説明す
る。
る。
【0019】まず、ガラスセラミック層1a〜1eとなるガ
ラスセラミック材料から成るグリーンシートを形成す
る。具体的には、セラミック粉末、低融点ガラス成分の
フリット、有機バインダ、有機溶剤を均質混練したスラ
リーを、ドクターブレード法によって所定厚みにテープ
成形して、所定大きさに切断してグリーンシートを作成
する。
ラスセラミック材料から成るグリーンシートを形成す
る。具体的には、セラミック粉末、低融点ガラス成分の
フリット、有機バインダ、有機溶剤を均質混練したスラ
リーを、ドクターブレード法によって所定厚みにテープ
成形して、所定大きさに切断してグリーンシートを作成
する。
【0020】セラミック粉末としては、クリストバライ
ト、石英、コランダム(αアルミナ)、ムライト、コー
ジライトなどの絶縁セラミック材料、BaTiO3、Pb4Fe2Nb
2O12、TiO2などの誘電体セラミック材料、Ni-Znフェラ
イト、Mn-Znフェライト(広義の意味でセラミックとい
う)などの磁性体セラミック材料などが挙げられ、通常
その平均粒径1.0〜6.0μm、好ましくは1.5〜4.0μmに
粉砕したものを用いる。尚、セラミック材料は2種以上
混合して用いてもよい。特に、コランダムを用いた場
合、コスト的に有利となる。
ト、石英、コランダム(αアルミナ)、ムライト、コー
ジライトなどの絶縁セラミック材料、BaTiO3、Pb4Fe2Nb
2O12、TiO2などの誘電体セラミック材料、Ni-Znフェラ
イト、Mn-Znフェライト(広義の意味でセラミックとい
う)などの磁性体セラミック材料などが挙げられ、通常
その平均粒径1.0〜6.0μm、好ましくは1.5〜4.0μmに
粉砕したものを用いる。尚、セラミック材料は2種以上
混合して用いてもよい。特に、コランダムを用いた場
合、コスト的に有利となる。
【0021】低融点ガラス成分のフリットとしては、焼
成することによってコージェライト、ムライト、アノー
サイト、セルジアン、スピネル、ガーナイト、ウイレマ
イト、ドロマイト、ペタライトやその置換誘導体の結晶
やスピネル構造の結晶相を析出するものであればよく、
例えば、B2O3、SiO2、Al2O3、ZnO、アルカリ土類酸化物
を含むガラスフリットが挙げられる。この様なガラスフ
リットは、ガラス化範囲が広くまた屈伏点が600〜800℃
付近にあるため、850〜1050℃程度の低温焼成に適し、A
g系内部配線導体3、Ag系表面配線導体2となる導体膜
との焼結挙動が近似している。尚、このガラスフリット
の平均粒径は、通常1.0〜6.0μm、好ましくは1.5〜3.5
μmである。
成することによってコージェライト、ムライト、アノー
サイト、セルジアン、スピネル、ガーナイト、ウイレマ
イト、ドロマイト、ペタライトやその置換誘導体の結晶
やスピネル構造の結晶相を析出するものであればよく、
例えば、B2O3、SiO2、Al2O3、ZnO、アルカリ土類酸化物
を含むガラスフリットが挙げられる。この様なガラスフ
リットは、ガラス化範囲が広くまた屈伏点が600〜800℃
付近にあるため、850〜1050℃程度の低温焼成に適し、A
g系内部配線導体3、Ag系表面配線導体2となる導体膜
との焼結挙動が近似している。尚、このガラスフリット
の平均粒径は、通常1.0〜6.0μm、好ましくは1.5〜3.5
μmである。
【0022】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成するため
に、セラミック材料が通常10〜60wt%、好ましくは30〜5
0wt%であり、ガラス材料が通常90〜40wt%、好ましくは7
0〜50wt%である。
成比率は、850〜1050℃の比較的低温で焼成するため
に、セラミック材料が通常10〜60wt%、好ましくは30〜5
0wt%であり、ガラス材料が通常90〜40wt%、好ましくは7
0〜50wt%である。
【0023】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
【0024】溶剤としては、有機系溶剤、水系溶剤のい
ずれをも用いることができる。例えば、有機溶剤の場合
には、2,2,4-トリメチル-1,3-ペンタンジオールモノイ
ソベンチートなどが用いられ、水系溶剤の場合には、水
溶性である必要があり、モノマー及びバインダには、親
水性の官能基、例えばカルボキシル基が付加されてい
る。その付加量は酸価で表せば通常2〜300、好ましくは
5〜100である。付加量が少ない場合は水への溶解性、固
定成分の粉末の分散性が悪くなり、多い場合は熱分解性
が悪くなるため、付加量は、水への溶解性、分散性、熱
分解性を考慮して、上述の範囲で適宜付加される。
ずれをも用いることができる。例えば、有機溶剤の場合
には、2,2,4-トリメチル-1,3-ペンタンジオールモノイ
ソベンチートなどが用いられ、水系溶剤の場合には、水
溶性である必要があり、モノマー及びバインダには、親
水性の官能基、例えばカルボキシル基が付加されてい
る。その付加量は酸価で表せば通常2〜300、好ましくは
5〜100である。付加量が少ない場合は水への溶解性、固
定成分の粉末の分散性が悪くなり、多い場合は熱分解性
が悪くなるため、付加量は、水への溶解性、分散性、熱
分解性を考慮して、上述の範囲で適宜付加される。
【0025】次に、ガラスセラミック層1a〜1eとなるグ
リーンシートには、各層のビア導体4の形成位置に対応
して、所定径の貫通孔(ビアホール)を打ち抜く。又、
端面電極8となる位置にも貫通孔(スルーホール)を同
時に打ち抜く。そして、ビア導体4となる貫通孔に、Ag
系導電性ペーストを印刷・充填するとともに、最上層の
ガラスセラミック層1aとなるグリーンシートを除く各
グリーンシート上に、内部配線導体3となる導体膜を印
刷し乾燥する。ここで、ビア導体及び内部配線導体のAg
系導電性ペーストは、Ag系(Ag単体、Ag-PdなどのAg合
金)粉末、ホウ珪酸系低融点ガラスフリット、エチルセ
ルロースなどの有機バインダー、溶剤を均質混合したも
のが用いられる。
リーンシートには、各層のビア導体4の形成位置に対応
して、所定径の貫通孔(ビアホール)を打ち抜く。又、
端面電極8となる位置にも貫通孔(スルーホール)を同
時に打ち抜く。そして、ビア導体4となる貫通孔に、Ag
系導電性ペーストを印刷・充填するとともに、最上層の
ガラスセラミック層1aとなるグリーンシートを除く各
グリーンシート上に、内部配線導体3となる導体膜を印
刷し乾燥する。ここで、ビア導体及び内部配線導体のAg
系導電性ペーストは、Ag系(Ag単体、Ag-PdなどのAg合
金)粉末、ホウ珪酸系低融点ガラスフリット、エチルセ
ルロースなどの有機バインダー、溶剤を均質混合したも
のが用いられる。
【0026】また、ガラスセラミック層1aとなるグリー
ンシート上に、表面配線導体2となる導体膜をAg−Pt系
導電性ペーストを用いて印刷し乾燥する。ここで、表面
配線導体2用のAg−Pt系導電性ペーストは、Ag粉末、Pt
粉末、低融点ガラスフリット、有機バインダー、溶剤を
均質混合したものが用いられる。尚、上記Ag系導電性ペ
ーストにしてもこのAg−Pt系ペーストにしても、V2O5粉
末を金属成分の合計量に対して0.2〜1.0wt%添加する
と、ガラスセラミック層との接着強度が向上して望まし
い。
ンシート上に、表面配線導体2となる導体膜をAg−Pt系
導電性ペーストを用いて印刷し乾燥する。ここで、表面
配線導体2用のAg−Pt系導電性ペーストは、Ag粉末、Pt
粉末、低融点ガラスフリット、有機バインダー、溶剤を
均質混合したものが用いられる。尚、上記Ag系導電性ペ
ーストにしてもこのAg−Pt系ペーストにしても、V2O5粉
末を金属成分の合計量に対して0.2〜1.0wt%添加する
と、ガラスセラミック層との接着強度が向上して望まし
い。
【0027】このように導体膜が形成されたグリーンシ
ートを、ガラスセラミック層1a〜1eの順に積層する。そ
の後、端面電極8となる貫通孔にビア導体と同じAg系導
電性ペーストを印刷・充填し、加圧して一体化し、刃物
で表面に分割溝を形成する。
ートを、ガラスセラミック層1a〜1eの順に積層する。そ
の後、端面電極8となる貫通孔にビア導体と同じAg系導
電性ペーストを印刷・充填し、加圧して一体化し、刃物
で表面に分割溝を形成する。
【0028】この未焼成の積層体を、酸化性雰囲気また
は大気雰囲気で焼成処理することにより、多数の回路基
板が連なった大型基板を得る。焼成処理は、脱バインダ
過程と焼結過程からなる。脱バインダ過程は、ガラスセ
ラミック層1a〜1eとなるグリーンシートや導電ペースト
に含まれる有機成分を焼失するためのものであり、例え
ば600℃以下の温度領域で行われる。焼結過程は、ガ
ラスセラミックのグリーンシートのガラス成分を結晶化
させると同時にセラミック粉末の粒界に均一に分散さ
せ、積層体に一定強度を与え、導電ペースト中の金属粉
末、主にAg系粉末を粒成長させて、低抵抗化させ、ガラ
スセラミック層1a〜1eと一体化させるものである。これ
は、ピーク温度850〜1050℃に達するまでに行わ
れる。
は大気雰囲気で焼成処理することにより、多数の回路基
板が連なった大型基板を得る。焼成処理は、脱バインダ
過程と焼結過程からなる。脱バインダ過程は、ガラスセ
ラミック層1a〜1eとなるグリーンシートや導電ペースト
に含まれる有機成分を焼失するためのものであり、例え
ば600℃以下の温度領域で行われる。焼結過程は、ガ
ラスセラミックのグリーンシートのガラス成分を結晶化
させると同時にセラミック粉末の粒界に均一に分散さ
せ、積層体に一定強度を与え、導電ペースト中の金属粉
末、主にAg系粉末を粒成長させて、低抵抗化させ、ガラ
スセラミック層1a〜1eと一体化させるものである。これ
は、ピーク温度850〜1050℃に達するまでに行わ
れる。
【0029】必要に応じて、表面配線導体2に接続する
厚膜抵抗素子や絶縁保護膜を形成して、各種電子部品6
を半田などで接合・実装する。さらに、ICチップ5を搭
載して、表面配線導体2との間でAlまたはAuのボンディ
ング細線を介して接続する。最後に分割溝9に沿って大
型基板を分割し、端面電極8が形成される。これによ
り、図1に示す回路基板が完成することになる。
厚膜抵抗素子や絶縁保護膜を形成して、各種電子部品6
を半田などで接合・実装する。さらに、ICチップ5を搭
載して、表面配線導体2との間でAlまたはAuのボンディ
ング細線を介して接続する。最後に分割溝9に沿って大
型基板を分割し、端面電極8が形成される。これによ
り、図1に示す回路基板が完成することになる。
【0030】このように端面電極8は、回路基板の完成
間近の工程で形成されることから、それまでの工程が順
調であっても、端面電極8の形成不良によって回路基板
全体が不良品となり、資源の著しい無駄、コストの上昇
の原因ともなる。従って、端面電極8を良好に形成する
ことは重要である。上記の実施形態では、端面電極8と
なる貫通孔の内面の導体膜のうち、隣接する回路基板の
境界線上のみ薄く形成されているので、良好に分割する
ことができ、端面電極8の形成不良を防止することがで
きる。
間近の工程で形成されることから、それまでの工程が順
調であっても、端面電極8の形成不良によって回路基板
全体が不良品となり、資源の著しい無駄、コストの上昇
の原因ともなる。従って、端面電極8を良好に形成する
ことは重要である。上記の実施形態では、端面電極8と
なる貫通孔の内面の導体膜のうち、隣接する回路基板の
境界線上のみ薄く形成されているので、良好に分割する
ことができ、端面電極8の形成不良を防止することがで
きる。
【0031】尚、上述の実施例では、回路基板の材料が
ガラス−セラミック材料、セラミック材料で説明した
が、ガラスエポキシ樹脂を用いても構わない。この場
合、導体材料は銅箔などが例示できる。
ガラス−セラミック材料、セラミック材料で説明した
が、ガラスエポキシ樹脂を用いても構わない。この場
合、導体材料は銅箔などが例示できる。
【0032】また、スルーホール12の開口周囲のラン
ド7は、開口の全周囲に形成されている。しかし、境界
線(分割溝や切断位置)から回路基板10の内部側に位
置させて、境界線から逃がすように形成しても構わな
い。
ド7は、開口の全周囲に形成されている。しかし、境界
線(分割溝や切断位置)から回路基板10の内部側に位
置させて、境界線から逃がすように形成しても構わな
い。
【0033】
【発明の効果】以上のように、この発明によれば回路基
板の端面電極を設計通り良好に形成することができるの
で、回路基板の歩留まりが向上する。
板の端面電極を設計通り良好に形成することができるの
で、回路基板の歩留まりが向上する。
【図1】本発明の回路基板を示す断面図である。
【図2】図1の大型基板における回路基板の端面電極を
示す平面図である。
示す平面図である。
【図3】他の端面電極の形状を説明する図である。
【図4】従来の回路基板が連なった大型基板を示す平面
図である。
図である。
【図5】図4の回路基板の端面電極を示す平面図であ
る。
る。
1a〜1e・・ガラスセラミック層 2・・表面配線導体 3・・内部配線導体 4・・ビア導体 5・・ICチップ 6・・電子部品 7、24・・ランド 8、23・・端面電極 9、21・・分割溝 10、20・・回路基板 12・・スルーホール
Claims (3)
- 【請求項1】絶縁基板に表面導体または内部導体を形成
した回路基板が複数連なり、隣接しあう回路基板の境界
線上に絶縁基板の厚み方向を貫通するスルーホールが間
欠的に設けられている大型基板を、前記境界線にそって
切離してなる回路基板の製造方法において、 前記スルーホールは、その内面で前記境界線上に突出部
を有しており、かつスルーホール内面に導体膜が形成さ
れていることを特徴とする回路基板の製造方法。 - 【請求項2】前記スルーホールは、回路基板の主面にお
ける開口形状が互いに交わる2つの円からなり、前記突
出部がそれらの円の交点に位置することを特徴とする請
求項1に記載の回路基板の製造方法。 - 【請求項3】端面に厚さ方向を貫通する凹部を有する絶
縁基板と、その表面又は内部に形成された配線導体と、
前記凹部内面に形成された端面電極とを備える回路基板
において、 前記凹部の開口径が開口幅よりも大きいことを特徴とす
る回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000162244A JP2001345522A (ja) | 2000-05-31 | 2000-05-31 | 回路基板の製造方法とその回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000162244A JP2001345522A (ja) | 2000-05-31 | 2000-05-31 | 回路基板の製造方法とその回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001345522A true JP2001345522A (ja) | 2001-12-14 |
Family
ID=18666165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000162244A Pending JP2001345522A (ja) | 2000-05-31 | 2000-05-31 | 回路基板の製造方法とその回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001345522A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173867A (ja) * | 2007-03-20 | 2007-07-05 | Koa Corp | 電子部品用基板および電子部品の製造法 |
JP2007173629A (ja) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
-
2000
- 2000-05-31 JP JP2000162244A patent/JP2001345522A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173629A (ja) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
JP4711823B2 (ja) * | 2005-12-22 | 2011-06-29 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
JP2007173867A (ja) * | 2007-03-20 | 2007-07-05 | Koa Corp | 電子部品用基板および電子部品の製造法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09153679A (ja) | 積層ガラスセラミック回路基板 | |
JP2001284808A (ja) | 積層回路基板 | |
JPH10107437A (ja) | 回路基板の製造方法 | |
JP2001345522A (ja) | 回路基板の製造方法とその回路基板 | |
JP2000277916A (ja) | 基板および分割基板 | |
JP4493140B2 (ja) | 多層回路基板 | |
JP2002076609A (ja) | 回路基板 | |
JP3495203B2 (ja) | 回路基板の製造方法 | |
JPH09298368A (ja) | セラミック配線基板 | |
JP3152873B2 (ja) | 低温焼成回路基板 | |
JP3493264B2 (ja) | 回路基板 | |
JPH05235550A (ja) | 低誘電率ガラスセラミック多層配線基板およびその製造方法 | |
JP2000165043A (ja) | 回路基板 | |
JP2001284819A (ja) | 積層回路基板 | |
JP2002076639A (ja) | 回路基板 | |
JP2002076640A (ja) | 回路基板 | |
JP2000049431A (ja) | セラミック回路基板 | |
JP2002141646A (ja) | 回路基板 | |
JP3493294B2 (ja) | 回路基板 | |
JP3336204B2 (ja) | 回路基板 | |
JP2002050842A (ja) | 回路基板 | |
JP2002198626A (ja) | 低温焼成セラミック回路基板の製造方法 | |
JPH10215046A (ja) | 回路基板 | |
JP2002231860A (ja) | 電子部品装置 | |
JP2002232093A (ja) | 回路基板 |