JPH09153679A - 積層ガラスセラミック回路基板 - Google Patents

積層ガラスセラミック回路基板

Info

Publication number
JPH09153679A
JPH09153679A JP7312538A JP31253895A JPH09153679A JP H09153679 A JPH09153679 A JP H09153679A JP 7312538 A JP7312538 A JP 7312538A JP 31253895 A JP31253895 A JP 31253895A JP H09153679 A JPH09153679 A JP H09153679A
Authority
JP
Japan
Prior art keywords
conductor
heat sink
hole
chip
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7312538A
Other languages
English (en)
Inventor
Tsutomu Oda
勉 小田
Kenji Miyanishi
健次 宮西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP7312538A priority Critical patent/JPH09153679A/ja
Publication of JPH09153679A publication Critical patent/JPH09153679A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】 【課題】 本発明は、放熱性に優れ、且つ製造方法も安
定、即ち、グリーンシートの強度が維持できるヒートシ
ンク用ビアホール導体を有する積層ガラスセラミ積層回
路基板を提供する。 【課題手段】ガラス成分及び無機物フィラーの絶縁層1
a〜1gとなるグリーンシートを複数積層し、焼成して
成る積層体基板1の厚み方向に、前記積層体基板1のI
Cチップ5の実装領域Aに、該積層体基板1の厚みを貫
く、Ag系、Cu系、Au系などから成るヒートシンク
用ビアホール導体8(81、82)を複数配置し、前記
積層体基板1の両主面に露出するヒートシンク用ビアホ
ール導体8上には、熱伝導用の表面導体41、42が形
成されている。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は低温焼成(約850
〜1050℃)可能で、表面にICチップを実装した積
層ガラスセラミック基板である。
【0002】
【従来の技術】従来、基板の表裏両面に貫通するヒーク
シンク用ビアホール導体を用いた回路基板として、実開
平3−38653号、実開平3−96075号、特開昭
64−13778号、特開昭50−155973号など
に開示されている。
【0003】特に、実開平3−96075号、特開昭5
0−155973号は、回路基板の構造が積層体基板で
あり、ヒートシンク用ビアホール導体は、積層体基板を
構成する各絶縁層に形成されていた。即ち、積層回路基
板の表面に、ICチップを実装するとともに、このIC
チップの実装領域に、積層回路基板の厚みを貫く複数の
ヒートシンク用ビアホール導体が形成されていた。
【0004】
【発明が解決しようとする課題】しかし、上述の実開平
3−96075号、特開昭50−155973号には、
単に断面構造が開示されているに過ぎず、実用上適した
ヒートシンク用ビアホール導体を有する積層回路基板で
はなかった。
【0005】実開平3−96075号には、ヒートシン
ク用ビアホール導体の平面構造や材料、また製造方法な
どは一切記載されていない。また、特開昭50−155
973号は、高融点金属材料を用いてヒートシンク用ビ
アホール導体を形成することが記載されているに過ぎな
かった。
【0006】このヒートシンク用ビアホール導体を有す
る積層回路基板において、要求される項目として、製
造工程が簡略化であり、所定回路網を構成する配線導体
用のビアホール導体と同時に形成され、また、ヒートシ
ンク用ビアホール導体となる貫通穴を形成するための金
型が容易に形成することができること、動作的には、
良熱伝導を示し、例えばICチップ上に金属体ヒートシ
ンク部材を接合したものと同等、またはそれ以上の特性
を有すること、複数のヒートシンク用ビアホール導体
を形成しても、積層回路基板や製造工程中のグリーンシ
ートに破損しないことが維持できることなどである。
【0007】このような、要求項目に対して、従来技術
は、積極的に答えたものではなく、実用的に適したもの
とは言えなかった。
【0008】本発明は、上述の課題に鑑みて案出された
ものであり、その目的には、実用に適したヒートシンク
用ビアホール導体を有する積層回路基板を提供すること
である。
【0009】
【課題を解決するための手段】本発明によれば、ガラス
成分及び無機物フィラーの絶縁層となるグリーンシート
を複数積層し、焼成して成る積層体基板と、前記積層体
基板の内部に内層したAg系、Cu系、Au系などから
成る内部配線導体、配線導体用ビアホール導体と、前記
積層体基板の表面に形成した表面配線導体と、前記積層
体基板の表面に実装したICチップとから構成されて成
る積層ガラスセラミック回路基板において、前記積層体
基板のICチップの実装領域に、該積層体基板の厚みを
貫く、Ag系、Cu系、Au系などから成るヒートシン
ク用ビアホール導体を複数配置するとともに、前記積層
体の両主面に露出するビアホール導体上には、熱伝導用
の表面導体が形成されている積層ガラスセラミック回路
基板である。
【0010】また、好ましくは、前記複数のヒートシン
ク用ビアホール導体の平面密度が、ICチップの実装領
域に対して、9%〜16%である積層ガラスセラミック
回路基板である。
【0011】さらに、好ましくは、前記複数のヒートシ
ンク用ビアホール導体を、隣接ピッチを同一として千鳥
状に配置した積層ガラスセラミック回路基板。
【0012】前記2つのヒートシンク用ビアホール導体
を結ぶ線どうしの交点が、60°である積層ガラスセラ
ミック基板である。
【0013】
【作用】本発明によれば、ヒートシンク用ビアホール導
体、配線導体用ビアホール導体が同一の工程で形成で
き、しかも、材料として、Ag系(単体や合金を含
む)、Cu系、Au系などが用いられている。
【0014】このようなビアホール導体材料を用いてい
るので、積層回路基板の回路網を高速に動作させること
ができる配線導体用ビアホール導体となり、且つICチ
ップの動作によって発生する熱を外部に良好に放出でき
るビアホール導体となる。
【0015】また、積層体基板の材料として、ガラスセ
ラミック材料を用いているので、上述のヒートシンク用
ビアホール導体、配線導体用ビアホール導体を一括的に
形成(焼成)することができるものとなる。尚、基板材
料の焼結温度は、Au、Ag、Cuの融点を考慮して、
850〜1050℃となるように設定される。
【0016】また、表面配線導体として、ICチップの
実装領域部の一方側主面においては、ヒートシンク用ビ
アホール導体と接合し、ICチップ搭載を容易にする載
置導体膜が、他方側主面においては、ヒートシンク用ビ
アホール導体と接合し、熱伝導を促進させる放熱導体膜
が設けられているため、ICチップの実装が容易とな
り、しかも、放熱性が向上する。
【0017】また、平面的な構成においては、ICチッ
プの実装領域の面積に対して、複数のヒートシンク用ビ
アホール導体の平断面面積の合計の割合が9%以上とな
っている。
【0018】これにより、ICチップの動作によって発
生する熱をヒートシンク用ビアホール導体を介して、外
部に安定的に放熱することができる。
【0019】また、ヒートシンク用ビアホール導体の平
断面面積の合計割合の高い方が、熱放出の観点からは有
利であるものの、逆に16%未満としているため、ヒー
トシンク用ビアホール導体となる貫通穴をガラスセラミ
ックから成るグリーンシートに形成しても、グリーンシ
ートが破損したり、絶縁層とヒートシンク用ビアホール
導体との焼結挙動の差により、絶縁層に亀裂などが一切
発生してしまうことがなく、また、ヒートシンク用ビア
ホール導体となる貫通穴を形成するための金型が簡単に
形成することができる。
【0020】これにより、ICチップの動作によって発
生する熱を安定して外部に放出することができ、且つ、
積層体基板の強度の維持が可能となる。
【0021】さらに、上述のヒートシンク用ビアホール
導体の配置構造として、隣接しあうヒートシンク用ビア
ホール導体のピッチを同一にして、千鳥状に配置したも
のであり、即ち、3つのヒートシンク用ビアホール導体
を結ぶ線によって正三角形が構成される。このため、各
ヒートシンク用ビアホール導体の同一のピッチ間隔に維
持できるため、ヒートシンク用ビアホール導体の導体密
度を配列的に高めることができる。
【0022】
【発明の実施の形態】以下、本発明の積層ガラスセラミ
ック回路基板を図面に基づいて説明する。図1は、本発
明に係る積層ガラスセラミック回路基板の断面図であ
る。
【0023】図1において、10は積層ガラスセラミッ
ク回路基板であり、積層ガラスセラミック回路基板10
は、内部に内部配線導体2、配線導体用ビアホール導体
3が内装された積層体基板1と、その表面に形成された
表面配線導体4と、その表面に実装され、ワイヤボンデ
ィング細線51によって接続されたICチップ5とから
構成されている。尚、積層体基板1の表面には、ICチ
ップ5以外の種々の電子部品6が表面配線導体4上に半
田などを介して接合されており、必要に応じて、厚膜抵
抗体膜、厚膜コンデンサ素子などが形成されている。
【0024】積層体基板1は複数の絶縁層1a〜1gが
積層されて形成されている。この絶縁層1a〜1gは、
例えば850〜1050℃前後の比較的低い温度で焼成
可能にするためガラス成分及び無機物フィラーを含んで
構成されている。無機物フィラーは、コランダム(αア
ルミナ)、クリストバライト、石英、ムライト、コージ
ライトなどのセラミック材料が例示できる。また、ガラ
ス成分は、複数の金属酸化物を含む低融点結晶化ガラス
であり、例えば850〜1050℃前後の比較的低い温
度で焼成処理することによって、コージェライト、ムラ
イト、アノーサイト、セルジアン、スピネル、ガーナイ
ト、ウイレマイト、ドロマイト、ペタライトやその置換
誘導体の結晶相を少なくとも1種類を析出するものであ
る。
【0025】このような、絶縁層1a〜1gの層間に
は、低抵抗金属材料、例えばAu、Ag、Cuなどの内
部配線導体2が内装されており、さらに、各絶縁層1a
〜1gには、その絶縁層1a〜1gの厚みを貫く、低抵
抗金属材料、例えばAu、Ag、Cuなどの配線導体用
ビアホール導体3が形成されている。
【0026】尚、絶縁層1a〜1gの厚みは100μm
以上であり、内部配線導体2の厚みは8〜15μm程度
であり、配線導体用ビアホール導体3の直径は80〜2
50μmである。
【0027】このような積層体基板1の表面には、絶縁
層1aから露出するビアホール導体3に接続するよう
に、また、単独にAg系(Ag単体、Ag−Pdなどの
Ag合金)、Cu系(Cu単体、Cu合金)などの表面
配線導体4が形成されている。
【0028】表面配線導体4は、所定回路を達成するた
めの回路配線あり、また、表面配線導体4と接続する電
子部品6の接続パッドである。尚、表面配線導体4と同
時に、積層体基板1の表面には、ICチップ5を搭載す
るための表面導体である載置導体膜41が、積層体基板
1の裏面には、表面導体である放熱用導体42が形成さ
れている。
【0029】この表面配線導体4の一部(接続パッド部
分)の表面には、各種電子部品6が半田などを介して接
合されている。尚、上述の電子部品6としては、チップ
抵抗器、チップコンデンサの受動部品であったり、トラ
ンジスタ、発振素子などの能動素子である。
【0030】また、積層体基板1の表面の載置導体膜4
1にはICチップ5が実装されている。ICチップ5
は、載置導体膜41にダイアタッチ接合や樹脂ペースト
を介して接合し、ICチップ5の各電極と表面配線導体
4とがワイヤボンディング細線51によって接続されて
いる。
【0031】尚、このように実装されたICチップ5
は、必要に応じて、エポキシ樹脂やフェノール樹脂、ア
クリル樹脂などの樹脂保護膜によって被覆される。
【0032】ここで、本発明の特徴的なことは、ICチ
ップ5が実装された積層体基板1の表面部分(以下、実
装領域A)には、積層体基板1の厚みを貫く複数のヒー
トシンク用ビアホール導体8(第1の配線ヒートシンク
用ビアホール導体81と第2の配線ヒートシンク用ビア
ホール導体82)が形成されている。
【0033】このヒートシンク用ビアホール導体8は、
配線導体用ビアホール導体3と同一材料である、Au
系、Ag系、Cu系材料と実質的に同一材料からなって
いる。
【0034】また、ヒートシンク用ビアホール導体8
は、この一端が露出する一方主面でICチップ5を搭載
する載置導体膜41と接合し、ICチップ5の動作によ
って発生する熱を、載置導体膜41を介して効率よくヒ
ートシンク用ビアホール導体8に伝える。また、この他
端が露出する他方主面には、放熱導体膜42と接合し、
ヒートシンク用ビアホール導体8を伝わってくる熱を効
率よく外部に放出する。
【0035】ヒートシンク用ビアホール導体8は、配線
導体用ビアホール導体3と同一の材料で形成され、搭載
導体膜41、放熱導体膜42が回路配線用の表面導体配
線4と同一材料で形成されるため、その製造工程に異な
る工程が付加されることがない。
【0036】また、材料的にはAg、Cuは、比較的安
価な材料であるとともに、低抵抗材料として、回路の高
速動作に寄与するとともに、同時に、これらの材料は、
熱伝導率も比較的高いため、ヒートシンク用ビアホール
導体として最適である。尚、Auは、特性的には満足で
きるものの、コスト的に不利である。
【0037】このように、ヒートシンク用ビアホール導
体8にAg、Cu、Au系材料を用いることができたの
は、積層体基板1(絶縁層1a〜1g)の材料として、
ガラスセラミック材料という比較的低温で焼成可能な材
料を用ているためにはじめて達成できるものである。
【0038】ここで、材料的に高熱伝導率が得られたと
しても、ヒートシンク用ビアホール導体8の形状、配置
位置が重要となる。
【0039】複数のヒートシンク用ビアホール導体8全
体として、高い熱伝導性を得るためには、ヒートシンク
用ビアホール導体8のこ平断面面積の合計を大きくすれ
ばよい。しかし、ICチップ5の実装領域(ICチップ
の底面面積)Aの下部に、ヒートシンク用ビアホール導
体8を形成する場合には、その直径は110μm〜17
0μm程度に技術的に制約される。貫通穴の径が110
μm以下では、この貫通穴に安定して導電性ペーストを
充填することができず、また、貫通穴の径が170μm
を越えると、この貫通穴に導電性ペーストを充填して
も、貫通孔に充填した導体が積層処理前に抜けてしま
い、いずれの場合にも、結果として、貫通穴に空気の層
が介在されたものとなり、放熱性が極端に低下するから
である。
【0040】このように、ヒートシンク用ビアホール導
体8の径が規制されているなかで、高い放熱性を得るた
めには、複数のヒートシンク用ビアホール導体8を所定
形状に配列させることが要求されるが、この時にも、グ
リーンシートの厚みや材料によっても異なるものの、ヒ
ートシンク用ビアホール導体用の貫通穴を高密度に形成
すると、グリーンシートの強度が維持できず、また、焼
成後にヒートシンク用ビアホール導体8間でクラックや
亀裂が発生したりする。また、製造方法上、一括的に貫
通穴を形成することが望ましいが、一括的に貫通穴を形
成するための金型を形成することが困難である。即ち、
貫通穴に対応するように複数のピンを整列される必要が
あるが、このピンの機械的に強度を維持するためには、
ピン間の間隔を所定値以上にし、この間隔にピン補強の
ために構造を施す必要があるからである。
【0041】このような問題を種々検討した結果、ヒー
トシンク用ビアホール導体8は、最も近接するヒートシ
ンク用ビアホール導体8の間隔を、0.30mm以上に
し、ヒートシンク用ビアホール導体8の導体径を110
μm〜170μmにする必要がある。この安定してヒー
トシンク用ビアホール導体8を形成できる条件のもと
で、全ヒートシンク用ビアホール導体8の平断面積の合
計を高めて、放熱性を高める必要がある。
【0042】本発明者が従来のICチップ上にヒートシ
ンク用金属部材を接合した時の放熱性と比較した場合に
は、ヒートシンク用ビアホール導体8の合計の平断面面
積の合計をICチップ5の実装領域(ICチップの接合
面の面積)Aの面積に対して、9%〜16%にすること
が重要であることを知見した。
【0043】9%未満では、従来のICチップにヒート
シンク用金属部材を接合した構造の放熱作用に比較し
て、充分な効果が得られない。
【0044】また、16%を越えると、ヒートシンク用
ビアホール導体8の導体径が大きくなったり、隣接する
ヒートシンク用ビアホール導体8の間隔が狭くなりすぎ
て、緻密なヒートシンク用ビアホール導体8が得られな
かったり、積層体基板1の機械的な強度が得られなかっ
たりする。
【0045】本実施例において、ヒートシンク用ビアホ
ール導体8の配列は、格子状に配列される場合と、格子
状の対角線の交点部分に別のヒートシンク用ビアホール
導体を配置した千鳥状に配列させる場合とがある。
【0046】例えば、格子状配列、即ち、4つのヒート
シンク用ビアホール導体8を結ぶことによって平行四辺
形(長方形、正方形)が形成されるように配置されるも
のである。この角部に位置するヒートシンク用ビアホー
ル導体8を、特に第1の配列用ヒートシンク用ビアホー
ル導体81という。
【0047】格子千鳥状配列は、上記格子状を構成する
4つの第1の配列ヒートシンク用ビアホール導体81の
対角線を結んでできる交点部分に、別のヒートシンク用
ビアホール導体8、即ち第2の配列ヒートシンク用ビア
ホール導体82を配置したものである。
【0048】従って、ヒートシンク用ビアホール導体8
の導体密度を、格子状配列によって向上させる場合に
は、格子を構成する第1の配列ヒートシンク用ビアホー
ル導体81間の距離を短くすればよい。
【0049】また、格子千鳥状配列によって向上させる
場合、理想的には、2つ、または1つの第1の配列ヒー
トシンク用ビアホール導体81、81と、1つ、または
2つの第2の配列ヒートシンク用ビアホール導体82に
よって形成される三角形を「正三角形」とすることが望
ましい。これによって、各一辺が最小距離となる。
【0050】尚、上述の図1において、各ヒートシンク
用ビアホール導体8は絶縁層1a〜1bの厚みを貫くよ
うに形成されているが、各絶縁層1a〜1gの層間に
は、複数のヒートシンク用ビアホール導体8を横切るよ
うに平面状の導体膜83が配置されている。これは、I
Cチップ5の実装領域Aの積層体基板1の厚み方向を含
めた体積部分での導体の存在率を高めて、ICチップ5
から発生する熱を、迅速にICチップ5から離すように
するためであり、また、放熱に寄与しないヒートシンク
用ビアホール導体8が発生しても、この平面状の導体膜
83を介して熱を伝え、放熱作用を補うためのものであ
る。
【0051】次に、積層ガラスセラミック回路基板10
の製造方法を図2に基づいて説明する。
【0052】まず、図2中のA工程として、ガラスセラ
ミックのグリーンシートを形成する。具体的には、ガラ
スセラミックのスラリーを形成し、ドクターブレード法
によってテープ化して、所定形状に切断してグリーンシ
ートを形成する。
【0053】上述のガラスセラミックのスラリーは、上
述したように、ガラス成分、即ち、低融点結晶化ガラス
フリット、無機物フィラー、バインダ、溶剤を均質混練
して形成される。低融点結晶化ガラスフリットとは、8
50〜1050℃前後の比較的低い温度で焼成処理する
ことによって、コージェライト、ムライト、アノーサイ
ト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶相
を少なくとも1種類を析出するガラス組成物からなる。
積層体基板1の、強度の高く、熱膨張率が低い積層体基
板を得るため、アノーサイトやコージェライトを同時に
析出させるガラス組成物として、例えば、B2 3 、S
iO2 、Al2 3 、ZnO、アルカリ土類金属酸化物
が有効である。
【0054】無機物フィラーは、積層体基板の骨材とな
るものであり、コランダム(αアルミナ)、クリストバ
ライト、石英、ムライト、コージライトなどのセラミッ
クが例示できる。
【0055】バインダは、固形成分(ガラスフリット、
無機物フィラー)との濡れ性があり、熱分解性の良好な
ものでなくてはならない。同時にスリップの粘性を決め
るものである為、アクリル酸もしくはメタクリル酸系重
合体のようなカルボキシル基、アルコール性水酸基を備
えたエチレン性不飽和化合物が好ましい。添加量として
は固形成分分に対して25wt%以下が好ましい。
【0056】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、バインダは、水
溶性である必要があり、バインダには、親水性の官能
基、例えばカルボキシル基が付加されている。その付加
量は酸価で表せば2〜300あり、好ましくは5〜10
0である。
【0057】上述の無機物フィラーとガラス成分との構
成比率は、無機物フィラーが10wt%〜50wt%、
好ましくは20wt%〜35wtであり、ガラス成分が
90wt%〜50wt%、好ましくは80wt%〜65
wtである。
【0058】このような、ガラス−セラミックのスラリ
ーを例えば、ドクターブレード法によってテープ成型を
行う。これにより、所定厚み、例えば100μm以上の
テープとなる。テープを所定の大きさに裁断して、グリ
ーンシートとする。尚、本来このグリーンシートの大き
さは、複数の積層回路基板が抽出できる大きさで、積層
体に分割溝などを形成するが、以下の説明では、1つの
積層体回路基板の大きさのシートを前提に説明する。
【0059】次に、図2中のB工程として、必要なグリ
ーンシートに配線導体用ビアホール導体3、各グリーン
シートにヒートシンク用ビアホール導体8(81、8
2)を形成する。
【0060】具体的には、所定グリーンシートに配線導
体用のビアホール導体3となる貫通穴及び又はヒートシ
ンク用ビアホール導体8となる貫通穴を孔開け加工を行
い、所定導電性ペーストの充填印刷し、乾燥して、配線
導体用ビアホール導体3となる導体、ヒートシンク用ビ
アホール導体8となる導体を形成する。
【0061】尚、ヒートシンク用ビアホール導体8とな
る貫通孔は剣山状の金型を用いて、一括的に貫通孔の孔
開け加工する。
【0062】また、導電性ペーストとは、低抵抗金属材
料、例えばAu系(単体または合金)、Ag系、Cu系
の金属粉末材料と、バインダ、溶剤、必要に応じて低融
点ガラスフリットを均質混練したものである。
【0063】尚、配線導体用ビアホール導体3とヒート
シンク用ビアホール導体8の導体材料が若干相違する場
合に、導電性ペーストを分けて充填・印刷すればよく、
この場合に大きな製造工程の付加にはならない。
【0064】この工程で重要なことは、グリーンシート
の強度が低いため、機械的強度が非常に弱い。このた
め、貫通穴の孔開け作業によって貫通穴間で亀裂が発生
しないように、その間隔を充分に考慮することである。
【0065】C工程として、所定グリーンシート(最外
表に位置するグリーンシートを除く)上に、内部配線導
体2となる導体膜を形成する。具体的には、上述の導電
性ペーストを所定スクリーンを用いて印刷し、乾燥して
形成する。尚、この工程で、上述の導体83となる膜を
形成することができる。
【0066】尚、B、C工程で、ビアホール導体と内部
配線導体との導体材料が全く同じな場合には、B工程の
充填・印刷処理とC工程の印刷処理を一括的に処理して
も構わない。
【0067】以上のC工程までで、ヒートシンク用ビア
ホール導体8となる導体、配線導体用ビアホール導体3
となる導体、内部配線導体2となる導体膜が形成された
各グリーンシートが形成されることになる。
【0068】次にD工程として、上述の各グリーンシー
トを積層順序を考慮して、絶縁層1a〜1gとなるグリ
ーンシートを積層・熱圧着して、未焼成状態の積層体基
板を形成する。
【0069】次にE工程として、上述の未焼成状態の積
層体基板を、所定焼成雰囲気で所定昇温プロフアイルに
基づいて焼成処理を行い、内部配線導体2、ヒートシン
ク用ビアホール導体8、配線導体用ビアホール導体3を
有する積層体基板1を形成する。
【0070】焼成処理は、脱バインダ過程と焼結過程か
らなる。脱バインダ過程では、絶縁層1a〜1gとなる
グリーンシート、内部配線導体2となる導体膜、ビアホ
ール導体3となる導体、ヒートシンク用ビアホール導体
8となる導体に含まれる有機成分を焼失するためのもの
であり、例えば600℃以下の温度領域で行われる。
【0071】また、焼結過程では、絶縁層1a〜1gと
なるグリーンシートに含まれる結晶化ガラス成分が所定
結晶相の析出し、同時に、無機物フィラーの粒界に均一
に分散される。これにより、強固な積層体基板1が達成
される。また、内部配線導体2となる導体膜、ビアホー
ル導体3、ヒートシンク用ビアホール導体8となる導体
においては、例えばAg系粉末を粒成長させて、低抵抗
化、緻密化させるとともに、絶縁層1a〜1gと一体化
させるものである。これは、ピーク温度850〜105
0℃に達する温度領域で行われる。
【0072】焼成雰囲気は、大気(酸化性)雰囲気又は
中性雰囲気で行われ、例えば、内部配線導体2などにC
u系導体を用いる場合には、還元性雰囲気又は中性雰囲
気で行われる。
【0073】次に、F工程として、表面配線導体を形成
する。
【0074】焼成された積層体基板1の一方主面には、
表面配線導体4を、また、のヒートシンク用ビアホール
導体8が露出する部分を含む領域、即ち、ICチップ5
の接合面に応じた領域(実装領域)Aに、載置導体膜4
1を形成し、積層体基板1の他方主面にはヒートシンク
用ビアホール導体8が露出する部分を含む比較的広い領
域に、放熱導体膜42を形成する。
【0075】具体的には、低温焼成可能な導体ペース
ト、例えばAg系、Cu系などの導体ペーストを用い
て、所定形状に印刷を行い、乾燥、焼きつけによって形
成する。
【0076】例えば、Cu系導体ペーストを用いる場合
には、ビアホール導体3、8の材料との接合を考慮(例
えばCuとAgとの共晶反応を防止)した所定温度、例
えば約600℃前後で、且つCu表面配線導体の酸化を
防止するために、還元性、または中性雰囲気で焼成され
る。また、この導体ペーストにAg系導体ペーストを用
いる場合には、焼きつけ温度の制限は、基板の焼成温度
未満で行うだけであり、また、焼成雰囲気も大気雰囲気
で焼成可能である。しかし、Ag系の表面配線導体で
は、Agのマイグレーションによる短絡現象が発生する
ことがあるため、その後の使用においては注意を要す
る。
【0077】この工程によって、表面配線導体4、載置
導体膜41、放熱導体膜42を有する積層回路基板1が
達成されることになる。
【0078】次に、G工程として、積層回路基板1の表
面に、表面付帯素子、例えば、ICチップ5、抵抗膜、
保護膜、チップ状電子部品6などを実装・接続する。具
体的には、厚膜技法によって形成される、例えば抵抗体
膜、他の配線導体、絶縁保護膜などを形成し、ついで、
チップ状電子部品などを半田接合によって実装して、さ
らに、載置導体膜41上にICチップ5を樹脂ペースト
など接合し、ICチップ5の入出力パッドと所定表面配
線導体膜4との間に細線によってボンディング処理を行
い、樹脂保護膜をポッティングによって塗膜する。
【0079】これにより、積層ガラスセラミック回路基
板が達成されることになる。
【0080】ここで、望ましいヒートシンク用ビアホー
ル導体8の配列を、図3に示すす。
【0081】図中、一点鎖線で示すICチップ5の接合
面積(実装領域)Aを示し、この実装領域A内に、第1
の配列ヒートシンク用ビアホール導体81と第2の配列
ヒートシンク用ビアホール導体82とを格子千鳥状に配
置する。ここで、点線で示すように4つの第1の配列の
ヒートシンク用ビアホール導体81で構成される格子状
は長方形Xであり、この長方形Xの対角線の交点に第2
の配列ヒートシンク用ビアホール導体82が位置してい
る。
【0082】そして、同一列に並ぶ2つの第1の配列ヒ
ートシンク用ビアホール導体81、81を結ぶ線は、こ
の第1の配列ヒートシンク用ビアホール導体81、81
と第2の配列ヒートシンク用ビアホール導体の貫通孔8
2とを結ぶ線とが互いに60°で交差している。即ち、
長方形X内には、2つの正三角形yと2つの二等辺三角
形とが存在することになる。
【0083】このような配列とする場合には、上述のよ
うに、パンチ金型の形成後の強度やグリーンシートの強
度を考慮して、第1、第2の配列ヒートシンク用ビアホ
ール導体の貫通孔81、82の径を夫々136μmとし
て、第1、第2の配列ヒートシンク用ビアホール導体8
1、82のピッチを0.425mmとした。
【0084】これにより、ICチップ5の実装領域Aの
面積に対して、ヒートシンク用ビアホール導体8の合計
断面積が9.3%となる。
【0085】本発明者らは、ヒートシンク用ビアホール
導体8のビアホール導体密度に大きく起因するヒートシ
ンク用ビアホール導体の配置形状、導体径などを種々変
化させ、同時に、放熱性の良否、グリーンシートの強度
の良否、ビアホール導体形成用金型化の容易性について
比較検討した。
【0086】尚、ヒートシンク用ビアホール導体8の導
体ペーストは、Ag系導体ペーストを用い、Agの割合
を固形成分(Ag粉末とガラス粉末)中に90wt%を
用い、また、評価項目の放熱良否は、通常ICチップの
表面にヒートシンク金属部材を取着した放熱性を基準に
して、良好な放熱性が得られるものを「良好」とした。
また、グリーンシートの強度は、厚み180μmのグリ
ーンシートにヒートシンク用ビアホール導体8となる貫
通孔を形成した際にクラックや亀裂などが発生しないも
のを「良好」とした。また、ビアホール導体形成用金型
化は、ビアホール導体の貫通穴を形成するための剣山状
の金型が容易に形成できるものを「容易」とした。
【0087】その結果を表1に示す。
【0088】
【表1】
【0089】上述の表において、ヒートシンク用ビアホ
ール導体8の最小径は、試料番号9の113μmであ
り、最大径は、試料番号10の153μmである。ヒー
トシンク用ビアホール導体8の径において、上述のよう
に、技術的には、110〜170μmの範囲に制約され
るためである。
【0090】このような制約事項のなかで、試料番号1
から5は、複数のヒートシンク用ビアホール導体8が単
に格子状、特に近接するヒートシンク用ビアホール導体
8のピッチを均等とするためには正方形状とし、これ
は、第1の配列ヒートシンク用ビアホール導体81のみ
で構成される。そして、格子状(正方形状)の一辺を
0.3〜0.425mmと変化させたものである。
【0091】さらに、試料番号7〜試料番号10は、格
子状(長方形状)千鳥状であるもので、図3に示す正三
角形yの一辺が0.425mmであり、試料番号10は
0.33mmである。
【0092】尚、試料番号6は、格子状(長方形状)内
の対角線交点に第2の配列ヒートシンク用ビアホール導
体82を配置して格子千鳥状としたが、この格子状(長
方形状)内には、2種類の二等辺三角形(底辺0.42
5mm、斜辺0.435mと、底辺0.76mm、斜辺
0.435m)が構成される。
【0093】また、試料番号7〜9は、特に、第2の配
列ヒートシンク用ビアホール導体82の径を、上述の径
の制約範囲で、113μm、132μm、136μmと
変化させたものである。
【0094】その結果、試料番号1では、ヒートシンク
用ビアホール導体81のピッチが非常に狭くなり、グリ
ーンシートの強度が維持できず、グリーンシートが破損
したり、また、焼成後の積層体基板1にクラックが発生
してしまい、さらに、金型形成が困難となり、実用には
供さない。尚、ICチップ5の実装領域Aの面積に対し
て複数のヒートシンク用ビアホール導体8の合計平面積
の割合は16.1%である。 試料番号2では、ヒート
シンク用ビアホール導体81のピッチ(0.33mm)
は、グリーンシートの強度の維持、金型の容易形成の限
界であり、一応実用上に用いることができ、また、熱放
熱性は、従来のヒートシンク用金属板に用いたものより
も、48%も向上する。尚、複数のヒートシンク用ビア
ホール導体8の合計平面積の導体割合は13.3%であ
る。
【0095】尚、ここで、本発明の構造のヒートシンク
用ビアホール導体8の導体割合と従来のヒートシンク用
金属板部材との相関関係より、ヒートシンク用ビアホー
ル導体8の合計平面積の割合が9%を越えると、従来の
ヒートシンク用金属板に比較して、放熱性が高まる。
【0096】試料番号3、4では、ヒートシンク用ビア
ホール導体81のピッチ(0.350mm、0.400
mm)は、グリーンシートの強度の維持、金型の容易形
成が可能であり、複数のヒートシンク用ビアホール導体
8の合計平面積の導体割合は11.9%、9.1%であ
り、実用に供するものとなる。
【0097】試料番号5では、ヒートシンク用ビアホー
ル導体81のピッチ(0.425mm)は、グリーンシ
ートの強度の維持、金型の容易形成が可能であるもの
の、複数のヒートシンク用ビアホール導体8の密度が粗
の状態となるため、複数のヒートシンク用ビアホール導
体8の合計平面積の導体割合は8.0%となり、放熱性
に劣るものとなる。
【0098】試料番号6は、格子状千鳥形状とするもの
の、ヒートシンク用ビアホール導体81、82が、複数
のヒートシンク用ビアホール導体81、82の合計平面
積の割合は9.0%となるようにした。これによって、
4つの第1のヒートシンク用ビアホール導体81による
長方形状が0.425mm×0.76mmとなる。この
長方形の対角線の交点部分の第2の配列ヒートシンク用
ビアホール導体82と第1のヒートシンク用ビアホール
導体81とのピッチは、0.435mmとなる。即ち、
試料番号5の格子状の一辺(0.425mm)よりも大
きく、且つ複数のヒートシンク用ビアホール導体81、
82の合計平面積の割合よりも高めることができるた
め、放熱性は満足し、且つグリーンシートの強度、金型
形成も問題がないものとなる。
【0099】試料番号7〜9は、第1の配列のヒートシ
ンク用ビアホール導体81と第2の配列ヒートシンク用
ビアホール導体82とのを結ぶ仮想線によって正三角形
yが構成され、それぞれの頂点に位置するヒートシンク
用ビアホール導体81、82の径を変動させた。
【0100】正三角形の一辺は、0.425mmである
ため、グリーンシートの強度、金型の形成性は実用に供
するものであり、また、ヒートシンク用ビアホール導体
81、82の合計平面積の導体割合は9.3%、9.0
%、9.1%となり、いずれも放熱性についても満足な
状態となる。
【0101】試料10は、第1の配列ヒートシンク用ビ
アホール導体81、第2の配列ヒートシンク用ビアホー
ル導体82を136μmとし、正三角形yの一辺を短く
してたものである。この場合、合計平面積の導体割合は
15.4%となり、いずれも放熱性についても満足な状
態となる。
【0102】上述したように、熱放出性の観点からする
と、ICチップ5の実装領域Aに対して、ヒートシンク
用ビアホール導体8の平断面の合計の導体割合が9.0
%以上必要であり、また、製造工程上、即ちグリーンシ
ートの強度、金型などからすると、実質的に16%を越
えると、破損などの問題が発生してしまい、結局、IC
チップ5の実装領域Aに対して、ヒートシンク用ビアホ
ール導体8の平断面の合計の導体割合が9.0〜16%
の範囲で設定することが重要である。
【0103】図4は、本発明の別の実施例を示す積層ガ
ラスセラミック回路基板の断面図である。
【0104】この実施例は、積層体基板1の端面に、端
子電極11、12を形成し、該積層ガラスセラミック回
路基板10を、所定配線導体21、22が形成されたプ
リント配線基板20などに半田などを介して実装させた
ものである。
【0105】このような構造に、積層体基板1の裏面側
に位置する放熱促進のための放熱導体膜42が、プリン
ト配線基板20の導体膜23と密接するので、さらに放
熱性が高まることになる。この端子電極11、12は、
F工程の表面配線導体の形成工程やG工程の表面付帯素
子の実装処理時に、Agなどの導体ペーストの焼きつけ
処理、さらに必要に応じてメッキ処理をしてもよく、ま
た、グリーンシートを複数の積層体基板が抽出されるよ
うに分割溝を形成した場合、この分割溝に跨がる貫通孔
を形成し、貫通孔の内壁にヒートシンク用ビアホール導
体8、ビアホール導体3、8の形成工程と同時に、導電
体ペーストを付着されて、積層処理した後に、分割溝に
沿って分割処理することによって、端面に端子電極を露
出させるようにしても構わない。
【0106】
【発明の効果】以上のように本発明によれば、ガラスセ
ラミック材料を用いた積層体基板であるため、積層体基
板内にヒートシンク用ビアホール導体を、熱伝導性の高
いAu、Ag、Cuなどを用いることができ、これによ
り、外部にヒートシンク金属板を設けることなく、高い
放熱作用の積層ガラスセラミック回路基板が達成され
る。
【0107】また、複数のヒートシンク用ビアホール導
体の平断面導体の面積が、IC実装領域の面積に対し
て、9.0%〜16%としたため、ICチップの実装領
域における充分な放熱作用とグリーンシートの充分な強
度が得られ、製造方法も簡単となる積層ガラスセラミッ
ク回路基板となる。
【図面の簡単な説明】
【図1】本発明に係る積層ガラスセラミック回路基板の
断面図である。
【図2】本発明の積層ガラスセラミック回路基板の製造
方法を説明する工程図である。
【図3】本発明の積層ガラスセラミック回路基板のヒー
トシンク用ビアホール導体の配列を示す平面図である。
【図4】本発明の他の積層ガラスセラミック回路基板を
プリント配線基板に接続した状態の側面図である。
【符号の説明】
10・・・・積層ガラスセラミック回路基板 1・・・・・積層体基板 1a〜1g・・・絶縁層 2・・・・・内部配線導体 3・・・・・ビアホール導体 4・・・・・表面配線導体 41・・・・載置導体 5・・・・・ICチップ 51・・・・ワイヤボンディング細線 6・・・・・樹脂保護膜 7・・・・・電子部品 8・・・・・ヒートシンク用ビアホール導体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ガラス成分及び無機物フィラーを含むグリ
    ーンシートを複数積層するとともに、焼成して形成され
    る積層体基板と、 前記積層体基板の内部に内層した低抵抗金属材料から成
    る内部配線導体及び配線導体用ビアホール導体と、 前記積層体基板の表面に形成した表面配線導体と、 前記積層体基板の表面に実装したICチップと、から構
    成されて成る積層ガラスセラミック回路基板において、 前記積層体基板のICチップの実装領域に、該積層体基
    板の厚みを貫く、低抵抗金属材料から成るヒートシンク
    用ビアホール導体を複数配置するとともに、前記積層体
    の両主面に露出するヒートシンク用ビアホール導体上に
    は、表面導体が形成されていることを特徴とする積層ガ
    ラスセラミック回路基板。
  2. 【請求項2】前記複数のヒートシンク用ビアホール導体
    の平断面面積が、ICチップの実装領域の面積に対し
    て、9%〜16%であることを特徴とする請求項1記載
    の積層ガラスセラミック回路基板。
  3. 【請求項3】前記積層体基板に、複数のヒートシンク用
    ビアホール導体を、隣接ピッチを同一として千鳥状に配
    置したことを特徴とする請求項1記載の積層ガラスセラ
    ミック回路基板。
JP7312538A 1995-11-30 1995-11-30 積層ガラスセラミック回路基板 Pending JPH09153679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7312538A JPH09153679A (ja) 1995-11-30 1995-11-30 積層ガラスセラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7312538A JPH09153679A (ja) 1995-11-30 1995-11-30 積層ガラスセラミック回路基板

Publications (1)

Publication Number Publication Date
JPH09153679A true JPH09153679A (ja) 1997-06-10

Family

ID=18030438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7312538A Pending JPH09153679A (ja) 1995-11-30 1995-11-30 積層ガラスセラミック回路基板

Country Status (1)

Country Link
JP (1) JPH09153679A (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101018A (ja) * 1998-09-25 2000-04-07 Shindengen Electric Mfg Co Ltd 電気装置
WO2000049657A1 (en) * 1999-02-17 2000-08-24 Conexant Systems, Inc. Leadless chip carrier design and structure
WO2003010796A2 (en) 2001-07-26 2003-02-06 Conexant Systems, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
WO2003017324A2 (en) 2001-08-14 2003-02-27 Conexant Systems, Inc. Structure and method for fabrication of a leadless chip carrier with embedded inductor
US6611055B1 (en) 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
JP2003258160A (ja) * 2002-03-04 2003-09-12 Hitachi Metals Ltd セラミック積層基板およびこれを用いたセラミック積層電子部品
US6867493B2 (en) 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
EP1568070A2 (en) * 2002-11-12 2005-08-31 Lamina Ceramics, Inc. Method and structures for enhanced temperature control of high power components on multilayer ltcc and ltcc-m boards
US6960824B1 (en) 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
WO2005106973A1 (ja) * 2004-04-27 2005-11-10 Kyocera Corporation 発光素子用配線基板
JP2006041230A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 発光素子用配線基板ならびに発光装置
JP2006066409A (ja) * 2004-07-28 2006-03-09 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP2006093565A (ja) * 2004-09-27 2006-04-06 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法
JP2006147889A (ja) * 2004-11-19 2006-06-08 Stanley Electric Co Ltd 表面実装型led
JP2006156447A (ja) * 2004-11-25 2006-06-15 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法
JP2006216764A (ja) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
KR100711008B1 (ko) * 1999-12-15 2007-04-24 고등기술연구원연구조합 혼합형 세라믹 모듈 패키지 제작방법
JP2007123482A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法
JP2008085212A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP2008085213A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP2008289509A (ja) * 2007-05-22 2008-12-04 Daito Giken:Kk 遊技台
JP2012009608A (ja) * 2010-06-24 2012-01-12 Jtekt Corp 素子実装回路、および回路基板への半導体素子の実装方法
KR101182301B1 (ko) * 2005-06-28 2012-09-20 엘지디스플레이 주식회사 Led가 실장된 인쇄회로기판
JP2014082474A (ja) * 2012-09-25 2014-05-08 Denso Corp 電子装置
JP2014131081A (ja) * 2012-09-25 2014-07-10 Denso Corp 電子装置
JP2016213509A (ja) * 2011-08-22 2016-12-15 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
WO2017006391A1 (ja) * 2015-07-03 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置
KR20180128969A (ko) * 2016-05-06 2018-12-04 가부시키가이샤 니혼 마이크로닉스 다층 배선 기판 및 이를 이용한 프로브 카드
WO2020137878A1 (ja) * 2018-12-25 2020-07-02 京セラ株式会社 電子部品実装用基板および電子装置
WO2021178238A1 (en) * 2020-03-02 2021-09-10 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101018A (ja) * 1998-09-25 2000-04-07 Shindengen Electric Mfg Co Ltd 電気装置
WO2000049657A1 (en) * 1999-02-17 2000-08-24 Conexant Systems, Inc. Leadless chip carrier design and structure
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
US6921972B1 (en) 1999-02-17 2005-07-26 Skyworks Solutions, Inc. Leadless chip carrier design and structure
KR100711008B1 (ko) * 1999-12-15 2007-04-24 고등기술연구원연구조합 혼합형 세라믹 모듈 패키지 제작방법
US6582979B2 (en) 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
US6611055B1 (en) 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US6867493B2 (en) 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
US6960824B1 (en) 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
WO2003010796A2 (en) 2001-07-26 2003-02-06 Conexant Systems, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
WO2003017324A2 (en) 2001-08-14 2003-02-27 Conexant Systems, Inc. Structure and method for fabrication of a leadless chip carrier with embedded inductor
JP2003258160A (ja) * 2002-03-04 2003-09-12 Hitachi Metals Ltd セラミック積層基板およびこれを用いたセラミック積層電子部品
EP1568070A2 (en) * 2002-11-12 2005-08-31 Lamina Ceramics, Inc. Method and structures for enhanced temperature control of high power components on multilayer ltcc and ltcc-m boards
EP1568070A4 (en) * 2002-11-12 2008-05-07 Lamina Ceramics Inc METHOD AND STRUCTURE FOR IMPROVING THE TEMPERATURE REGULATION OF HIGH POWER COMPONENTS ON LTCC OR LTCC-M CARDS
WO2005106973A1 (ja) * 2004-04-27 2005-11-10 Kyocera Corporation 発光素子用配線基板
US8314346B2 (en) 2004-04-27 2012-11-20 Kyocera Corporation Wiring board for light-emitting element
JP2006041230A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 発光素子用配線基板ならびに発光装置
JP2006066409A (ja) * 2004-07-28 2006-03-09 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP2006093565A (ja) * 2004-09-27 2006-04-06 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法
JP2006147889A (ja) * 2004-11-19 2006-06-08 Stanley Electric Co Ltd 表面実装型led
JP2006156447A (ja) * 2004-11-25 2006-06-15 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法
JP2006216764A (ja) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
KR101182301B1 (ko) * 2005-06-28 2012-09-20 엘지디스플레이 주식회사 Led가 실장된 인쇄회로기판
JP2007123482A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法
JP2008085213A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP2008085212A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP2008289509A (ja) * 2007-05-22 2008-12-04 Daito Giken:Kk 遊技台
JP2012009608A (ja) * 2010-06-24 2012-01-12 Jtekt Corp 素子実装回路、および回路基板への半導体素子の実装方法
USRE48858E1 (en) 2011-08-22 2021-12-21 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package and light unit
JP2016213509A (ja) * 2011-08-22 2016-12-15 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
JP2014082474A (ja) * 2012-09-25 2014-05-08 Denso Corp 電子装置
JP2014131081A (ja) * 2012-09-25 2014-07-10 Denso Corp 電子装置
CN104685619A (zh) * 2012-09-25 2015-06-03 株式会社电装 电子装置
US9686854B2 (en) 2012-09-25 2017-06-20 Denso Corporation Electronic device
WO2017006391A1 (ja) * 2015-07-03 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置
US10134665B2 (en) 2015-07-03 2018-11-20 Renesas Electronics Corporation Semiconductor device
JPWO2017006391A1 (ja) * 2015-07-03 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置
KR20180128969A (ko) * 2016-05-06 2018-12-04 가부시키가이샤 니혼 마이크로닉스 다층 배선 기판 및 이를 이용한 프로브 카드
WO2020137878A1 (ja) * 2018-12-25 2020-07-02 京セラ株式会社 電子部品実装用基板および電子装置
CN113272950A (zh) * 2018-12-25 2021-08-17 京瓷株式会社 电子部件安装用基板以及电子装置
WO2021178238A1 (en) * 2020-03-02 2021-09-10 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles

Similar Documents

Publication Publication Date Title
JPH09153679A (ja) 積層ガラスセラミック回路基板
JP2002198660A (ja) 回路基板及びその製造方法
JPH08236936A (ja) 積層ガラス−セラミック回路基板
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP2008251782A (ja) セラミック配線基板およびその製造方法
JPH10107437A (ja) 回路基板の製造方法
JP2002043758A (ja) 多層基板及びその製造方法
JP4535801B2 (ja) セラミック配線基板
JP3748283B2 (ja) 積層ガラスセラミック回路基板の製造方法
JP3188086B2 (ja) セラミック配線基板とその製造方法及びその実装構造
JP2000049431A (ja) セラミック回路基板
JP2002076609A (ja) 回路基板
JP2001345522A (ja) 回路基板の製造方法とその回路基板
JP2002141646A (ja) 回路基板
JP2003347746A (ja) 多層回路基板
JPH10215046A (ja) 回路基板
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JP2002232093A (ja) 回路基板
JP3493264B2 (ja) 回路基板
JP2001217545A (ja) 多層回路基板
JP2002050842A (ja) 回路基板
JP5653323B2 (ja) 成形体および多数個取り配線基板
JP2002076640A (ja) 回路基板
JP2000165043A (ja) 回路基板
JPS6316644A (ja) 半導体素子収納用パツケ−ジの製造法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927