JP2003347746A

JP2003347746A - 多層回路基板

Info

Publication number: JP2003347746A
Application number: JP2002153309A
Authority: JP
Inventors: Masanori Anura; 雅徳案浦
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-05-28
Filing date: 2002-05-28
Publication date: 2003-12-05
Anticipated expiration: 2022-05-28
Also published as: JP4057843B2

Abstract

(57)【要約】【課題】簡単且つ安価な製造方法で、焼成時の内部欠
陥や空隙を抑制しつつ、放熱能力が著しく向上した多層
回路基板を提供する。【解決手段】複数の絶縁層１ａ〜１ｈを積層してなる
積層体１に形成されたダイアタッチ導体膜４１と、ダイ
アタッチ導体膜４１に接合された電子部品素子５と、ダ
イアタッチ導体膜４１に接合し、且つ積層体１の厚み方
向に延出するように形成された放熱用ビアホール導体９
とを有する多層回路基板１０において、放熱用ビアホー
ル導体９は、複数の単位ビアホール導体９ａと、単位ビ
アホール導体９ａを連結する連結部９ｂとを有し、放熱
用ビアホール導体９の平面形状が、略放射線状を呈して
いることを特徴とする

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は各種の電子機器など
の電子回路モジュールとして用いられる多層回路基板に
関するものである。

【０００２】

【従来の技術】近年、各種の電子機器などの電子回路モ
ジュールとして用いられる多層回路基板は、小型化、薄
型、高密度化ならびに高速信号処理に対応した高機能化
が強く要求されている。

【０００３】このため、複数の絶縁層を積層してなる積
層体に、ダイアタッチ導体膜を有する多層回路基板が用
いられている。

【０００４】図５は、従来の多層回路基板の一実施形態
を示す断面図である。

【０００５】図において、５０は多層回路基板、１は複
数の絶縁体層１ａ〜１ｈが積層されて成る積層体、２は
内部配線層、３は回路形成用ビアホール導体、４は表面
配線層、６１はダイアタッチ導体膜、４２は電極パッド
部、５は電子部品素子、１５はボンディングワイヤ、６
は回路構成部品である。

【０００６】このような多層回路基板５０は、絶縁体層
１ａ〜１ｈとなるセラミックグリーンシートに、回路形
成用ビアホ−ル導体３となる貫通孔を形成するととも
に、内部配線層２、必要に応じて表面配線層４及びダイ
アタッチ導体膜６１となる導体膜を形成し、各セラミッ
クグリーンシートを積層し、一体焼成した後に、電子部
品素子５がダイアタッチ導体膜６１に接合され、表面配
線層４の一種である電極パッド部４２にワイヤボンディ
ング接合される。

【０００７】ダイアタッチ導体膜６１は、電子部品素子
５が接合される他、電子部品素子５の発熱を伝達し、電
子部品素子５の熱的破壊や信頼性劣化を防止する機能を
有する。

【０００８】

【発明が解決しようとする課題】しかしながら、図５
（ａ）において、ダイアタッチ導体膜６１の厚みは約８
〜１５μｍと小さいため、電子部品素子５の発熱を伝達
する伝熱性には限界があり、多層回路基板５０の放熱能
力が不十分であるという問題点があった。

【０００９】ここで、上記伝熱性を向上させるために、
ダイアタッチ導体膜６１の厚みを大きくする方法が考え
られるが、この場合、スクリーン印刷により精度良くダ
イアタッチ導体膜６１となる導体膜を形成することが困
難であるとともに、ダイアタッチ導体膜６１となる導体
膜と絶縁層１ａ〜１ｈとなるセラミックグリーンシート
の焼成収縮率の差により、焼成時にデラミネーション、
クラックなどの内部欠陥が発生するという問題点があっ
た。

【００１０】一方、ダイアタッチ導体膜６１の面積を大
きくする方法も考えられるが、ダイアタッチ導体膜６１
の周囲には電極パッド４２を形成する必要があるため、
この方法にも限界があった。

【００１１】また、図５（ｂ）に示すように、回路形成
用ビアホール導体３となる導体と同様の形成方法によ
り、絶縁層１ａとなるセラミックグリーンシートに貫通
孔を形成後、導電性ペーストを充填することにより、絶
縁層１ａの厚みの全部に渡りダイアタッチ導体膜６１と
なる導体膜を形成する方法も考えられるが、この場合、
貫通孔に導電性ペーストを充填した後、セラミックグリ
ーンシートを敷き紙上から外す際に、貫通孔内において
導電性ペーストを保持することができず、導電性ペース
トの一部が敷き紙側に落ちてしまい、焼成時に積層体１
内に空隙ができてしまうという問題点があった。

【００１２】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、簡単且つ安価な製造方法
で、焼成時の内部欠陥や空隙を抑制しつつ、放熱能力が
著しく向上した多層回路基板を提供することにある。

【００１３】

【課題を解決するための手段】本発明の多層回路基板
は、複数の絶縁層を積層してなる積層体と、該積層体の
主面側に形成されたダイアタッチ導体膜と、該ダイアタ
ッチ導体膜に接合された電子部品素子と、前記ダイアタ
ッチ導体膜に接合し、且つ前記積層体の厚み方向に延出
するように形成された放熱用ビアホール導体とを有する
多層回路基板において、前記放熱用ビアホール導体は、
複数の単位ビアホール導体と、該単位ビアホール導体を
連結する連結部とを有し、前記放熱用ビアホール導体の
平面形状が略放射線状を呈していることを特徴とする多
層回路基板である。

【００１４】また、前記単位ビアホール導体の長径は、
前記絶縁層の厚みの１〜８倍の範囲にあることを特徴と
する。

【００１５】さらに、前記連結部の幅は、前記絶縁層の
厚みの０．５〜３倍の範囲にあることを特徴とする。

【００１６】またさらに、前記積層体に、前記電子部品
素子と電気的に接続する複数の電極パッドを形成すると
ともに、前記ダイアタッチ導体膜は、隣接し合う前記電
極パッド間から電子部品素子接合領域より延出している
ことを特徴とする。

【００１７】そして、前記積層体の一方主面にキャビテ
ィを有し、該キャビティ内の底面に、前記電子部品素子
が搭載されるダイアタッチ導体膜を有するとともに、前
記キャビティ開口周囲に、前記積層体厚み方向に延び、
且つ前記放熱用ビアホール導体と接合する熱放出用ビア
ホール導体が形成されていることを特徴とする。

【作用】本発明の多層回路基板によれば、放熱用ビアホ
ール導体は、複数の単位ビアホール導体が連結部により
互いに連結されて構成されているため、放熱用ビアホー
ル導体となる貫通孔に導電性ペーストを充填した際に、
貫通孔内において導電性ペーストを保持する部分の面積
を大きくすることができることから、導電性ペーストの
一部が敷き紙側に落ちることがなく、焼成時の空隙を抑
制できる。

【００１８】また、放熱用ビアホール導体の平面形状
が、略放射線状を呈しているため、水平方向に熱が伝達
する経路が広がり、多層回路基板の放熱能力が著しく向
上する。

【００１９】ここで、放熱用ビアホ−ル導体は、水平方
向においてダイアタッチ導体膜が形成される面の一部に
しか形成されないため、放熱用ビアホ−ル導体を形成し
ても、焼成時にデラミネーション、クラックなどの内部
欠陥が発生することはない。一方、放熱用ビアホ−ル導
体は、絶縁層の少なくとも１層分を貫通するため、ダイ
アタッチ導体膜が形成される面の一部にしか形成されな
くても、多層回路基板の放熱能力が向上する効果を十分
発揮する。

【００２０】また、単位ビアホール導体の長径は、単位
ビアホール導体の短径以上であり、且つ絶縁層の厚みの
８倍以下であるため、放熱用ビアホール導体となる導電
性ペーストの充填時に、導電性ペーストの一部が敷き紙
側に落ちることがない。

【００２１】また、連結部の幅は、単位ビアホール導体
の短径の０．１倍以上であるため、より効果的に水平方
向への伝熱性を向上させることができる。一方、連結部
の幅は、単位ビアホール導体の短径の０．９倍以下であ
るため、放熱用ビアホール導体となる導電性ペーストの
充填時に、導電性ペーストの一部が敷き紙側に落ちるこ
とがない。

【００２２】また、積層体に、電子部品素子と電気的に
接続する複数の電極パッドを形成するとともに、ダイア
タッチ導体膜は、隣接し合う電極パッド間から電子部品
素子接合領域より延出しているため、ダイアタッチ導体
膜の面積を大きくすることができ、このことによっても
多層回路基板の放熱能力が向上する。

【００２３】また、積層体の一方主面にキャビティを有
し、キャビティ内の底面には、電子部品素子が搭載され
るダイアタッチ導体膜を有するとともに、キャビティ開
口周囲の積層体厚み方向に延び、一端がダイアタッチ導
体膜に接合し、且つ他端が積層体の一方主面に実質的に
露出してなる熱放出用ビアホール導体が形成されている
ため、キャビティ内に気密封止が必要な電子部品素子を
搭載できるとともに、垂直方向に熱が伝達する経路が広
がり、多層回路基板の放熱能力が著しく向上する。

【００２４】

【発明の実施の形態】以下、本発明の多層回路基板を図
面に基づいて説明する。

【００２５】図１（ａ）は本発明の多層回路基板の一実
施形態を示す電子部品素子搭載部での断面図であり、図
１（ｂ）は多層回路基板の概略平面図である。

【００２６】これらの図において、１０は多層回路基
板、１は複数の絶縁体層１ａ〜１ｈが積層されて成る積
層体、２は内部配線層、３は回路形成用ビアホール導
体、４は表面配線層、４１はダイアタッチ導体膜、４２
は電極パッド部、５は電子部品素子、１５はボンディン
グワイヤ、６は回路構成部品である。

【００２７】積層体１は複数の絶縁層１ａ〜１ｈからな
り、１層あたり例えば４０〜３００μｍ程度の厚みを有
し、その材質としては、セラミック成分と、ガラス成分
（ガラス成分は誘電体粉末の界面に存在したり、焼結助
剤となる）から成る。具体的には、セラミック成分とし
ては、例えばＡ１₂Ｏ₃、ＢａＯ−ＴｉＯ₂系、ＣａＯ−
ＴｉＯ₂系、ＭｇＯ−ＴｉＯ₂系などが選ばれる。また、
ガラス成分としては、例えばホウケイ酸亜鉛、ホウケイ
酸ビスマスなどのホウケイ酸アルカリ酸化物などのガラ
スから選ばれる少なくとも１種が用いられる。

【００２８】各絶縁層１ａ〜１ｈの層間には、内部配線
層２が形成されている。また、絶縁層１ａ〜１ｈには、
各層の厚み方向に貫く回路形成用ビアホール導体３が形
成されている。内部配線層２、回路形成用ビアホール導
体３は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐｔな
どのＡｇ合金）を主成分とする導体膜（導体）からな
り、必要に応じて、Ａｇ系材料、β石英、絶縁層１ａ〜
１ｈを構成するガラス成分と概略同一のガラス成分を含
有する。また、内部配線層２の厚みは８〜１５μｍ程度
である。さらに、回路形成用ビアホール導体３の直径
は、ビアホール導体３となる貫通孔に導電性ペーストを
充填後、絶縁層１ａ〜１ｈとなるセラミックグリーンシ
ートを貫通孔内にあった導電性ペーストの一部が敷き紙
側に落ちないようにするために、８０〜３５０μｍとし
ている。

【００２９】表面配線層４は、Ａｇ系（Ａｇ単体、Ａｇ
−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金）を主成分とし必要
に応じてガラス成分を含有する導体膜から成り、所定回
路網を構成するとともに、半田を介して接合される回路
構成部品６の接続パッドとなったり、また、厚膜抵抗
膜、厚膜コンデンサ素子の端子電極となる。

【００３０】積層体１の一方主面には、電子部品素子５
を搭載するダイアタッチ導体膜４１が形成されている。
ダイアタッチ導体膜４１、電極パッド部４２は、内部配
線層２と概略同じ厚み及び成分であり、Ａｇ系を主成分
とし必要に応じてガラス成分を含有する導体膜からな
る。このダイアタッチ導体膜４１上に、動作によって発
熱を伴う半導体素子などの電子部品素子５が搭載されて
いる。すなわち、電子部品素子５の動作によって発せら
れた熱は、ダイアタッチ導体膜４１を介して、積層体１
表面に伝達することになる。また、積層体１に、電子部
品素子５と電気的に接続する複数の電極パッド４２を形
成するとともに、ダイアタッチ導体膜４１の先端部は、
隣接し合う電極パッド４２間から電子部品素子５接合領
域の外方に延出している。さらに、電子部品素子５は、
ボンディングワイヤ１５を介して電極パッド部４２に接
合され、この電極パッド部４２は、内部配線層２、回路
形成用ビアホール導体３など（図示せず）に電気的に接
続されている。

【００３１】放熱用ビアホール導体９は、ダイアタッチ
導体膜４１に接合し、且つ積層体１の厚み方向に延出す
るように形成され、複数の単位ビアホール導体９ａが連
結部９ｂにより互いに連結されて構成されている。

【００３２】このため、放熱用ビアホール導体９となる
貫通孔に導電性ペーストを充填した際に、貫通孔内にお
いて導電性ペーストを保持する部分（内壁面）の面積を
大きくすることができることから、導電性ペーストの一
部が敷き紙側に落ちることがなく、焼成時の空隙を抑制
できる。

【００３３】なお、放熱用ビアホ−ル導体９は、熱放出
用ビアホール導体８と概略同じ成分であり、Ａｇ系を主
成分とし必要に応じてガラス成分を含有する導体からな
る。

【００３４】また、放熱用ビアホール導体９の平面形状
が、略放射線状を呈しているため、水平方向に熱が伝達
する経路が広がり、多層回路基板１０の放熱能力が著し
く向上する。

【００３５】ここで、放熱用ビアホ−ル導体９は、水平
方向においてダイアタッチ導体膜４１が形成される面の
一部にしか形成されないため、放熱用ビアホ−ル導体９
を形成しても、焼成時にデラミネーション、クラックな
どの内部欠陥が発生することはない。一方、放熱用ビア
ホ−ル導体９は、絶縁層１ａ〜１ｈの少なくとも１層分
（厚みが４０〜３００μｍ）を貫通するため、ダイアタ
ッチ導体膜４１が形成される面の一部にしか形成されな
くても、多層回路基板１０の放熱能力が向上する効果を
十分発揮する。

【００３６】また、積層体１に、電子部品素子５と電気
的に接続する複数の電極パッド４２を形成するととも
に、ダイアタッチ導体膜４１は、隣接し合う電極パッド
間４２から電子部品素子５接合領域より延出しているた
め、ダイアタッチ導体膜４１の面積を大きくすることが
でき、このことによっても多層回路基板１０の放熱能力
が向上する。

【００３７】図２は、本発明の放熱用ビアホ−ル導体９
の実施形態を示す拡大平面図である。

【００３８】図に示すように、本発明の多層回路基板１
０において、放熱用ビアホ−ル導体９は、複数の単位ビ
アホール導体９ａが連結部９ｂにより互いに連設されて
構成されているため、放熱用ビアホール導体９となる貫
通孔に導電性ペーストを充填した際に、貫通孔内におい
て導電性ペーストを保持する部分の面積を大きくするこ
とができ、導電性ペーストの一部が敷き紙側に落ちるこ
とがなく、焼成時の空隙を抑制できる。

【００３９】ここで、放熱用ビアホ−ル導体９は、図２
（ａ）に示すように、円形の単位ビアホール導体９ａが
連結部９ｂにより直線状に互いに連設されて構成される
他、図２（ｂ）に示すように、円形の単位ビアホール導
体９ａが連結部９ｂにより千鳥状に互いに連設されて構
成されるようにしても良い。このことにより、互いに連
設できる単位ビアホール導体９ａの数を多くすることが
できる。また、図２（ｃ）に示すように、長円形の単位
ビアホール導体９ａが連結部９ｂにより互いに連設され
て構成されるようにしても良い。このことにより、放熱
用ビアホ−ル導体９全体としては、貫通孔内において導
電性ペーストを保持する部分の面積が同じである場合、
一部が敷き紙側に落ちることがなく、保持できる導電性
ペーストの量を多くことができるため、焼成時の空隙を
抑制しつつ、多層回路基板１０の放熱性を向上させるこ
とができる。

【００４０】また、図２（ｃ）のように単位ビアホール
導体９ａは、長径ｌ_aが単位ビアホール導体９ａの短径
ｗ_a以上であり、且つ絶縁層１ａ〜１ｈの厚みの８倍以
下であることが望ましい。このことにより、放熱用ビア
ホール導体９となる導電性ペーストの充填時に、導電性
ペーストの一部が敷き紙側に落ちることがない。

【００４１】また、連結部９ｂの幅ｗ_bが、単位ビアホ
ール導体９ａの短径ｗ_aの０．１〜０．９倍の範囲にあ
ることが望ましい。すなわち、連結部９ｂの幅が、単位
ビアホール導体９ａの短径ｗ_aの０．１倍以上であるた
め、より効果的に水平方向への伝熱性を向上させること
ができる。一方、連結部９ｂの幅ｗ_bが、単位ビアホー
ル導体９ａの短径ｗ_aの０．９倍以下であるため、放熱
用ビアホール導体９となる導電性ペーストの充填時に、
導電性ペーストの一部が敷き紙側に落ちることがない。

【００４２】次に、本発明の多層回路基板１０の製造方
法について説明する。

【００４３】まず、絶縁層１ａ〜１ｈとなるセラミック
グリーンシートの各積層体１領域に、回路形成用ビアホ
ール導体３、放熱用ビアホ−ル導体９となる貫通孔をパ
ンチングによって形成する。

【００４４】次に、これらの貫通孔が形成された各セラ
ミックグリーンシートの下に、和紙、ＰＥＴフィルムな
どからなる敷き紙を敷いておき、貫通孔にＡｇ系導電性
ペーストを充填する。

【００４５】一般には、回路形成用ビアホール導体３、
放熱用ビアホ−ル導体９となる導電性ペーストの粘度が
高いほど、充填維持性は良好であるが、スクリーン印刷
により導電性ペーストをこれらのビアホ−ル導体３、９
となる貫通孔に充填する際に、充填しにくくなる。した
がって、これらのビアホール導体３、９の充填性を良好
にするためには、粘度が例えば５０００Ｐｏｉｓｅ以上
と高い導電性ペーストを用い、上記スクリーン印刷によ
る充填を２〜３回行うことが望ましい。

【００４６】また、絶縁層１ｂ〜１ｈとなるセラミック
グリーンシート上には、内部配線層２となる導体膜をＡ
ｇ系導電性ペーストの印刷・乾燥によって形成する。ま
た、絶縁層１ａの表面側となるセラミックグリーンシー
ト上には表面配線層４、ダイアタッチ導体膜４１及び電
極パッド部４２となる導体膜をＡｇ系導電性ペーストの
印刷・乾燥によって形成する。

【００４７】次に、このようなセラミックグリーンシー
トを敷き紙上から外し、絶縁層１ａ〜１ｈとなるセラミ
ックグリーンシートを積層順に応じて積層後、一体化し
て大型積層体を形成する。

【００４８】次に、未焼成状態の大型積層体に、各積層
体領域を区画するように分割溝を形成する。

【００４９】次に、未焼成状態の大型積層体を焼成処理
する。

【００５０】これにより、複数の積層体１が連接された
焼成後の大型多層回路基板が得られることになる。

【００５１】そして、各積層体１領域のダイアタッチ導
体膜４１に、電子部品素子５をダイアタッチ接合させる
とともに、ＡｌまたはＡｕのボンディングワイヤ１５な
どにより、電極パッド部４２に接合する。

【００５２】この後、積層体１領域の表面に、厚膜抵抗
素子、各種回路構成部品６を半田などで接合・実装を行
う。

【００５３】最後に、各積層体１を区画する分割溝に沿
って分割処理を行う。これにより、焼成後の大型多層回
路基板からは、図１に示す複数の多層回路基板１０が抽
出されることになる。

【００５４】なお、本発明は以上の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
の変更・改良を加えることは何ら差し支えない。

【００５５】図３は、本発明の多層回路基板１０の他の
実施形態を示す拡大断面図である。

【００５６】同図によれば、積層体１の一方主面側（裏
面側主面）にキャビティ７を有し、キャビティ７内の底
面には、電子部品素子５が搭載されるダイアタッチ導体
膜４１を有するとともに、キャビティ７開口周囲の積層
体１厚み方向に延び、一端がダイアタッチ導体膜４１に
接合し、且つ他端が積層体１の一方主面（裏面）に実質
的に露出してなる熱放出用ビアホール導体８が形成され
ている。また、キャビティ７上部には、その開口部を封
止する金属製蓋体１２が形成されている。このため、キ
ャビティ７内に気密封止が必要な電子部品素子５を搭載
できるとともに、垂直方向に熱が伝達する経路が広が
り、多層回路基板１０の放熱能力が著しく向上する。ま
た、積層体１の他方主面（表面）に回路構成部品６を実
装することが可能であるため、多層回路基板１０の小型
化、高密度化、高機能化を実現できるという効果もあ
る。

【００５７】図４は、本発明の多層回路基板１０のさら
に他の実施形態を示す拡大断面図である。図のように、
本発明は、積層体１の表面にキャビティ７を有し、熱放
出用ビアホール導体８の一端がダイアタッチ導体膜４１
に接合し、且つ他端が積層体１の一方主面（表面）に実
質的に露出しているとともに、放熱用ビアホ−ル導体９
がキャビティ７底面と他方主面（表面）との間に、積層
体１厚み方向に延びるようにした多層回路基板１０にも
適用できる。このことにより、熱放出用ビアホール導体
８を積層体１の一方主面（表面）に設けた放熱フィン１
１に接続することができるため、放熱性をさらに向上さ
せることができる。

【００５８】また、絶縁層１ａ〜１ｈとして、アルミナ
単体などのセラミック材料、ガラスエポキシ材料などを
用いても良い。

【００５９】さらに、放熱用ビアホ−ル導体９の単位ビ
アホール導体９ａの形状を円形、長円形の他にも、四角
形や楕円形、あるいはこれらを連結部９ｂにより接続し
た形状など、種々の形状としてもよい。

【００６０】さらに、絶縁層１ａ〜１ｈとなるセラミッ
クグリーンシートを積層順に応じて１層ずつ積層し、回
路形成用ビアホール導体３、熱放出用ビアホール導体
８、放熱用ビアホ−ル導体９が形成されるセラミックグ
リーンシートがそれぞれ積層された後、貫通孔にＡｇ系
導電性ペーストを充填するようにしてもよい。また、放
熱用ビアホ−ル導体９用の貫通孔の形成方法として、プ
レスピンで孔をあける方法の他、レーザーで孔をあけて
も良い。これらのことにより、径が１００μｍ以下の貫
通孔を精度良くあけることができるとともに、工程を大
幅に短縮できる。

【００６１】本発明者は、図２のビアホール導体９にお
いて、絶縁層１ａ〜１ｈの厚みｔ₁が１００〜２００μ
ｍである場合について、単位ビアホール導体９ａの短径
Ｗ_a、長径ｌ_a、あるいは連結部９ｂの幅Ｗ_bを変化させ
て、２個の単位ビアホール導体９ａが連結部９ｂに連結
された構造の放熱用ビアホール導体９となる導電性ペー
ストの乾燥時の充填性を比較した。

【００６２】ここで、導電性ペーストの乾燥時の充填性
は、セラミックグリーンシートの放熱用ビアホール導体
９となる貫通孔に、導電性ペーストを充填後乾燥したと
きの状態を金属顕微鏡で観察した。良否の判定基準とし
て、導電性ペーストがすき間なく充填しているものを良
品として丸印とした。結果を表１に示す。

【００６３】

【表１】

【００６４】表のように、単位ビアホール導体９ａの長
径ｌ_aが、単位ビアホール導体９ａの短径ｗ_a以上であ
り、且つ絶縁層１ａ〜１ｈの厚みの８倍以下であるとと
もに、連結部９ｂの幅ｗ_bが、単位ビアホール導体９ａ
の短径ｗ_aの０．１〜０．９倍の範囲にある本実施例
（試料番号１〜４、６〜９、１１〜１４）では、導電性
ペーストの充填性は良好だった。また、これらの試料を
焼成後、熱抵抗の測定により放熱特性を評価した結果、
放熱特性が良好である事が確認できた。

【００６５】これに対し、単位ビアホール導体９ａの長
径ｌ_aが、絶縁層１ａ〜１ｈの厚みｔ₁の９倍である比較
例（試料番号５、１０、１５）では、導電性ペーストの
一部が敷き紙側に落ち、乾燥時の導電性ペーストの充填
性が悪くなった。

【００６６】

【発明の効果】以上のように、本発明の多層回路基板に
よれば、放熱用ビアホール導体は、複数の単位ビアホー
ル導体が連結部により互いに連結されて構成されている
ため、放熱用ビアホール導体となる貫通孔に導電性ペー
ストを充填した際に、貫通孔内において導電性ペースト
を保持する部分の面積を大きくすることができることか
ら、導電性ペーストの一部が敷き紙側に落ちることがな
く、焼成時の空隙を抑制できる。

【００６７】また、放熱用ビアホール導体の平面形状
が、略放射線状を呈しているため、水平方向に熱が伝達
する経路が広がり、多層回路基板の放熱能力が著しく向
上する。

【００６８】さらに、放熱用ビアホ−ル導体は、水平方
向においてダイアタッチ導体膜が形成される面の一部に
しか形成されないため、放熱用ビアホ−ル導体を形成し
ても、焼成時にデラミネーション、クラックなどの内部
欠陥が発生することはない。一方、放熱用ビアホ−ル導
体は、絶縁層の少なくとも１層分を貫通するため、ダイ
アタッチ導体膜が形成される面の一部にしか形成されな
くても、多層回路基板の放熱能力が向上する効果を十分
発揮する。

【図面の簡単な説明】

【図１】本発明の多層回路基板の一実施形態を示す図で
あり、（ａ）は断面図、（ｂ）は平面図である。

【図２】本発明の放熱用ビアホ−ル導体の実施形態を示
す拡大平面図である。

【図３】本発明の多層回路基板の他の実施形態を示す断
面図である。

【図４】本発明の多層回路基板のさらに他の実施形態を
示す断面図である。

【図５】従来の多層回路基板を示す断面図である。

【符号の説明】

１０多層回路基板１積層体１ａ〜１ｈ絶縁層２内部配線層３回路形成用ビアホール導体４表面配線層４１ダイアタッチ導体膜４２電極パッド部４３端子電極５電子部品素子１５ボンディングワイヤ６回路構成部品７キャビティ８熱放出用ビアホール導体９放熱用ビアホ−ル導体９ａ単位ビアホール導体９ｂ連結部１１蓋体１２放熱フィン

Claims

【特許請求の範囲】

【請求項１】複数の絶縁層を積層してなる積層体と、
該積層体の主面側に形成されたダイアタッチ導体膜と、
該ダイアタッチ導体膜に接合された電子部品素子と、前
記ダイアタッチ導体膜に接合し、且つ前記積層体の厚み
方向に延出するように形成された放熱用ビアホール導体
とを有する多層回路基板において、前記放熱用ビアホール導体は、複数の単位ビアホール導
体と、該単位ビアホール導体を連結する連結部とを有
し、前記放熱用ビアホール導体の平面形状が略放射線状
を呈していることを特徴とする多層回路基板。
【請求項２】前記単位ビアホール導体は概略長円形状
であり、その長径は前記絶縁層の厚みの８倍以下である
ことを特徴とする請求項１記載の多層回路基板。
【請求項３】前記連結部の幅は、前記単位ビアホール
導体の短径の０．１〜０．９倍の範囲にあることを特徴
とする請求項１記載の多層回路基板。
【請求項４】前記積層体に、前記電子部品素子と電気
的に接続する複数の電極パッドを形成するとともに、前
記ダイアタッチ導体膜は、隣接し合う前記電極パッド間
から電子部品素子接合領域より延出していることを特徴
とする請求項１記載の多層回路基板。
【請求項５】前記積層体の一方主面にキャビティを有
し、該キャビティ内の底面に、前記電子部品素子が搭載
されるダイアタッチ導体膜を有するとともに、前記キャビティ開口周囲に、前記積層体厚み方向に延
び、且つ前記放熱用ビアホール導体と接合する熱放出用
ビアホール導体が形成されていることを特徴とする請求
項１記載の多層回路基板。