JP2006041242A - セラミック配線基板 - Google Patents

Abstract

【課題】Ｘ−Ｙ軸方向の収縮特性を抑制して焼成されたセラミック配線基板におけるビア導体部分の凹凸の発生を抑制し、平坦な表面を形成することが可能で、実装されるＩＣなどの不良の発生を抑制した配線基板を提供する。
【解決手段】複数の絶縁層２ａ〜２ｅを積層してなる絶縁基板２と、絶縁基板２の表面および内部に形成された平面導体パターン３と、絶縁基板２の表面から裏面まで略鉛直方向に貫通して形成されたビア導体８と、を具備してなるセラミック配線基板において、絶縁基板２表面側に位置するビア導体８ａの直径を、絶縁基板内側に位置するビア導体８ｂの直径よりも小さくする。
【選択図】図１

Description

本発明は、セラミックスからなる絶縁基板に対して、配線層を形成してなり、携帯電話や無線ＬＡＮ等に用いられる通信機器用高周波モジュール基板、パワーアンプ基板、半導体素子を搭載する配線基板、パッケージなどに適したセラミック配線基板に関するものである。

従来、配線基板、例えば、表面に半導体素子を搭載、実装した配線基板としては、高密度の配線層の形成が可能で、また配線層により種々の回路を容易に形成できることから、複数の絶縁層および複数の配線層を積層した多層セラミック配線基板が多用されている。

この多層セラミック配線基板は、アルミナ、窒化アルミニウム、ガラスセラミックなどの絶縁基板と、その表面に形成されたＷやＭｏ、Ｃｕ、Ａｇ等の導体とからなる配線層によって構成されており、必要に応じて、配線基板表面に蓋体を接合して、配線基板表面に搭載された半導体素子などを気密に封止したものや、有機樹脂で封止したものが提供されている。

近年、高出力化が進み、ＭＭＩＣ等の半導体素子や、各種電子部品が搭載される混成集積回路装置に適用される配線基板は、能動回路素子の内蔵化、配線の微細化に伴い、高寸法精度の配線基板が要求されている。

このような高寸法精度化に対して、従来の、アルミナやガラスセラミックスのグリーンシートに、貫通穴を形成し、ＷやＭｏ、Ｃｕ、Ａｇ等の金属からなる導体ペーストを充填してビア導体を形成し、さらにシート表面に導体ペーストを印刷形成し、積層、焼成する方法では、Ｘ−Ｙ軸方向でのセラミック特有の収縮作用によって、微細な寸法制御ができず、高集積化、多ピン化のＩＣを実装する配線基板には適用することが出来なかった。

このような問題を解決する手法として、上記セラミックグリーンシートの積層体を加圧しながら焼成したり、セラミックグリーンシートの表面に、焼成温度では焼結しない無機組成物の層を形成して同時焼成することによって、Ｚ軸方向にのみ収縮させて、Ｘ−Ｙ軸方向の収縮を抑制することによって、成形時の寸法を維持した高寸法精度の配線基板を製造することが提案されている。（例えば、特許文献１、２）
特開平７−８６７４３号 特開２００１−３３９１６６

しかしながら、上記のＸ−Ｙ軸方向の収縮特性を制御する製造方法を用いた多層配線基板は、Ｚ軸方向の基板収縮が大きいために、図４に示すように、絶縁基板２１の表面から裏面まで鉛直方向に貫通して形成されたビア導体２２を配置した領域と、ビア導体２２を有しない領域ではそれぞれの焼結温度、収縮挙動が異なる結果、配線基板の表面において厚み方向に凹凸差２３が生じやすく、ビア導体２２直上では極端に盛り上がる傾向にあった。そのため、ビア導体で形成されたダイアタッチ部に高出力で厚みが１００μｍ以下のＩＣを搭載し、ワイアボンディングで実装すると、ＩＣの欠け等が発生し、不良発生の原因となっていた。

したがって、本発明は、このようなＸ−Ｙ軸方向の収縮特性を抑制して焼成されたセラミック配線基板におけるビア導体部分の凹凸の発生を抑制し、平坦な表面を形成することが可能で、実装されるＩＣなどの不良の発生を抑制した配線基板を提供することを目的とするものである。

本発明のセラミック配線基板は、複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された平面導体パターンと、前記絶縁基板の表面から裏面まで鉛直方向に貫通して形成されたビア導体と、を具備してなるセラミック配線基板において、絶縁基板表面側に位置する前記ビア導体の直径が、絶縁基板内側に位置する前記ビア導体の直径よりも小さいことを特徴とする。

このように絶縁基板表面側におけるビア導体の直径を小さくすることによって、配線基板内側に位置する直径の大きいビア導体の突出が直径の違いによる段差部で抑制され、また、基板表面側のビア導体個々の体積が小さくなる結果、Ｚ方向への焼成収縮に伴うビア導体の突出量を小さくすることができる。

また、前記ビア導体のうち、前記絶縁基板表面側に位置する直径の小さいビア導体の鉛直方向の長さが全長の５〜５０％であること、前記ビア導体のうち、前記絶縁基板内側に位置する直径の大きいビア導体の直径が１００〜３００μｍであること、絶縁基板表面側に位置する前記ビア導体の直径が、前記絶縁基板内側に位置するビア導体の直径の８０％以下であること、前記ビア導体のうち、前記絶縁基板表面側に位置する直径の小さいビア導体の直径が、５０〜１５０μｍであること、がそれぞれ適当であり、かかる範囲によってビア導体の突出量を効果的に低減することができる。

また、本発明の構成は、前記絶縁層の厚みが１５０μｍ以下、前記絶縁層の総数が５層以上である配線基板に対して効果的である。

さらに、前記ビア導体が、絶縁層間に配置された平面導体パターンを介して多連に形成されていることによって、平面導体パターンによって各絶縁層にてビア導体の突出を抑制する効果があり、全体としてよりビア導体の突出を抑制できる。

本発明は、上記ビア導体が、絶縁基板表面側に搭載された電気素子から発生した熱を絶縁基板裏側に伝熱させる機能を具備する、いわゆるサーマルビア導体である場合に効果的に機能する。

また、前記絶縁基板表面側において、絶縁基板内側のビア導体よりも直径の小さいビア導体を、絶縁基板内側よりも数多く配置することによって、絶縁基板表面の平坦度を高めることができるとともに、サーマルビア導体である場合には、直径を小さくしたことによる伝熱性を補うことができる。

なお、本発明は、前記配線基板が、Ｘ−Ｙ方向の焼成収縮量がＺ方向の焼成収縮量よりも小さくなるように焼成されたものである場合に最も好適に適用されるものである。

本発明のセラミック配線基板によれば、Ｘ−Ｙ方向の焼成収縮量がＺ方向の焼成収縮量よりも小さくなるように焼成された高寸法精度のセラミック配線基板においても、セラミック配線基板の表面側に位置するビア導体の直径が、セラミック配線基板内側に位置するサーマルビア導体の直径よりも小さくすることで、絶縁基板表面のビア導体による突出を低減することができ、これによって、絶縁基板表面の平坦度を高めることができ、この表面にＩＣを実装した場合において不良の発生を抑制することができ、高い歩留まりで高信頼性の配線基板を提供することができる。

以下、本発明のセラミック配線基板について、図面に基づいて説明する。図１は本発明のセラミック配線基板の一例を示す概略断面図である。図１のセラミック配線基板１によれば、絶縁基板２は、複数のセラミック絶縁層２ａ〜２ｅを一括積層してなる積層体から構成され、その絶縁層間および絶縁基板表面には、厚みが５〜２０μｍの配線回路層３が被着形成されている。また、異なる層に形成された２つ以上の配線回路層３を接続するために、絶縁層２ａ〜２ｅを貫通して直径が５０〜１５０μｍのビア導体４が形成されている。この配線基板１の表面には、高周波用半導体素子５がダイアタッチ６を介して搭載されており、高周波用半導体素子５の電極は、配線基板表面の配線回路層３ａとワイヤ７によって電気的に接続されている。

また、配線基板１の高周波半導体素子５の搭載部直下には、絶縁基板２の表面側から裏面まで略鉛直方向に貫通して形成された直径が１００〜２５０μｍのサーマルビア導体８が形成されている。これによって半導体素子５で発生した熱は、ダイアタッチ６、サーマルビア導体８を介して、基板裏面の配線回路層３ｂに伝熱され、放熱される。

本発明においては、サーマルビア導体８のように、配線基板１の表面から裏面まで略鉛直方向に貫通して形成されたサーマルビア導体８のようなビア導体において、絶縁基板２表面側に位置するサーマルビア導体８ａの直径ｄ１が、絶縁基板１内側に位置するサーマルビア導体８ｂの直径ｄ２よりも小さいことが重要である。

このように絶縁基板２表面側におけるサーマルビア導体８ａの直径ｄ１を小さくすることによって、セラミック配線基板１全体がＺ方向に収縮する場合に、鉛直方向に形成されたサーマルビア導体８がＺ方向への収縮が充分に進行しない場合であっても、直径の異なるサーマルビア導体８ａ、８ｂの段差部でサーマルビア導体８ｂの部分の絶縁基板２の表面側への突出が防止される。また、基板表面側のサーマルビア導体８ａ個々の体積や長さが小さくなる結果、サーマルビア導体４ａによるＺ方向への収縮が不十分である場合であてもサーマルビア導体８ａによる絶縁基板２の表面側への突出を抑制することができる。

このサーマルビア導体８のうち、直径の小さいサーマルビア導体８ａの鉛直方向の長さは、セラミック配線基板１の全体厚みの５〜３０％、特に１０〜２５％であることがサーマルビア導体の熱伝導特性を損なうことなく、効果的にサーマルビア導体８の突出を低減することができる。

なお、サーマルビア導体８は、半導体素子５から発生した熱を基板裏面の導体層３ｂに効率的に伝熱させるために、サーマルビア導体８ｂの直径は１００〜３００μｍであることが望ましい。

また、絶縁基板２表面側に位置する直径の小さいサーマルビア導体８ａの直径は、上記の機能を効果的に発揮するために、サーマルビア導体４ｂの直径の４０％以上、８０％以下であることが望ましい。

また、基板表面のビア導体の突出をさらに低減するために、サーマルビア導体４ｂは、図１の断面図に示すように、各絶縁層２ａ〜２ｅ間に形成された平面導体層９を介して多連に形成されていることが望ましい。この平面導体層９によって、サーマルビア導体４ｂが平面導体層９によって分割され、分割された個々のサーマルビア導体の収縮を平面導体層９が強制的に促進する結果、サーマルビア導体の突出による基板表面の凹凸の発生を抑制することができる。

さらに配線基板１における絶縁層２ａ〜２ｅの厚みは、インダクタ、コンデンサなどの種々の回路を内蔵し、小型化、低背化を図るために、１５０μｍ以下、前記絶縁層の総数が５層以上で形成されていることが望ましい。

図１の配線基板においては、サーマルビア導体８ａの直径が小さいことによって、伝熱性が低下する恐れがある。その場合、図２の配線基板１０の断面図に示すように、絶縁基板２表面側に形成されているサーマルビア導体８ｂよりも直径の小さいサーマルビア導体８ａの数を絶縁基板２内側よりも数多く配置することが望ましい。この場合、サーマルビア導体８ｂを内部の平面導体層９ａですべてを一旦熱的に接続した後、この平面導体層９ａから、絶縁基板２表面側に直径の小さいサーマルビア導体８ａを密に配置する。これによって、直径の小さいサーマルビア導体８ａを形成した場合においても、伝熱性を損なうことがない。また、サーマルビア導体のピッチが狭くなることによって、絶縁基板表面におけるサーマルビア導体の突出による凹凸が緩和され、基板表面全体の平坦度を高めることができる。

図１、図２の例では、絶縁基板の表面から裏面まで略鉛直方向に貫通して形成されたビア導体として、サーマルビア導体８について説明したが、略鉛直方向に貫通して形成されたビア導体としては、サーマルビア導体に限られることなく、電気回路を形成する他の一般的なビア導体４の中で略鉛直方向に貫通して形成されたビア導体に対して適用してもよい。

また、図１、図２の配線基板では、半導体素子５はダイアタッチ６にロウ材を介して実装し、ワイアボンディングしたセラミック配線基板の例を示したが、半導体素子５は、バンプによるフリップチップ実装であってもよく、この場合、フリップチップ実装される絶縁基板表面の電極パッドにビア導体が直接接続され、そのビア導体が略鉛直方向に絶縁基板を貫通して形成されたビア導体である場合においても、本発明の構成を適用することによって、フリップチップ実装する場合の電極パッドの平坦度を高めることができる結果、フリップチップ実装性を高めることができる。

本発明のセラミック配線基板における絶縁基板は、特に、ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物を焼成してなるガラスセラミック焼結体からなることによって、配線回路層、サーマルビア導体、ビア導体、平面導体層などをＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ又はそれらの混合物などを使用することが可能である。

配線回路層３は、またサーマルビア導体４は、上記の配線回路層３と同様の成分からなる導体が充填されている。

用いられるガラス成分としては、少なくともＳｉＯ_２を含み、Ａｌ_２Ｏ_３、Ｂ_２Ｏ_３、ＺｎＯ、ＰｂＯ、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも１種を含有したものであって、例えば、ＳｉＯ_２−Ｂ_２Ｏ_３系、ＳｉＯ２−Ｂ_２Ｏ_３−Ａｌ_２Ｏ_３系−ＭＯ系（但し、ＭはＣａ、Ｓｒ、Ｍｇ、ＢａまたはＺｎを示す）等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ｂａ系ガラス、Ｐｂ系ガラス、Ｂｉ系ガラス等が挙げられる。これらガラスは、焼成によって結晶が析出する結晶化ガラスであることが基板強度を高める上で望ましい。

また、セラミックフィラーとしては、クォーツ、クリストバライト等のＳｉＯ_２や、Ａｌ_２Ｏ_３、ＺｒＯ_２、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア等が好適に用いられる。

上記ガラス成分およびフィラー成分は、ガラス成分が１０〜７０重量％と、セラミックフィラー成分３０〜９０重量％の割合からなることが基板強度を高める上で望ましい。

本発明のセラミック配線基板は、通常、上記ガラス粉末、またはガラス粉末とセラミックフィラー粉末との混合物に有機バインダー有機溶剤などを添加混合してスラリーを作製した後、ドクターブレード法やカレンダーロール法などによって、所定の厚みのセラミックグリーンシートを作製する。

その後、このセラミックグリーンシートにビア導体を形成するための貫通穴をマイクロドリルやパンチング、レーザー加工などによって形成した後、貫通穴内に、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ又はそれらの混合物などの導体のペーストをスクリーン印刷法などによって充填するとともに、種々の配線回路パターンに印刷する。

そして、ビア導体および配線回路層を形成したセラミックグリーンシートを積層圧着した後、８５０〜１０００℃の温度で焼成することによって、配線回路層およびビア導体を具備するセラミック配線基板を作製することができる。

本発明のセラミック配線基板は、特に、Ｘ−Ｙ方向の焼成収縮量がＺ方向の焼成収縮量よりも小さくなるように焼成されたものに好適に適用される。これは、通常の焼成方法の場合、Ｘ、Ｙ、Ｚ方向に対して同様なレベルで焼成収縮するが、Ｘ−Ｙ方向の焼成収縮量がＺ方向の焼成収縮量よりも小さくなるように焼成した場合、Ｚ方向のセラミックスの収縮量に対して、ビア導体の収縮量がそれに追従して十分に収縮しにくい。このような場合、本発明のセラミック配線基板の構造を採用することによって、ビア導体による突出を低減し、基板表面の平坦度を高めることができる。

Ｘ−Ｙ方向の焼成収縮量がＺ方向の焼成収縮量よりも小さくなるように焼成する方法としては、例えば、特開２００１−１５８６７０号に記載の方法に従えば、図３に示すように、セラミックグリーンシートの積層体１１の上下面に、セラミックグリーンシートの焼成温度では焼結しにくい、難焼結性のセラミック材料を主成分とするシート１２を積層した後、この積層体を焼成することによって、難焼結性セラミックシートが焼成しないことから、このシートとの摩擦力によってセラミックグリーンシート積層体１１はＸ―Ｙ方向の収縮が抑制され、Ｚ方向に強制的に収縮することによって、Ｘ―Ｙ方向の収縮を小さくし、寸法精度の高い配線基板を作製することができる。

なお、難焼結性セラミックシートは、アルミナ、シリカなど、焼成温度では焼結をしないセラミック材料を主成分とし、適宜、接着材としてガラスを適量添加したものをシート状に成形したものが使用される。また、焼成にあたってＺ方向に圧力を印加することによって、よりＺ方向の焼成収縮を促進し、Ｘ−Ｙ方向の寸法精度の高い配線基板を作製することができる。

次に、本発明に係るセラミック配線基板を作製した実施例について説明する。

ＳｉＯ_２−Ａｌ_２Ｏ_３−ＭｇＯ−Ｂ_２Ｏ_３−ＺｎＯ系ガラス６０質量％、セラミックフィラーとして平均粒径が１μｍのアルミナ粉末を４０重量％との混合物に、有機バインダーとして、アクリル樹脂、溶剤としてトルエンを加え、混合してスラリーを作製した後、ドクターブレード法によりキャリアフイルム上にシート状に成形して厚さ５０〜１５０μｍのグリーンシートを作成した。

次に、このグリーンシートにパンチングにより、表１に示すような直径が７０〜２５０μｍの種々の貫通孔を形成し、その内部にＣｕ導体ペーストを充填した。導体ペースト中には、Ｃｕ粉末に、アクリル樹脂、トルエンを加え、均質混合して調整したものである。そして、このグリーンシートの表面に上記銅ペーストをスクリーン印刷法によって印刷して配線回路層を形成した。

その後、同様にして得られた５〜１２枚のグリーンシートを積層圧着してグリーンシート積層体を形成した。

一方、平均粒径が１μｍのアルミナ粉末９７質量％に、ＳｉＯ_２−Ａｌ_２Ｏ_３−ＭｇＯ−Ｂ_２Ｏ_３−ＺｎＯ系ガラスを３質量％添加混合したものドクターブレード法によって厚さ２５０μｍの難焼結性シートを２枚作製した。そして、前記グリーンシート積層体の上下面にこの難焼結性シートを積層圧着した。

そして、この積層体を４００〜７５０℃の窒素雰囲気中で加熱処理してグリーンシート内やビアホール導体ペースト中の有機成分を分解除去した後、９００℃の窒素雰囲気中で１時間焼成した。そして、表面に付着している難焼結性シートをサンドブラスト法によって除去した。焼成前後の寸法から求められるＸ−Ｙ収縮率は０．５％と寸法精度の高いものであった。

次にダイアタッチ部に導電性樹脂、銀ペーストまたは金スズを印刷し、高周波半導体素子を搭載後、高温槽で半田接着を行った。その後、金線でワイアボンディングを行い、半導体素子を樹脂にて気密封止した。

この実施例においては、一般的な回路形成用のビア導体の直径は１００μｍとし、半導体素子実装部の直下に形成されたサーマルビア導体について、絶縁基板内側のサーマルビア導体の直径を変えたもの、絶縁層表面側に位置するサーマルビア導体の長さや直径を変えたもの、絶縁基板を構成する絶縁層の層数、厚みを変えたもの、表層部に位置するサーマルビア導体の配置を図１、図２としたものなど表１に示す種々の組み合わせで、配線基板を作製した。

作製した評価サンプルに対して、半導体素子実装部分の基板表面の凹凸、ＩＣの搭載性を調査した。基板表面の凹凸が５０μｍ以上のサンプルと、ＩＣの欠け、金線の接続不良があるものは不良品とした。基板表面の凹凸は、サーマルビア導体を設けた部分全体を表面粗さ計における触針で測定して平坦度として測定した。さらに、サーマルビア導体による熱抵抗について測定し、４０℃／Ｗ以下のものを○、５０℃／Ｗ以下のものを△、５０℃／Ｗを越えるものを×とした。

表１より、サーマルビア導体の直径が絶縁基板表面から裏面にかけて同一の直径からなる試料Ｎｏ．７、１４、１８では、基板表面のビア導体部において凹凸が５０μｍ以上と大きく、その結果、ＩＣの欠けが発生した。

これに対して、表面側におけるビア径を内側よりも小さくした本発明品では、ＩＣの欠けの発生を低減することができた。

なお、表面側のサーマルビア導体の直径ｒ１が内部のサーマルビア導体直径ｒ２に対して４０％よりも小さい試料Ｎｏ．１、１５、表面側のサーマルビア導体の長さＬ１のビア全長Ｌ２に対する比率が０．３よりも大きい試料Ｎｏ．３、１１では、いずれも熱抵抗が大きくなる傾向が見られたが、図２に示した構造に基づき、表面側のサーマルビア導体の本数を増加させることによって、熱抵抗の問題は解消された。

本発明のセラミック配線基板を説明するための概略断面図である。 本発明の別のセラミック配線基板を説明するための概略断面図である。 本発明のセラミック配線基板の製造方法の一例を説明するための概略断面図である。 従来のセラミック配線基板の要部拡大断面図である。

符号の説明

１、１０ セラミック配線基板
２ 絶縁基板
２ａ〜２ｄ セラミック絶縁層
２ｆ〜２ｇ 拘束絶縁層
３ 配線回路層
４ ビア導体
５ 高周波半導体素子
６ ダイアタッチ
７ ワイヤ
８ サーマルビア導体
９ 平面導体パターン

Claims (10)

1. 複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された平面導体パターンと、前記絶縁基板の表面から裏面まで略鉛直方向に貫通して形成されたビア導体と、を具備してなるセラミック配線基板において、絶縁基板表面側に位置する前記ビア導体の直径が、絶縁基板内側に位置する前記ビア導体の直径よりも小さいことを特徴とするセラミック配線基板。
2. 前記ビア導体のうち、前記絶縁基板表面側に位置する直径の小さいビア導体の鉛直方向の長さが全長の３０％以下であることを特徴とする請求項１記載のセラミック配線基板。
3. 前記絶縁層の厚みが１５０μｍ以下、前記絶縁層の総数が５層以上であることを特徴とする請求項１または請求項２記載のセラミック配線基板。
4. 前記ビア導体のうち、前記絶縁基板内側に位置する直径の大きいビア導体の直径が、１００〜３００μｍであることを特徴とする請求項１乃至請求項３のいずれか記載のセラミック配線基板。
5. 絶縁基板表面側に位置する前記ビア導体の直径が、前記絶縁基板内側に位置するビア導体の直径の８０％以下であることを特徴とする請求項１乃至請求項４のいずれか記載のセラミック配線基板。
6. 前記ビア導体のうち、前記絶縁基板表面側に位置する直径の小さいビア導体の直径が、５０〜１５０μｍであることを特徴とする請求項１乃至請求項５のいずれか記載のセラミック配線基板。
7. 前記ビア導体が、絶縁層間に配置された平面導体パターンを介して多連に形成されていることを特徴とする請求項１乃至請求項６のいずれか記載のセラミック配線基板。
8. 前記ビア導体が、絶縁基板表面側に搭載された電気素子から発生した熱を絶縁基板裏側に伝熱させる機能を具備することを特徴とする請求項１乃至請求項７のいずれか記載のセラミック配線基板。
9. 前記絶縁基板表面側において、絶縁基板内側のビア導体よりも直径の小さいビア導体を、絶縁基板内側よりも数多く配置したことを特徴とする請求項１乃至請求項８のいずれか記載のセラミック配線基板。
10. 前記配線基板が、Ｘ−Ｙ方向の焼成収縮量がＺ方向の焼成収縮量よりも小さくなるように焼成されたものである請求項１乃至請求項９のいずれか記載のセラミック配線基板。

Images