JP4565979B2 - 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機 - Google Patents

弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機 Download PDF

Info

Publication number
JP4565979B2
JP4565979B2 JP2004342328A JP2004342328A JP4565979B2 JP 4565979 B2 JP4565979 B2 JP 4565979B2 JP 2004342328 A JP2004342328 A JP 2004342328A JP 2004342328 A JP2004342328 A JP 2004342328A JP 4565979 B2 JP4565979 B2 JP 4565979B2
Authority
JP
Japan
Prior art keywords
acoustic wave
surface acoustic
electrode
ring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004342328A
Other languages
English (en)
Other versions
JP2006157257A (ja
Inventor
博之 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004342328A priority Critical patent/JP4565979B2/ja
Publication of JP2006157257A publication Critical patent/JP2006157257A/ja
Application granted granted Critical
Publication of JP4565979B2 publication Critical patent/JP4565979B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、弾性表面波素子を表面実装してなり、携帯電話等の通信端末機に搭載される高周波用モジュールとして特に有用な弾性表面波素子搭載基板、高周波モジュールおよび携帯端末機に関するものである。
従来、モジュール基板、例えば、半導体素子や弾性表面波素子(以下、SAWチップという場合がある)を実装、搭載した高周波モジュールとして、比較的高密度の配線が可能な多層に回路が形成された多層高周波モジュールが多用されている。この多層高周波モジュールは、アルミナやガラスセラミックなどの絶縁基板と、その表面に形成されたWやMo、Cu、Ag等の金属からなる配線導体とから構成されており、蓋体によって気密に封止したものや、有機樹脂で半導体素子やSAWチップを封止したものが提供されている。
近年、高集積化、高出力化が進むICやLSI等の半導体素子、微細加工が施されるSAWチップ、各種電子部品が搭載される混成集積回路装置等に適用されるモジュール基板においては、ICやLSI、SAWチップ等の性能安定性、実装容易性を確保するため、絶縁基板表面のコプラナリティ精度が厳しくなっている。特に、通信用の高周波モジュールにおいて、SAWチップがデュプレクサなどとして利用され、例えば、図に示すように、モジュール基板5の表面にSAWチップ52を実装搭載することが提案されている。特に、SAWチップ52としては、図に示すように、誘電体基板53の裏面に、櫛歯電極54と、少なくとも一対の入出力用端子55、55が被着形成され、さらに該櫛歯電極54と入出力用端子55の周囲にリング状接地用端子56が被着形成され、一方、モジュール基板5の表面には、図4および図5に示すように、入出力用電極58、58および接地用電極59が被着形成されており、入出力用端子55、55およびリング状接地用端子56をモジュール基板5表面の入出力用電極58、58および接地用電極59に導電性樹脂または半田などの導電性接着剤60によって接着し実装してなる。
そして、一般に、リング状接地用電極59や入出力用電極58には、モジュール基板51内に設けられたビア導体61を通じて、モジュール基板57の裏面に形成された接地用導体パターン62や、入出力裏面電極63と電気的に接続される。
かかる実装構造においては、リング状接地用端子56とリング状の接地用電極59との導電性接着材60による接着によってこれらが封止材として機能し、櫛歯電極54や、入出力用端子55、入出力用電極58は気密領域57内に封止される。
そのために、上記SAWチップの性能安定性、実装信頼性および封止信頼性を確保する上で、モジュール基板表面の高い平坦(コプラナリティ)精度が要求されている。
一方、モジュール基板表面に実装される素子の高集積化に伴い、モジュール基板におけるX−Y方向における高い寸法精度が要求されている。
従来のセラミックスを用いたモジュール基板は、アルミナやガラスセラミックスのグリーンシートに、貫通穴を形成し、WやMo、Cu、Ag等の金属からなる導体ペーストを充填してビア導体を形成し、さらにシート表面に導体ペーストを印刷形成し、積層、焼成することで作製されるが、かかる方法では、X−Y軸方向でのセラミック特有の収縮作用によって、微細な寸法制御ができず、高集積化、多ピン化のICを実装するモジュール基板には適用することが出来なかった。
このような問題を解決する手法として、上記セラミックグリーンシートの積層体をZ方向に加圧しながら焼成したり、セラミックグリーンシートの表面や内部に焼結挙動が異なる異種の無機組成物の層を形成して同時焼成することによって、Z軸方向にのみ収縮させX−Y軸方向の収縮を抑制することによって、成形時の寸法を維持した高寸法精度のモジュール基板を製造することが提案されている。(例えば、特許文献1、2)
特開平7−86743号 特開2001−339166
しかしながら、上記のX−Y軸方向の収縮特性を制御する製造方法では、従来の方法に比較してZ軸方向の基板収縮が大きい。そのために、図4および図5に示すように、モジュール基板5の表面に配置された、SAWチップ52と接続される入出力用電極58、58および接地用電極59の直下にビア導体61が形成されている場合、ビア導体形成領域と、ビア導体を形成していない領域とのそれぞれの焼結温度、収縮挙動が異なる結果、電極58、59が厚み方向に凸になりやすく、ビア導体61直上の電極58、59では極端に盛り上がる傾向にあった。そのため、図4に示すのようなSAWチップをこの電極58,59の表面に実装すると、上記凹凸差によって、SAWチップの実装不良や封止不良が発生していた。
したがって、本発明は、セラミック絶縁基板の表面に弾性表面波素子を搭載するにあたり、X−Y軸方向の収縮特性を抑制して焼成された場合においても、弾性表面波素子の封止不良や実装不良などを抑制することができる弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機を提供することを目的とするものである。
本発明の弾性表面波素子搭載用基板は、誘電体基板の裏面に、櫛歯電極と、少なくとも一対の入出力用端子と、前記櫛歯電極および前記入出力用端子を取り囲むように配置されたリング状接地用端子とが被着形成された弾性表面波素子を搭載するための弾性表面波素子搭載用基板であって、
複数の絶縁層を積層してなるセラミック絶縁基板の表面に、前記弾性表面波素子の前記入出力用端子接続される入出力用電極と、前記弾性表面波素子の前記リング状接地用端子に接続されるリング状接地用電極が形成されており、
前記入出力用電極は、前記セラミック絶縁基板の前記表面に形成されて前記入出力用電極に接続された第1の平面接続導体と、該第1の平面接続導体に接続された、前記絶縁層を貫通して形成された第1のビア導体とを介して、前記セラミック絶縁基板の内部または裏面に配置された導体パターンに接続されているとともに、
前記リング状接地用電極は、前記セラミック絶縁基板の前記表面に形成されて前記リング状接地用電極に接続された第2の平面接続導体と、該第2の平面接続導体に接続された、前記絶縁層を貫通して形成された第2のビア導体とを介して、前記セラミック絶縁基板の内部または裏面に配置された導体パターンに接続されていことを特徴とするものである。
また、前第1および第2のビア導体の直径が50〜150μmであることがビア導体による凹凸の影響を抑制できることから望ましい。
なお、前記入出力用電極接続される前記第1のビア導体および前記第1の平面接続導体は、前記リング状接地用電極の内側領域に設けられていることが望ましい。
また、前記リング状接地用電極接続される前記第2のビア導体および前記第2の平面接続導体は、前記リング状接地用電極の外側領域に設けられていることが望ましい。
また、本発明によれば、記弾性表面波素子搭載用基板に対して、前記弾性表面波素子がロウ材によって実装されて、高周波モジュールを構成することができる。さらに、この高周波モジュールにおいては、前記セラミック絶縁基板の表面あるいは内部に、電力増幅器と、該電力増幅器に入る信号のノイズを除去するフィルタと、前記電力増幅器の出力を検出するための方向性結合器と、検波回路とを構成せしめ、前記弾性表面波素子が送受信の信号を分けるデュプレクサとして機能してなることが望ましい。
また、本発明の携帯端末機は、上記の高周波モジュールを搭載することを特徴とするものである。
本発明によれば、弾性表面波素子が半田などで実装される電極に対して、直接的にビア導体が接続していないために、電極表面における凹凸の発生を低減することができる結果、この電極への弾性表面波素子の実装信頼性を高めるとともに、気密封止の信頼性も向上させることができる。
特に、セラミック絶縁基板が、X−Y方向の収縮を抑制しながら焼成した場合であっても、基板の表面に設けた各種電極がビア導体による影響を防止することができ、基板表面の平坦性(コプラナリティ)高めることができ、その結果、気密封止を行うSAWチップの気密性および実装信頼性を向上させるとともに、寸法精度の高い弾性表面波素子を搭載した基板を提供することができる。
また、かかる弾性表面波素子搭載基板に、電力増幅器、該電力増幅器に入る信号のノイズを除去するフィルタ、電力増幅器の出力を検出するための方向性結合器、検波回路を構成することで、信頼性の高い送受信性能に優れた高周波モジュールを提供することができる。
さらに、かかる高周波モジュールを携帯端末機に搭載することで、携帯時に落下などによって衝撃が加わった場合においても弾性表面波素子の実装の強度を高いことから、気密封止性や実装性が損なわれることがないために、信頼性の高い携帯端末機を提供することができる。
以下、本発明について、図面に基づいて説明する。図1(a)は、弾性表面波素子(以下、SAWチップという。)の実装側表面の導体パターン図であり図1(b)本発明の弾性表面波素子搭載用基板(以下、モジュール基板という場合がある。)の実装部の導体パターン図である。また、図2は、本発明の弾性表面波素子搭載用基板に対して、SAWチップを搭載した高周波モジュールの一例を示す概略断面図である。
図1、2の高周波モジュールを構成するモジュール基板1は、複数のセラミック絶縁層2a〜2fを一括積層してなる積層体から構成されたセラミック絶縁基板2を具備し、その絶縁層間、表面、裏面には、厚みが5〜20μmの平面導体層3が被着形成されている。また、異なる層に形成された2つ以上の平面導体層3を接続するために、各絶縁層2a〜2fには絶縁層を貫通して直径が50〜150μmのビア導体4が形成されている。
このモジュール基板1の表面には、SAWチップ5が搭載され、その搭載部には、SAWチップ5をフリップチップ実装するための電極パッド群が形成されている。
具体的に、モジュール基板1の表面に実装されるSAWチップ5の実装構造について説明する
(a)に示すように、SAWチップ5は、例えばタンタル酸リチウム単結晶、ランガサイト型結晶構造を有する例えばランタン−ガリウム−ニオブ系単結晶、四ホウ酸リチウム単結晶等の圧電性の単結晶から成る圧電基板10の表面に、一対の入出力用端子11a、11bと、励振電極である櫛歯電極12、およびこれらを囲むように、リング状接地用端子13が被着形成されている。
一方、図(b)に示すように、モジュール基板1側の絶縁基板2表面には、SAWチップ5の端子群と対向する位置に、一対の入出力用電極14a、14b、およびこれらを囲むようにリング状接地用電極15が形成されている。そして、図1に示すように、SA
Wチップ5の入出力端子11a、11bと、モジュール基板1側の入出力用電極14a、14bとが、SAWチップ5の接地用端子13とモジュール基板1側の接地用電極15とが、それぞれ半田などの導電性接着材16によって接着されフリップチップ実装される。
かかる構成によって、リング状接地用端子13およびリング状接地用電極15によって囲まれた領域は、気密な空間17を形成し、励振電極である櫛歯電極12は、この気密空間17内に封止されている。
本発明によれば、絶縁基板2の表面に形成された入出力用電極14a、14b、およびこれらを囲むようにリング状接地用電極15は、前記絶縁基板2の内部あるいは裏面に形成された回路と、電気的に接続されている必要があるが、その場合、絶縁基板2の表面にその端部が露出したビア導体4a(以下、表面ビア導体4aという。)と電気的に接続されることが必要であるが、本発明によれば、入出力用電極14a、14bおよびリング状接地用電極15に対してこの表面ビア導体4aが直接的に接続されていないことが重要である。
この表面ビア導体4aが直接的に入出力用電極14a、14bやリング状接地用電極15と接続されていると、絶縁基板2との焼成収縮差の相異によって、表面ビア導体4aの端部に凹凸が発生しやすく、この凹凸によって電極表面の平坦度が損なわれる結果、SAWチップ5を実装した場合に、実装不良が発生し、気密封止性および実装信頼性が損なわれる。本発明によれば、この入出力用電極14a、14bやリング状接地用電極15に表面ビア導体4aが直接的に接続しないように回路を形成することで、上記のような表面ビア導体4aによる実装不良を防止することができる。
図1,2の例では、入出力用電極14a、14bおよびリング状接地用電極15は、少なくとも絶縁基板2表面に形成された平面接続導体および表面ビア導体を経由して、絶縁基板2内部あるいは裏面に形成された回路と接続されている。
具体的には、入出力用電極14a、14bには、それぞれ平面接続導体18a、18bが接続され、この平面接続導体18a、18bの端部にて表面ビア導体4a1,4a2と接続されている。また、この平面接続導体18a、18bおよび表面ビア導体4a1,4a2は、リング状接地用電極15の内側に設けられている。
一方、リング状接地用電極15は、所定の幅の帯体によってリング状に形成されているが、そのリング状の接地用電極15の一部に平面接続導体18cが接続され、その平面接続導体18cの端部にて表面ビア導体4a3と接続されている。また、平面接続導体18cおよび表面ビア導体4a3は、リング状接地用電極15の外側に形成されている。このように、平面接続導体18cおよび表面ビア導体4a3をリング状接地用電極15の外側に形成することによって、内側に存在する電極への影響を防止することができる。
かかる構造においては、入出力用電極14a、14bと表面ビア導体4a1、4a2、の距離mが0.05mm以上、特に0.07mm以上、さらには0.1mm以上であることが望ましい。また、リング状接地用電極15と表面ビア導体4a3の距離nが0.05mm以上、特に0.07mm以上、さらには0.1mm以上であることが望ましい。この距離m、nを上記のように定めることによって、表面ビア導体4a1、4a2、4a3の影響を最小限に抑制することができる。
また、表面ビア導体4a1,4a2,4a3の大きさは50〜150μm、特に60〜120mmの大きさであることが望ましい。かかる大きさは、表面ビア導体4a1,4a2,4a3が大きいことによる周りへの影響を抑制する上で適当である。
また、リング状接地用電極15と接続されている表面ビア導体4a3は、図2(b)に示すように、さらに他のビア導体4や平面導体3を経由して、絶縁基板2下面の接地用導体パターン3aと電気的に接続されている。また、入出力用電極14aと接続されている表面ビア導体4a1も同様に他のビア導体4や平面導体3を経由して絶縁基板2の裏面に形成された入出力用裏面電極3bと接続されている。さらに、入出力用電極14bと接続されている表面ビア導体4a2は、直接、絶縁基板2下面の入出力用裏面電極3bと電気的に接続されている。
また、図1〜図3の例では、リング状接地用電極15と接地用導体パターン3aとは、1つの経路で接続した場合について説明したが、接続経路は、複数経路であってもよい。その場合でも、リング状接地用電極15には、直接的に表面ビア導体が接続されることなく、平面接続導体を経由して表面ビア導体を接続することが必要である。
本発明の高周波モジュールは、上記のようなSAWチップ5の搭載のみならず、例えば、携帯通信用の高周波モジュールを構成する場合などにおいて、例えば、特開平9−8584号公報に記載されるように、パワーアンプ、スイッチ、パワーコントロール、検波、電源コントロール等の半導体部品の群から選ばれる少なくとも1つの部品19が搭載されていてもよく、また、チップコンデンサ、インダクタ、抵抗素子、分波回路、合波回路、カプラ、バラン、フィルタの群から選ばれる少なくとも1種の受動回路20、さらにはチップコンデンサ、インダクタ、抵抗素子などの電子部品を表面に実装搭載してもよい。
例えば、前記セラミック絶縁基板の表面あるいは内部に、電力増幅器と、該電力増幅器に入る信号のノイズを除去するフィルタと、電力増幅器の出力を検出するための方向性結合器と、検波回路とを構成せしめ、SAWチップを前記送受信の信号を分けるデュプレクサとして機能せしめることによって、携帯電話用の高周波モジュールとして好適に機能する。
このようなモジュール基板1内に種々の回路を内蔵させる上で、絶縁層2a〜2fの厚みは、150μm以下、前記絶縁層の総数が5層以上で形成されていることが好適である。
本発明の弾性表面波素子を搭載するための基板における絶縁基板2を構成するセラミック材料としては、特に、ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物を焼成してなるガラスセラミック焼結体からなることによって、電極、平面導体層、ビア導体などをCu、Ag、Au、Ni、Pt、Pd又はそれらの混合物などを使用することが可能である。
用いられるガラス成分としては、少なくともSiOを含み、Al、B、ZnO、PbO、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも1種を含有したものであって、例えば、SiO−B系、SiO−B−Al系−MO系(但し、MはCa、Sr、Mg、BaまたはZnを示す)等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ba系ガラス、Pb系ガラス、Bi系ガラス等が挙げられる。これらガラスは、焼成によって結晶が析出する結晶化ガラスであることが基板強度を高める上で望ましい。
また、セラミックフィラーとしては、クォーツ、クリストバライト等のSiOや、Al、ZrO、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア等が好適に用いられる。
上記ガラス成分およびフィラー成分は、ガラス成分が10〜70重量%と、セラミックフィラー成分30〜90重量%の割合からなることが基板強度を高める上で望ましい。
本発明の高周波モジュールを作製するための具体的な方法について説明する。まず、上記ガラス粉末、またはガラス粉末とセラミックフィラー粉末との混合物に有機バインダー有機溶剤などを添加混合してスラリーを作製した後、ドクターブレード法やカレンダーロール法などによって、所定の厚みのセラミックグリーンシートを作製する。
その後、このセラミックグリーンシートにビア導体を形成するための貫通穴をマイクロドリルやパンチング、レーザー加工などによって形成した後、貫通穴内に、Cu、Ag、Au、Ni、Pt、Pd又はそれらの混合物などの導体のペーストをスクリーン印刷法などによって充填するとともに、種々の導体パターンに印刷する。
そして、ビア導体および平面導体層を形成したセラミックグリーンシートを積層圧着した後、850〜1000℃の温度で焼成することによって、平面導体層およびビア導体を具備する弾性表面波素子搭載用基板を作製することができる。
本発明の弾性表面波素子搭載用基板は、特に、X−Y方向の焼成収縮量がZ方向の焼成収縮量よりも小さくなるように焼成されたものに好適に適用される。これは、通常の焼成方法の場合、X、Y、Z方向に対して同様なレベルで焼成収縮するが、X−Y方向の焼成収縮量がZ方向の焼成収縮量よりも小さくなるように焼成した場合、Z方向のセラミックスの収縮量に対して、ビア導体の収縮量がそれに追従して十分に収縮しにくい。このような場合、本発明の高周波モジュールの構造を採用することによって、ビア導体による突出を低減し、基板表面の平坦度を高めることができる。
X−Y方向の焼成収縮量がZ方向の焼成収縮量よりも小さくなるように焼成する方法としては、例えば、特開2001−158670号に記載の方法に従えば、図3に示すように、セラミックグリーンシートの積層体21の上下面に、セラミックグリーンシートの焼成温度では焼結しにくい、難焼結性のセラミック材料を主成分とするシート22を積層した後、この積層体を焼成することによって、難焼結性セラミックシートが焼成しないことから、このシートとの摩擦力によってセラミックグリーンシート積層体21はX―Y方向の収縮が抑制され、Z方向に強制的に収縮することによって、X―Y方向の収縮を小さくし、寸法精度の高いモジュール基板を作製することができる。
なお、難焼結性セラミックシートは、アルミナ、シリカなど、焼成温度では焼結をしないセラミック材料を主成分とし、適宜、接着材としてガラスを適量添加したものをシート状に成形したものが使用される。また、焼成にあたってZ方向に圧力を印加することによって、よりZ方向の焼成収縮を促進し、X−Y方向の寸法精度の高いモジュール基板を作製することができる。
次に、本発明に係る高周波モジュールを作製した実施例について説明する。
SiO−Al−MgO−B−ZnO系ガラス60質量%、セラミックフィラーとして平均粒径が1μmのアルミナ粉末を40重量%との混合物に、有機バインダーとして、アクリル樹脂、溶剤としてトルエンを加え、混合してスラリーを作製した後、ドクターブレード法によりキャリアフイルム上にシート状に成形して厚さ50〜150μmのグリーンシートを作成した。
次に、このグリーンシートにパンチングにより、貫通孔を形成し、その内部にCu導体ペーストを充填して直径が150μmのビア導体を形勢した。導体ペースト中には、Cu粉末に、アクリル樹脂、トルエンを加え、均質混合して調整したものである。そして、このグリーンシートの表面に上記銅ペーストをスクリーン印刷法によって印刷しての電極や平面導体層を形成した。
その後、同様にして得られた5〜12枚のグリーンシートを積層圧着してグリーンシート積層体を形成した。
一方、平均粒径が1μmのアルミナ粉末97質量%に、SiO−Al−MgO−B−ZnO系ガラスを3質量%添加混合したものドクターブレード法によって厚さ250μmの難焼結性シートを2枚作製した。そして、前記グリーンシート積層体の上下面にこの難焼結性シートを積層圧着した。
そして、この積層体を400〜750℃の窒素雰囲気中で加熱処理してグリーンシート内や導体ペースト中の有機成分を分解除去した後、900℃の窒素雰囲気中で1時間焼成した。そして、表面に付着している難焼結性シートをサンドブラスト法によって除去した。焼成前後の寸法から求められるX−Y収縮率は0.5%と寸法精度の高いものであった。
この実施例においては、図1、2に示したようなSAWチップを実装するリング状接地用電極と、入出力電極に対して、平面接続導体および表面ビア導体を表1に示すように、表面ビア導体と入出力電極との距離m、表面ビア導体とリング状接地電極との距離nを変えたものを作製した。
表1に示す条件でそれぞれ50個の評価サンプルを作製し、SAWチップにおける気密性の検査をヘリウムを用いてチエックし不良品の割合を表1に示した。具体的には、サンプルを5.3kg/cmのHe加圧雰囲気中に2時間分間保持した後、これを5×10−8atm・cc/cmの減圧中に保持し、Heが検出されたものを不良品とした。あわせて、評価サンプルのモジュール基板表面における電極部分の平坦度を表面形状測定顕微鏡によって個々の平坦度を測定し、その平均値を表1に示した。なお、平均の平坦度が15μmを超えるものを不良品とした。
Figure 0004565979
表1より、電極にビア導体を直接接続した従来の試料No.1では、平坦度が15μmを超えており、気密性も不十分であった。これに対して、電極にビア導体を直接接続せず、表面ビア導体を電極からずらした本発明の試料はいずれも平坦度が15μm以下となっており、不良率も低く信頼性の高いものであった。
特に、表面ビア導体の位置を示すn,mが共に0.07mm以上の場合には、平坦度がさらに改善され、不良の発生も認められなかった。
本発明において用いられる(a)SAWチップの実装側表面の導体パターン図と、(b)高周波モジュール側の実装部の導体パターン図である。 本発明の弾性表面波素子搭載用基板に対して、弾性表面波素子を搭載した高周波モジュールの一例を示す概略断面図である。 X−Y方向の収縮を抑制して焼成するための方法を説明する図である。 従来の高周波モジュールの概略断面図である。 図4の高周波モジュールの要部拡大断面図である。
符号の説明
1 モジュール基板
2 絶縁基板
2a〜2f 絶縁層
3 平面導体層
4 ビア導体
4a 表面ビア導体
5 弾性表面波素子
10 圧電基板
11a、11b 入出力用端子
12 櫛歯電極
13 リング状接地用端子
14a、14b 入出力用電極
15 リング状接地用電極
16 導電性接着材

Claims (7)

  1. 誘電体基板の裏面に、櫛歯電極と、少なくとも一対の入出力用端子と、前記櫛歯電極および前記入出力用端子を取り囲むように配置されたリング状接地用端子とが被着形成された弾性表面波素子を搭載するための弾性表面波素子搭載用基板であって、
    複数の絶縁層を積層してなるセラミック絶縁基板の表面に、前記弾性表面波素子の前記入出力用端子接続される入出力用電極と、前記弾性表面波素子の前記リング状接地用端子に接続されるリング状接地用電極が形成されており、
    前記入出力用電極は、前記セラミック絶縁基板の前記表面に形成されて前記入出力用電極に接続された第1の平面接続導体と、該第1の平面接続導体に接続された、前記絶縁層を貫通して形成された第1のビア導体とを介して、前記セラミック絶縁基板の内部または裏面に配置された導体パターンに接続されているとともに、
    前記リング状接地用電極は、前記セラミック絶縁基板の前記表面に形成されて前記リング状接地用電極に接続された第2の平面接続導体と、該第2の平面接続導体に接続された、前記絶縁層を貫通して形成された第2のビア導体とを介して、前記セラミック絶縁基板の内部または裏面に配置された導体パターンに接続されていことを特徴とする弾性表面波素子搭載用基板。
  2. 前記第1および第2のビア導体の直径が50〜150μmであることを特徴とする請求項1記載の弾性表面波素子搭載用基板。
  3. 前記入出力用電極接続される前記第1のビア導体および前記第1の平面接続導体は、前記リング状接地用電極の内側領域に設けられていることを特徴とする請求項1または請求項2に記載の弾性表面波素子搭載用基板。
  4. 前記リング状接地用電極接続される前記第2のビア導体および前記第2の平面接続導体は、前記リング状接地用電極の外側領域に設けられていることを特徴とする請求項1または請求項2に記載の弾性表面波素子搭載用基板。
  5. 請求項1乃至のいずれか記載の弾性表面波素子搭載用基板に対して、前記弾性表面波素子がロウ材によって実装されてなることを特徴とする高周波モジュール。
  6. 前記セラミック絶縁基板の表面あるいは内部に、電力増幅器と、該電力増幅器に入る信号のノイズを除去するフィルタと、前記電力増幅器の出力を検出するための方向性結合器と、検波回路とを構成せしめ、前記弾性表面波素子が送受信の信号を分けるデュプレクサと
    して機能してなることを特徴とする請求項記載の高周波モジュール。
  7. 請求項記載の高周波モジュールを搭載してなる携帯端末機。
JP2004342328A 2004-11-26 2004-11-26 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機 Expired - Fee Related JP4565979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004342328A JP4565979B2 (ja) 2004-11-26 2004-11-26 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004342328A JP4565979B2 (ja) 2004-11-26 2004-11-26 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機

Publications (2)

Publication Number Publication Date
JP2006157257A JP2006157257A (ja) 2006-06-15
JP4565979B2 true JP4565979B2 (ja) 2010-10-20

Family

ID=36635043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004342328A Expired - Fee Related JP4565979B2 (ja) 2004-11-26 2004-11-26 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機

Country Status (1)

Country Link
JP (1) JP4565979B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654149B2 (ja) * 2006-03-30 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6042689B2 (ja) * 2012-10-16 2016-12-14 太陽誘電株式会社 弾性波デバイス及びその設計方法
JP7528564B2 (ja) 2020-06-29 2024-08-06 日本電気株式会社 量子デバイス及びその製造方法
EP4258823A1 (en) 2020-12-01 2023-10-11 Kyocera Corporation Element mounting substrate and saw sensor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293310A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JP2001339166A (ja) * 2000-05-30 2001-12-07 Kyocera Corp 多層配線基板及びその製造方法
JP2002261581A (ja) * 2001-03-02 2002-09-13 Tdk Corp 高周波モジュール部品
JP2003101382A (ja) * 2001-09-25 2003-04-04 Tdk Corp 弾性表面波装置
JP2003188294A (ja) * 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2004235908A (ja) * 2003-01-30 2004-08-19 Kyocera Corp 弾性表面波装置及びそれを用いた通信機
JP2005318157A (ja) * 2004-04-28 2005-11-10 Fujitsu Media Device Kk 弾性波デバイスおよびパッケージ基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293310A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JP2001339166A (ja) * 2000-05-30 2001-12-07 Kyocera Corp 多層配線基板及びその製造方法
JP2002261581A (ja) * 2001-03-02 2002-09-13 Tdk Corp 高周波モジュール部品
JP2003101382A (ja) * 2001-09-25 2003-04-04 Tdk Corp 弾性表面波装置
JP2003188294A (ja) * 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2004235908A (ja) * 2003-01-30 2004-08-19 Kyocera Corp 弾性表面波装置及びそれを用いた通信機
JP2005318157A (ja) * 2004-04-28 2005-11-10 Fujitsu Media Device Kk 弾性波デバイスおよびパッケージ基板

Also Published As

Publication number Publication date
JP2006157257A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
KR100690260B1 (ko) 탄성표면파 소자 실장기판, 그것을 사용한 고주파 모듈 및통신기기
KR101199681B1 (ko) Esd 보호 기능 내장 기판
EP0911965A2 (en) Complex electronic component
WO2006046461A1 (ja) チップ型電子部品を内蔵した多層基板及びその製造方法
US7417196B2 (en) Multilayer board with built-in chip-type electronic component and manufacturing method thereof
KR20010015440A (ko) 하이브리드 적층체 및 이의 제조방법
JP2006140537A (ja) 配線基板およびその製造方法
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
JP4565979B2 (ja) 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機
JP4826253B2 (ja) セラミック多層基板の製造方法およびセラミック多層基板
JP4583123B2 (ja) 高周波モジュール
JP4535801B2 (ja) セラミック配線基板
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP2006041241A (ja) セラミック配線基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JPH11186727A (ja) 配線基板およびその製造方法
JP2002076554A (ja) 高周波用回路基板
JP3643264B2 (ja) 導体ペーストおよびこれを用いた配線基板
KR100675223B1 (ko) 세라믹 패키지
JP2004146818A (ja) セラミック積層基板および高周波電子部品
JP2001068852A (ja) 多層配線基板およびその製造方法
JP3752453B2 (ja) 低温焼成多層配線基板及びその製造方法
JP3905991B2 (ja) ガラスセラミック配線基板
JP4502675B2 (ja) 多数個取り配線基板
JPH06232528A (ja) 混成集積回路基板及びその製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees