KR100675223B1 - 세라믹 패키지 - Google Patents

세라믹 패키지 Download PDF

Info

Publication number
KR100675223B1
KR100675223B1 KR1020050028881A KR20050028881A KR100675223B1 KR 100675223 B1 KR100675223 B1 KR 100675223B1 KR 1020050028881 A KR1020050028881 A KR 1020050028881A KR 20050028881 A KR20050028881 A KR 20050028881A KR 100675223 B1 KR100675223 B1 KR 100675223B1
Authority
KR
South Korea
Prior art keywords
ceramic sheet
ceramic
cavity
metal pattern
internal metal
Prior art date
Application number
KR1020050028881A
Other languages
English (en)
Other versions
KR20060106291A (ko
Inventor
김성룡
이영근
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050028881A priority Critical patent/KR100675223B1/ko
Publication of KR20060106291A publication Critical patent/KR20060106291A/ko
Application granted granted Critical
Publication of KR100675223B1 publication Critical patent/KR100675223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명은 세라믹 패키지(ceramic package)에 관한 것으로, 외부 충격에 의한 파손을 방지함과 동시에, 캐비티(cavity) 내의 기밀도를 개선함으로써, 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.
이를 위한 본 발명에 의한 세라믹 패키지는, 내부에 부품을 실장하기 위한 캐비티가 형성되고, 일부 또는 전부에 회로 요소를 구현하기 위한 내부 금속 패턴이 형성된 복수의 세라믹 시트가 적층되어 형성되는 적층체 구조물; 상기 캐비티 내부의 기밀을 유지하도록 상기 적층체 구조물의 상기 캐비티 상부에 장착되는 리드; 상기 내부 금속 패턴과 전기적으로 연결되도록 상기 적층체 구조물의 외벽에 형성되는 외부 전극; 및 상기 외부 전극과 연결되는 상기 내부 금속 패턴과 상기 세라믹 시트 사이에 개재되며, 상기 세라믹 시트에 비해 글래스 함량이 높은 이종 세라믹 시트;를 포함하는 것을 특징으로 한다.
세라믹 패키지, 캐비티(cavity), 기밀도

Description

세라믹 패키지{Ceramic package}
도 1은 내부에 부품이 실장된 종래기술에 따른 세라믹 패키지를 나타내는 단면도.
도 2는 도 1의 A 부분의 확대 단면도.
도 3 및 도 4는 본 발명의 실시예에 따른 세라믹 패키지를 나타내는 단면도.
도 5는 도 3 및 도 4의 B 부분의 확대 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
30: 부품 31: 캐비티
32: 도전성 접착수단 33: 내부 금속 패턴
34: 세라믹 시트 35: 적층체 구조물
36: 이종 세라믹 시트 37: 리드
38: 접합체 39: 외부 전극
본 발명은 세라믹 패키지에 관한 것으로서, 특히, 외부 전극과 연결되는 내부 금속 패턴과 세라믹 시트 사이에 상기 세라믹 시트에 비해 글래스 함량이 높은 이종 세라믹 시트를 추가적으로 형성함으로써, 외부 충격에 의한 파손을 방지함과 동시에, 캐비티 내의 기밀도를 개선하여 제품의 신뢰성을 향상시킬 수 있는 세라믹 패키지에 관한 것이다.
세라믹 패키지 제조 기술은 RF(radio frequency) 설계 기술과 접목되어 이동 통신용 부품 개발에 유용한 개발 기반 기술이 되었으며, 이동 통신용 부품의 소형화, 저가격화, 경량화 및 기능 집적화에 유용한 기술로 활용되고 있다. 상기 세라믹 패키지 제조 기술은 주로 저온 동시 소성 세라믹(low temperature co-fired ceramic; 이하, 'LTCC'라 칭함)으로 이루어지는 복수의 시트(sheet)에 주어진 회로를 구현하기 위한 캐패시터(capacitor), 레지스터(resistor) 및 인덕터(inductor) 등의 수동 소자를 전기 전도도가 우수한 Ag 또는 Cu 등을 사용하는 스크린 프린팅(screen printing) 공정으로 구현하고, 각 시트를 적층한 후 세라믹과 금속을 800 내지 1000℃ 정도의 저온에서 동시 소성하여 제조하는 것을 말한다.
세라믹 패키지에 SAW(surface acoustic wave) 필터(filter), PAM(power amp module) 및 IC(integrated circuit) 칩(chip) 등의 부품들을 실장하여 기능 복합화를 구현한다. 특히, 이러한 부품들을 세라믹 패키지에 실장하기 위하여, 복수의 세라믹 시트가 적층되어 형성되는 적층체 구조물 내에 캐비티를 가공하고, 이 캐비티 내에 부품들을 내장시킨다.
상기와 같이 캐비티 내에 SAW 필터를 실장하는 것은 부품의 크기와 재료비 등의 절감이 가능하게 되는 장점이 있으며, 향후 추가적인 기능의 복합화와 제품의 소형화에 보다 유리한 설계방식으로 분류되고 있다. 그러나, 세라믹 시트 적층체 구조물의 캐비티 내에 부품을 실장하는 패키지에 있어서, 내장된 부품이 일정 수준 이상의 기밀도를 필요로 하는 경우, 상기 적층체 구조물은 그러한 기밀도를 유지하여 내장한 부품을 외부의 환경으로부터 보호하도록 하여 정상적인 작동이 가능하도록 하여야 한다.
도 1은 내부에 부품이 실장된 종래기술에 따른 세라믹 패키지를 나타내는 단면도로서, 이를 설명하면 다음과 같다.
종래의 세라믹 패키지는, 도 1에 도시한 바와 같이, 일부 또는 전부에 회로 요소 기능을 수행하기 위한 내부 금속 패턴(13)이 형성된 복수의 세라믹 시트(14)가 적층되어 형성되는 적층체 구조물(15)을 포함한다. 상기 내부 금속 패턴(13)은 주어진 회로를 구현하기 위한 수동 소자, 예컨대 캐패시터, 레지스터 및 인덕터 등이 되며, 전기 전도도가 우수한 Ag 또는 Cu 등으로 이루어진다. 이때, 상기 내부 금속 패턴(13)은 세라믹 패키지의 설계 조건에 따라 세라믹 시트(14) 각각에 모두 형성될 수도 있고, 또는 일부에만 형성될 수도 있다.
여기서, 상기 세라믹 시트(14)는 35 내지 40 wt%의 글래스(glass), 및 60 내지 65 wt%의 Al2O3를 포함하여 구성된다. 이때, 상기 세라믹 시트(14)를 구성하는 글래스의 입도는 3 내지 4 ㎛이고, Al2O3의 입도는 1 내지 3 ㎛이다. 특히, 상기 세라믹 시트(14)의 글래스는 SiO2, B2O3, Al2O3, CaO, ZnO 및 Li2O을 포함하여 구성되며, 바람직하게는 50 내지 60 wt%의 SiO2, 20 내지 30 wt%의 B2O3, 3 wt% 이하의 Al2O3, 5 wt% 이하의 CaO, 3 wt% 이하의 ZnO, 및 1 wt% 이하의 Li2O를 포함하여 구성된다.
상기 적층체 구조물(15)의 중앙 부위에는 캐비티(11)가 형성되며, 이 캐비티(11)는 부품(10)이 실장되는 공간을 제공한다. 이에 따라, SAW 필터, PAM 및 IC 칩 등과 같은 부품(10)이 도전성 접착수단(12) 등에 의하여 캐비티(11)에 실장된다. 상기 적층체 구조물(15)의 상부에는 캐비티(11) 내부의 기밀을 유지하기 위한 리드(16)가 접합체(17)를 통해 장착된다. 접합체(17)로서 금-주석(Au-Sn)의 합금 등이 사용된다.
그리고, 상기 적층체 구조물(15)의 외벽에는 외부 전극(18)이 형성되며, 외부 전극(18)은 내부 금속 패턴(13)들과 신호를 주고 받을 수 있도록 전기적으로 연결된다.
그러나, 전술한 바와 같은 종래의 세라믹 패키지에 의하면 다음과 같은 문제점이 있었다. 도 2는 종래기술에 따른 문제점을 설명하기 위한 도면으로서, 도 1의 A 부분의 확대 단면도이다.
상기 SAW 필터, PAM 및 IC 칩 등과 같은 부품(10)들은 습도, 온도 및 분진 등의 외부 환경에 따라 그 특성이 심하게 변한다. 따라서, 부품(10)이 실장되는 공간인 캐비티(11)는 이러한 외부 환경으로부터 상기 부품(10)을 보호하기 위하여 일정 수준 이상의 기밀도 유지를 필요로 하게 된다. 그러나, 종래의 세라믹 패키지는, 도 2에 도시한 바와 같이, 상기 외부 전극(18)과 연결되는 내부 금속 패턴 (13)과 세라믹 시트(14) 경계면의 접합 특성이 취약한 것으로 인하여, 이들 사이에 틈이 존재하게 된다. 이러한 틈은 세라믹 패키지 외부로부터의 리크(leak) 현상이 발생되는 경로(화살표 참고)로 작용하여, 캐비티(11) 내에 일정 수준 이상의 기밀도를 유지하기 어렵게 만들고, 그 결과 제품의 신뢰성이 저하되는 문제점이 발생된다.
이와 같은 문제점을 해결하기 위하여, 종래에 사용되는 세라믹 시트(14) 대신에 상기 세라믹 시트(14)보다 글래스 함량이 20 wt% 정도 높은 이종 세라믹 시트를 사용할 수도 있었다. 이럴 경우, 종래의 세라믹 시트(14)를 사용하는 것에 비해 상기 내부 금속 패턴(13)과 이종 세라믹 시트 간의 접합 특성이 향상됨으로써, 캐비티(11) 내에 일정 수준 이상의 기밀도를 유지할 수 있다. 그러나, 상기와 같이 내부 금속 패턴(13)과의 접합 향상을 위해 사용되는 이종 세라믹 시트는 종래의 세라믹 시트(14)에 비해 충격에 취약한 특성을 갖기 때문에, 외부로부터 가해지는 충격에 의하여 파손될 위험이 크다는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 외부 전극과 연결되는 내부 금속 패턴과 세라믹 시트 사이에 상기 세라믹 시트에 비해 글래스 함량이 높은 이종 세라믹 시트를 추가적으로 형성함으로써, 외부로부터 가해지는 충격에 의한 파손을 방지함과 동시에, 캐비티 내에 일정 수준 이상의 기밀도를 유지하도록 하여 제품의 신뢰성을 향상시킬 수 있는 세라믹 패키지를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 세라믹 패키지는,
내부에 부품을 실장하기 위한 캐비티가 형성되고, 일부 또는 전부에 회로 요소를 구현하기 위한 내부 금속 패턴이 형성된 복수의 세라믹 시트가 적층되어 형성되는 적층체 구조물;
상기 캐비티 내부의 기밀을 유지하도록 상기 적층체 구조물의 상기 캐비티 상부에 장착되는 리드;
상기 내부 금속 패턴과 전기적으로 연결되도록 상기 적층체 구조물의 외벽에 형성되는 외부 전극; 및
상기 외부 전극과 연결되는 상기 내부 금속 패턴과 상기 세라믹 시트 사이에 개재되며, 상기 세라믹 시트에 비해 글래스 함량이 높은 이종 세라믹 시트;를 포함하는 것을 특징으로 한다.
여기서, 상기 세라믹 시트의 글래스 함량은 35 내지 40 wt%이고, 상기 이종 세라믹 시트의 글래스 함량은 55 내지 65 wt%인 것을 특징으로 한다.
그리고, 상기 이종 세라믹 시트의 글래스는 SiO2, B2O3, Al2O3, CaO, MgO, ZnO, Li2O 및 TiO2를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 이종 세라믹 시트의 글래스는 1 내지 3 ㎛의 입도를 갖는 것을 특징으로 한다.
또한, 상기 이종 세라믹 시트는, 상기 캐비티와 연통되는 상기 내부 금속 패 턴과 상기 세라믹 시트 사이에 개재되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 3 및 도 4는 본 발명의 실시예에 따른 세라믹 패키지를 나타내는 단면도로서, 이를 설명하면 다음과 같다.
본 발명의 실시예에 따른 세라믹 패키지는, 도 3에 도시한 바와 같이, 내부 금속 패턴(33)이 형성된 복수의 세라믹 시트(34)가 적층되어 형성되는 적층체 구조물(35)을 포함한다. 여기서, 세라믹 시트(34) 각각의 두께는 120 ㎛ 정도이다. 또한, 상기 내부 금속 패턴(33)은 주어진 회로를 구현하기 위한 수동 소자, 예컨대 캐패시터, 레지스터 및 인덕터 등이 되며, 전기 전도도가 우수한 Ag 또는 Cu 등을 사용하는 스크린 프린팅 공정으로 형성된다.
이와 같이 내부 금속 패턴(33)이 형성된 세라믹 시트(34)들을 적층하여 내부 금속 패턴(33)들의 조합으로 회로 소자를 구현하도록 하는 LTCC 기술은, 상술한 바와 같이, 세라믹과 금속의 동시 소성이 가능한 공정 특징에 따라서 모듈 내부에 수동 소자를 구현할 수 있는 장점을 갖고 있다. 그러므로 부품들간의 복합화와 경박 단소화를 가능케 한다.
한편, 상기 내부 금속 패턴(33)은 세라믹 패키지의 설계조건에 따라 각 세라믹 시트(34)들에 모두 형성될 수도 있고, 또는 일부에만 형성될 수도 있다. 이때, 도면에 도시하지는 않았지만, 적층된 복수의 세라믹 시트(34)에 형성된 상기 내부 금속 패턴(33)들은 각각의 세라믹 시트(34)에 선택적으로 형성되는 비아 전극(도시안됨)에 의해 서로 전기적으로 연결된다.
본 실시예에 적용된 상기 세라믹 시트(34)는 일반적으로 35 내지 40 wt%의 글래스, 및 60 내지 65 wt%의 Al2O3를 포함하여 구성된다. 상기 세라믹 시트(34)를 구성하는 글래스는 3 내지 4 ㎛의 입도를 갖고, Al2O3는 1 내지 3 ㎛의 입도를 갖는다. 특히, 상기 세라믹 시트(34)의 글래스는 SiO2, B2O3, Al2O3, CaO, ZnO 및 Li2O을 포함하여 구성된다. 이때, 상기 세라믹 시트(34)는 50 내지 60 wt%의 SiO2, 20 내지 30 wt%의 B2O3, 3 wt% 이하의 Al2O3, 5 wt% 이하의 CaO, 3 wt% 이하의 ZnO, 및 1 wt% 이하의 Li2O를 포함하여 구성됨이 바람직하다.
여기서, 상기 내부 금속 패턴(33)과 세라믹 시트(34) 사이에, 상기 세라믹 시트(34)에 비해 글래스 함량이 높은 이종 세라믹 시트(36)가 개재된다. 이때, 상기 이종 세라믹 시트(36)는, 도 4에 도시한 바와 같이, 모든 내부 금속 패턴(33)과 세라믹 시트(34) 사이에 개재되지 않고, 상기 캐비티(31)와 연통되는 상기 내부 금속 패턴(33)과 세라믹 시트(34) 사이에만 개재될 수도 있다. 이러한 이종 세라믹 시트(36)는 상기 세라믹 시트(34)와 마찬가지로 120 ㎛ 정도의 두께를 갖는다.
상기 이종 세라믹 시트(36)는 55 내지 65 wt%의 글래스, 및 35 내지 45 wt%의 Al2O3를 포함하여 구성된다. 상기 이종 세라믹 시트(36)를 구성하는 글래스는 1 내지 3 ㎛의 입도를 갖고, Al2O3는 1 ㎛ 이하의 입도를 갖는다. 특히, 상기 이종 세라믹 시트(36)의 글래스는 SiO2, B2O3, Al2O3, CaO, MgO, ZnO, Li2O 및 TiO2를 포함하여 구성된다. 이때, 상기 이종 세라믹 시트(36)는, 40 내지 50 wt%의 SiO2, 20 내지 30 wt%의 B2O3, 5 wt% 이하의 Al2O3, 5 내지 10 wt%의 CaO, 5 내지 10 wt%의 MgO, 5 wt% 이하의 ZnO, 1 wt% 이하의 Li2O, 및 3 wt% 이하의 TiO2를 포함하여 구성됨이 바람직하다.
즉, 상기 이종 세라믹 시트(36)를 구성하는 글래스의 종류, 함량 및 입도는, 상기 세라믹 시트(34)를 구성하는 글래스의 종류, 함량 및 입도와 서로 다르다는 것을 알 수 있다. 특히, 상기 세라믹 시트(34)의 글래스 함량은 35 내지 40 wt%이고, 상기 이종 세라믹 시트(36)의 글래스 함량은 55 내지 65 wt%로서, 상기 이종 세라믹 시트(36)의 글래스 함량이 상기 세라믹 시트(34)보다 높다. 이때, 35 내지 40 wt%의 글래스 함량을 갖는 세라믹 시트(34)는 비교적 충격에 강하지만, 내부 금속 패턴(33)과의 접합 특성이 취약하고, 반면에 55 내지 65 wt%의 글래스 함량을 갖는 이종 세라믹 시트(36)는 내부 금속 패턴(33)과의 접합 특성이 우수하지만, 외부의 충격에 비교적 취약한 특성을 갖는다.
한편, 상기 이종 세라믹 시트(36)를 구성하는 글래스에는 결정핵을 형성시킬 수 있는 촉진제인 TiO2 등의 성분이 추가적으로 포함되어 있고, 그 입도 역시 1 내지 3 ㎛로서, 상기 세라믹 시트(34)를 구성하는 글래스의 입도보다 작다. 그리고, 상기 이종 세라믹 시트(36)를 구성하는 Al2O3의 입도 또한 1 ㎛이하로서, 상기 세라 믹 시트(34)를 구성하는 Al2O3의 입도보다 작다. 따라서, 이와 같은 글래스 및 Al2O3로 구성되는 이종 세라믹 시트(36)는, 상기 세라믹 시트(34)보다 치밀한 특성을 갖고 내부에 기공이 없으며 유체(기체 및 액체)를 투과시키지 않는다는 장점이 있다.
그리고, 상기 적층체 구조물(35)의 중앙 부위에는 캐비티(31)가 형성되어 있다. 이 캐비티(31)는 부품(30)이 실장되는 공간을 제공하기 위해 형성되며, SAW 필터, PAM 및 IC 칩 등과 같은 부품(30)이 도전성 접착수단(32)에 의해 상기 캐비티(31)에 실장된다. 따라서, 상기 캐비티(31)는 상기 부품(30)이 캐비티(31) 내에 실장된 상태에서 상부 표면에 보이지 않을 정도의 높이를 갖도록 형성된다.
또한, 상기 적층체 구조물(35)의 상부에는 캐비티(31) 내부의 기밀을 유지하기 위한 리드(37)가 접합체(38)를 통해 장착된다. 상기 리드(37)로서 페르니코(fernico)계의 합금인 코바(Kovar)가 이용되며, 상기 접합체(38)로서 금-주석(Au-Sn)의 합금 등이 이용된다.
그리고, 상기 적층체 구조물(35)의 외벽에는 외부 전극(39)이 형성되며, 이 외부 전극(39)은 상기 내부 금속 패턴(33)들과 신호를 주고 받을 수 있도록 전기적으로 연결된다.
한편, 상기 SAW 필터, PAM 및 IC 칩 등과 같은 부품(30)들은 습도, 온도 및 분진 등의 외부 환경에 따라 그 특성이 심하게 변하게 된다. 그러므로, 부품(30)이 실장되는 공간, 즉 캐비티(31)는 이러한 외부 환경으로부터 상기 부품(30)을 보 호하기 위하여 일정 수준 이상의 기밀도 유지를 필요로 하게 된다.
이때, 본 발명에 따르면 상기 외부 전극(39)과 연결되는 내부 금속 패턴(33)과 세라믹 시트(34) 사이에, 상기 내부 금속 패턴(33)과의 접합 특성이 우수한 이종 세라믹 시트(36)가 개재되어 있기 때문에, 캐비티(31) 내에 일정 수준 이상의 기밀도를 유지할 수 있게 된다. 여기서, 상술한 바와 같이, 상기 이종 세라믹 시트(36)는 상기 세라믹 시트(34)보다 충격에 취약한 특성을 갖지만, 본 발명에서는 이종 세라믹 시트(36)의 상부 및 하부에, 충격에 강한 세라믹 시트(34)가 존재하는 것으로 인하여 외부로부터 가해지는 충격에 의하여 세라믹 패키지가 파손될 염려가 없다.
자세하게, 도 5는 도 3 및 도 4의 B 부분의 확대 단면도이다.
본 발명에 따른 세라믹 패키지에 의하면, 상기 내부 금속 패턴(33)과의 접합 특성이 우수한 이종 세라믹 시트(36)가 상기 외부 전극(39)과 연결되는 내부 금속 패턴(33)과 세라믹 시트(34) 사이에 추가적으로 형성되는 것으로 인하여, 도 5에 도시한 바와 같이, 상기 내부 금속 패턴(33)과 이종 세라믹 시트(36) 사이에 틈이 생기는 것을 방지할 수 있다. 즉, 패키지 외부로부터의 리크 현상이 발생되는 경로를 차단할 수 있기 때문에, 캐비티(31) 내에 일정 수준 이상의 기밀도를 유지할 수 있게 된다. 따라서, 캐비티(31) 내에 실장되는 부품(30)을 습도, 온도 및 분진 등의 외부 환경으로부터 보호할 수 있다.
뿐만 아니라, 상기 이종 세라믹 시트(36)보다 외부 충격에 강한 세라믹 시트(34)가 상기 이종 세라믹 시트(36)의 상부 및 하부에 존재하기 때문에, 외부로부터 의 충격에 의해 세라믹 패키지가 파손될 염려가 없다.
이하에서는, 전술한 바와 같은 본 발명의 실시예에 따른 세라믹 패키지의 제조방법에 대하여 설명하기로 한다.
먼저, 세라믹 시트(34) 및 이종 세라믹 시트(36)를 준비한다. 상기 세라믹 시트(34) 및 이종 세라믹 시트(36)의 두께는 120 ㎛ 정도이며, 이 세라믹 시트들(34,36)을 구성하는 각각의 글래스의 종류, 함량 및 입도는 서로 다르다.
즉, 상기 세라믹 시트(34)는 35 내지 40 wt%의 글래스, 및 60 내지 65 wt%의 Al2O3를 포함하도록 구성한다. 상기 세라믹 시트(34)를 구성하는 글래스는, 그 입도가 3 내지 4 ㎛가 되도록 하고, 또한 상기 세라믹 시트(34)를 구성하는 Al2O3는, 그 입도가 1 내지 3 ㎛가 되도록 한다. 특히, 상기 세라믹 시트(34)의 글래스는, SiO2, B2O3, Al2O3, CaO, ZnO 및 Li2O을 포함하며, 바람직하게는 50 내지 60 wt%의 SiO2, 20 내지 30 wt%의 B2O3, 3 wt% 이하의 Al2O3, 5 wt% 이하의 CaO, 3 wt% 이하의 ZnO, 및 1 wt% 이하의 Li2O가 포함되도록 제조한다.
그리고, 상기 이종 세라믹 시트(36)는 55 내지 65 wt%의 글래스, 및 35 내지 45 wt%의 Al2O3를 포함하도록 구성한다. 상기 이종 세라믹 시트(36)를 구성하는 글래스는, 그 입도가 1 내지 3 ㎛가 되도록 하고, 또한 상기 이종 세라믹 시트(36)를 구성하는 Al2O3는, 그 입도가 1 ㎛ 이하가 되도록 한다. 특히, 상기 이종 세라믹 시트(36)의 글래스는, SiO2, B2O3, Al2O3, CaO, MgO, ZnO, Li2O 및 TiO2를 포함하며, 바람직하게는 40 내지 50 wt%의 SiO2, 20 내지 30 wt%의 B2O3, 5 wt% 이하의 Al2O3, 5 내지 10 wt%의 CaO, 5 내지 10 wt%의 MgO, 5 wt% 이하의 ZnO, 1 wt% 이하의 Li2O, 및 3 wt% 이하의 TiO2가 포함되도록 제조한다.
한편, 상기 세라믹 시트(34,36) 각각은 캐스터(caster)에 필름 및 블레이드(blade)를 세팅한 후 필름을 이송시키면서 각각의 세라믹 시트(34,36)를 형성하기 위한 재료를 슬러리(slurry) 형태로 투입함으로써 형성된다. 즉, 상기 세라믹 시트(34) 형성용 슬러리는 35 내지 40 wt%의 글래스, 및 60 내지 65 wt%의 Al2O3 등을 포함하여 구성되고, 상기 이종 세라믹 시트(36) 형성용 슬러리는 55 내지 65 wt%의 글래스, 및 35 내지 45 wt%의 Al2O3 등을 포함하여 구성되는 것이다.
다음으로, 상기와 같이 준비된 세라믹 시트(34) 및 이종 세라믹 시트(36)를 원하는 치수로 절단하고, 세라믹 시트 각각(34,36)에 인쇄될 소정의 회로를 스크린으로 형성한 후, 도전체 페이스트(paste)를 상기 각각의 세라믹 시트(34,36) 상에 패터닝하고, 그 결과로서 내부 금속 패턴(33)을 형성한다. 상기 내부 금속 패턴(33)은 전기 전도도가 우수한 Ag 또는 Cu 등으로 이루어지며, 주어진 회로를 구현하기 위한 캐패시터, 레지스터 및 인덕터 등의 수동 소자가 된다. 또한, 상술한 바와 같이 상기 내부 금속 패턴(33)은 세라믹 패키지의 설계 조건에 따라 각 세라믹 시트(34,36)들에 모두 형성되거나, 또는 일부에만 형성될 수 있다.
그 후에, 상기 내부 금속 패턴(33)이 형성된 상기 세라믹 시트(34) 및 이종 세라믹 시트(36)에 모듈 회로도에 따라 선택적으로 펀칭(punching) 공정을 수행하여 소정의 직경을 갖는 비아홀(via hole)을 형성한다.
이어서, 상기 비아홀이 형성된 세라믹 시트 각각(34,36)의 상부에 비아 전극을 형성하기 위한 메탈 마스크를 배치하는데, 이 메탈 마스크는, 상기 비아홀과 대응되는 부위에 비아홀의 직경과 동일한 직경의 홀을 구비한다.
다음으로, 스퀴징(squeezing) 방식으로 상기 메탈 마스크의 홀을 통해 각 세라믹 시트(34,36)의 비아홀에 도전체 페이스트를 충진하여 비아 전극을 형성한 후에 상기 메탈 마스크를 제거하는데, 상기 도전체 페이스트로서는 Ag 또는 Cu가 이용될 수 있다. 상기 비아홀을 충진하도록 형성되는 비아 전극에 의해서 층간 회로가 서로 전기적으로 연결된다.
계속해서, 상기 내부 금속 패턴(33)이 형성된 각 세라믹 시트(34,36)를 건조시킨 후, 이들을 적층하여 복수의 블록(block)을 형성한다. 상기 블록을 형성함에 있어서, 각 블록은 통상 4 내지 5 개의 세라믹 시트들로 이루어지는 것이 바람직하며, 상기 이종 세라믹 시트(36)가 상기 내부 금속 패턴(33)과 상기 세라믹 시트(34) 사이에 개재되도록 한다. 이때, 상기 이종 세라믹 시트(36)는 상기 캐비티(31)와 연통되는 내부 금속 패턴(33)과 세라믹 시트(34) 사이에만 개재되도록 배치될 수도 있다.
즉, 상기와 같이 내부 금속 패턴(33)과 세라믹 시트(34) 사이에 개재되는 상기 이종 세라믹 시트(36)는 내부 금속 패턴(33)과의 우수한 접합 특성을 가질 뿐만 아니라, 상기 이종 세라믹 시트(36)가 치밀하고 내부에 기공이 없으며 유체(기체 및 액체)를 투과시키지 않는 장점을 갖고 있기 때문에, 상기 내부 금속 패턴(33)과 이종 세라믹 시트(36) 사이에 틈이 생기지 않는다. 이에 따라, 외부로부터의 리크 현상이 발생되는 경로가 차단되어, 상기 캐비티(31) 내에 일정 수준 이상의 기밀도를 유지할 수 있게 된다.
또한, 상술한 바와 같이 내부 금속 패턴(33)과 세라믹 시트(34) 사이에 이종 세라믹 시트(36)가 개재되도록 블록을 형성하게 되면, 이종 세라믹 시트(36)보다 외부 충격에 강한 세라믹 시트(34)가 이종 세라믹 시트(36)의 상부 및 하부에 존재하게 되므로, 외부로부터의 충격에 의해 세라믹 패키지가 파손되는 것을 방지할 수 있다.
그런 후에, SAW 필터, PAM 및 IC 칩 등의 부품(30)이 실장되는 공간을 제공하기 위하여, 상기 복수의 블록 중에서 선택되는 소정의 블록에 대하여 펀칭 등의 가공을 수행함으로써 캐비티(31)를 형성한다. 상기 캐비티(31)의 높이는 상기 부품(30)이 캐비티(31) 내에 실장된 상태에서 상부 표면에 보이지 않을 정도의 높이를 갖도록 가공되어야 한다.
다음으로, 상기 캐비티(31)를 포함한 블록이 최상부에 배치되도록 상기 복수의 블록들을 적층하여 적층체 구조물(35)을 형성한다. 상기 적층체 구조물(35)은 3 개 정도의 블록을 적층하여 형성하는 것이 바람직하다.
그 후, 상기 적층체 구조물(35)의 외벽에 외부 전극(39)을 형성한다. 상기 외부 전극(39)은 필요한 설계상의 요구에 따라 임의의 부위에 형성될 수 있으며, 통상적으로 제품의 소형화 및 패턴 설계의 복잡화에 따라 다층 세라믹 기판들의 측면 부위에 형성되는 것이 일반적이다. 본 발명에서의 세라믹 패키지에서도 역시 상기 외부 전극(39)은 패키지의 측면부에 형성되어 상기 내부 금속 패턴(33)들과 신호를 교환할 수 있도록 전기적으로 연결되어 있다. 여기서, 외부 전극(39)은 상기 내부 금속 패턴(33)과 마찬가지로 Ag 및 Cu로 구성된 군으로부터 선택되는 어느 하나의 물질로 이루어진다.
그 후, SAW 필터, PAM 및 IC 칩 등과 같은 부품(30)을 도전성 접착수단(32)을 이용하여 상기 캐비티(31)에 실장하고, 상기 적층체 구조물(35)의 상부에 캐비티(31) 내부의 기밀을 유지하기 위한 리드(37)를 장착한다.
여기서, 상기 리드(37)는 코바(Kovar) 재질로서, 금-주석(Au-Sn)의 합금 등으로 이루어지는 접합체(38)를 통해 장착된다. 즉, 상기 리드(37)를 적층체 구조물(35)의 상부에 장착하기 위해서 상기 리드(37)에 금-주석(Au-Sn)의 합금과 같은 접합체(38)를 부착한 후, 가열 및 가압 공정을 수행하게 된다. 한편, 상기 코바는 페르니코(fernico)계의 합금으로서 Fe 54%, Ni 29% 및 Co 17%의 조성으로 이루어진다.
상기와 같이 세라믹과의 접합에 코바를 사용하는 이유는, 코바의 열팽창 계수가 세라믹과 유사하기 때문에 접합부에서 발생하는 열응력을 감소시킬 수 있기 때문이다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들 에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
앞에서 설명한 바와 같이, 본 발명에 따른 세라믹 패키지에 의하면, 외부 전극과 연결되는 내부 금속 패턴과 세라믹 시트 사이에 상기 세라믹 시트에 비해 글래스 함량이 높은 이종 세라믹 시트를 추가적으로 형성함으로써, 내부 금속 패턴과 세라믹 시트 간의 접합 특성을 향상시킬 수 있다. 또한, 상기 이종 세라믹 시트를 구성하는 글래스에는 결정핵을 형성시킬 수 있는 촉진제인 TiO2 등의 성분이 추가적으로 포함되어 있으며, 그 입도 역시 상기 세라믹 시트를 구성하는 글래스의 입도보다 작고, 상기 이종 세라믹 시트를 구성하는 Al2O3의 입도 또한 상기 세라믹 시트를 구성하는 Al2O3의 입도보다 작다. 따라서, 상기 이종 세라믹 시트는 상기 세라믹 시트보다 치밀한 특성을 갖고 내부에 기공이 없으며 유체(기체 및 액체)를 투과시키지 않는다는 장점이 있다. 이에 따라, 본 발명은 패키지 외부로부터의 리크(leak) 현상의 발생을 막을 수 있으므로, 캐비티 내에 일정 수준 이상의 기밀도를 유지할 수 있다.
뿐만 아니라, 상기 이종 세라믹 시트의 상부 및 하부에는 이종 세라믹 시트보다 외부 충격에 강한 상기 세라믹 시트가 형성되어 있기 때문에, 외부로부터의 충격에 의하여 세라믹 패키지가 파손되는 것을 방지할 수 있다. 따라서, 세라믹 패키지에 내장되는 부품들이 정상적으로 작동하도록 할 수 있으므로, 제품의 신뢰 성을 향상시킬 수 있다.

Claims (5)

  1. 삭제
  2. 내부에 부품을 실장하기 위한 캐비티가 형성되고, 일부 또는 전부에 회로 요소를 구현하기 위한 내부 금속 패턴이 형성된 복수의 세라믹 시트가 적층되어 형성되는 적층체 구조물;
    상기 캐비티 내부의 기밀을 유지하도록 상기 적층체 구조물의 상기 캐비티 상부에 장착되는 리드;
    상기 내부 금속 패턴과 전기적으로 연결되도록 상기 적층체 구조물의 외벽에 형성되는 외부 전극; 및
    상기 외부 전극과 연결되는 상기 내부 금속 패턴과 상기 세라믹 시트 사이에 개재되며, 상기 세라믹 시트에 비해 글래스 함량이 높은 이종 세라믹 시트;
    를 포함하고,
    상기 세라믹 시트의 글래스 함량은 35 내지 40 wt%이고, 상기 이종 세라믹 시트의 글래스 함량은 55 내지 65 wt%인 것을 특징으로 하는 세라믹 패키지.
  3. 제 2 항에 있어서,
    상기 이종 세라믹 시트의 글래스는 SiO2, B2O3, Al2O3, CaO, MgO, ZnO, Li2O 및 TiO2를 포함하여 구성되는 것을 특징으로 하는 세라믹 패키지.
  4. 제 2 항에 있어서,
    상기 이종 세라믹 시트의 글래스는 1 내지 3 ㎛의 입도를 갖는 것을 특징으로 하는 세라믹 패키지.
  5. 제 2 항에 있어서,
    상기 이종 세라믹 시트는, 상기 캐비티와 연통되는 상기 내부 금속 패턴과 상기 세라믹 시트 사이에 개재되는 것을 특징으로 하는 세라믹 패키지.
KR1020050028881A 2005-04-07 2005-04-07 세라믹 패키지 KR100675223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050028881A KR100675223B1 (ko) 2005-04-07 2005-04-07 세라믹 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050028881A KR100675223B1 (ko) 2005-04-07 2005-04-07 세라믹 패키지

Publications (2)

Publication Number Publication Date
KR20060106291A KR20060106291A (ko) 2006-10-12
KR100675223B1 true KR100675223B1 (ko) 2007-01-26

Family

ID=37627028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028881A KR100675223B1 (ko) 2005-04-07 2005-04-07 세라믹 패키지

Country Status (1)

Country Link
KR (1) KR100675223B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891824B1 (ko) 2007-12-06 2009-04-07 삼성전기주식회사 적층 세라믹 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132765A (ja) * 1992-10-20 1994-05-13 Nec Kansai Ltd セラミックパッケージ
KR20040106598A (ko) * 2003-06-10 2004-12-18 삼성전기주식회사 세라믹 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132765A (ja) * 1992-10-20 1994-05-13 Nec Kansai Ltd セラミックパッケージ
KR20040106598A (ko) * 2003-06-10 2004-12-18 삼성전기주식회사 세라믹 패키지 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040106598

Also Published As

Publication number Publication date
KR20060106291A (ko) 2006-10-12

Similar Documents

Publication Publication Date Title
US8139368B2 (en) Component-containing module
KR100463092B1 (ko) 세라믹 적층 소자
WO2006046461A1 (ja) チップ型電子部品を内蔵した多層基板及びその製造方法
WO2005067359A1 (ja) セラミック多層基板
JP2006238014A (ja) 弾性表面波素子実装基板及びそれを用いた高周波モジュール、通信機器
JP2002520878A (ja) 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
JPWO2006030562A1 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP2006304145A (ja) 高周波モジュール
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
WO2009096326A1 (ja) セラミック多層基板の製造方法及びセラミック多層基板
KR100506738B1 (ko) 리크를 방지할 수 있는 세라믹 패키지 밀봉 구조, 리크를방지할 수 있는 세라믹 패키지 및 상기 세라믹 패키지의제조 방법
JP4329762B2 (ja) チップ型電子部品内蔵型多層基板
KR100675223B1 (ko) 세라믹 패키지
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP2001284808A (ja) 積層回路基板
KR100541079B1 (ko) 세라믹 패키지 및 그 제조방법
JP2005197354A (ja) 半導体モジュール及びその製造方法
JP3758947B2 (ja) セラミックパッケージ
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
JP2004064604A (ja) 送受信制御装置
KR100970659B1 (ko) 고 신뢰성 다층 기판
JP4565979B2 (ja) 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機
JP2002359343A (ja) 半導体装置
JP2005322744A (ja) セラミック多層基板およびその製造方法
JP5838978B2 (ja) セラミック積層部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee