JP4583123B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP4583123B2
JP4583123B2 JP2004281662A JP2004281662A JP4583123B2 JP 4583123 B2 JP4583123 B2 JP 4583123B2 JP 2004281662 A JP2004281662 A JP 2004281662A JP 2004281662 A JP2004281662 A JP 2004281662A JP 4583123 B2 JP4583123 B2 JP 4583123B2
Authority
JP
Japan
Prior art keywords
input
electrode
conductor
module
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004281662A
Other languages
English (en)
Other versions
JP2006100361A (ja
Inventor
謙治 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004281662A priority Critical patent/JP4583123B2/ja
Publication of JP2006100361A publication Critical patent/JP2006100361A/ja
Application granted granted Critical
Publication of JP4583123B2 publication Critical patent/JP4583123B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、高精度基板を使用して作製され、携帯電話等の通信端末に用いられる高周波用モジュールに関するものである。
従来、モジュール基板、例えば、半導体素子や弾性表面波素子(以下、SAWチップという場合がある)を実装、搭載した高周波モジュールとして、比較的高密度の配線が可能な多層高周波モジュールが多用されている。この多層高周波モジュールは、アルミナやガラスセラミックなどの絶縁基板と、その表面に形成されたWやMo、Cu、Ag等の金属からなる配線導体とから構成されており、蓋体によって気密に封止したものや、有機樹脂で半導体素子やSAWチップを封止したものが提供されている。
近年、高集積化、高出力化が進むICやLSI等の半導体素子、微細加工が施されるSAWチップ、各種電子部品が搭載される混成集積回路装置等に適用されるモジュール基板においては、ICやLSI、SAWチップ等の性能安定性、実装容易性を確保するため、絶縁基板表面のコプラナリティ精度が厳しくなっている。特に、通信用の高周波モジュールにおいて、SAWチップがデュプレクサなどとして利用され、図6に示すように、モジュール基板51の表面にSAWチップ52を実装搭載することが提案されている。特に、SAWチップ52としては、図5に示すように、誘電体基板53の裏面に、櫛歯電極54と、少なくとも一対の入出力用端子55、55が被着形成され、さらに該櫛歯電極54と入出力用端子55の周囲にリング状接地用端子56が被着形成され、一方、モジュール基板57の表面には、入出力用電極58、58および接地用電極59が被着形成されており、入出力用電極58、58およびリング状接地用電極59をモジュール基板57表面の入出力用電極58、58および接地用電極59に導電性樹脂60または半田によって接着し実装してなる。
そして、一般に、リング状接地用電極59や入出力用電極58には、モジュール基板57内に設けられたビア導体61を通じて、モジュール基板57の裏面に形成された
接地用導体パターン62や、入出力裏面電極63と電気的に接続される。
かかる実装構造においては、リング状接地用端子56とリング状の接地用電極59との接着材60による接着によってこれらが封止材として機能し、櫛歯電極54や、入出力用端子55、入出力用電極58は気密に封止される。
そのために、上記SAWチップの性能安定性、実装信頼性および封止信頼性を確保するため、モジュール基板表面の高い平坦(コプラナリティ)精度が要求されている。また、同時に、基板表面に実装される半導体素子などの高集積化に伴い、モジュール基板におけるX−Y方向における寸法精度も要求されている。
従来のセラミックスを用いたモジュール基板は、アルミナやガラスセラミックスのグリーンシートに、貫通穴を形成し、WやMo、Cu、Ag等の金属からなる導体ペーストを充填してビア導体を形成し、さらにシート表面に導体ペーストを印刷形成し、積層、焼成することで作製されるが、かかる方法では、X−Y軸方向でのセラミック特有の収縮作用によって、微細な寸法制御ができず、高集積化、多ピン化のICを実装するモジュール基板には適用することが出来なかった。
このような問題を解決する手法として、上記セラミックグリーンシートの積層体を加圧しながら焼成したり、セラミックグリーンシートの表面に、焼成温度では焼結しない無機組成物の層を形成して同時焼成することによって、Z軸方向にのみ収縮させて、X−Y軸方向の収縮を抑制することによって、成形時の寸法を維持した高寸法精度のモジュール基板を製造することが提案されている。(例えば、特許文献1、2)
特開平7−86743号 特開2001−339166
しかしながら、上記のX−Y軸方向の収縮特性を制御する製造方法では、Z軸方向の基板収縮が大きい。そのために、図7に示すように、モジュール基板51の表面にSAWチップ52と接続される入出力用電極58および接地用電極59の入出力用電極58、58および接地用電極59の直下にビア導体61が形成され入出力用電極58、58および接地用電極59と直接接続されている場合、ビア導体形成領域と、ビア導体を形成していない領域とのそれぞれの焼結温度、収縮挙動が異なる結果、電極58、59が厚み方向に凸になりやすく、ビア導体61直上の電極58、59では極端に盛り上がる傾向にあった。そのため、図6のようなSAWチップを搭載した高周波モジュールにおいては、上記凹凸差によって実装不良、封止不良等が発生していた。
したがって、本発明は、モジュール基板の表面にSAWチップを実装搭載した高周波モジュールにおいて、X−Y軸方向の収縮特性を抑制して焼成された場合においても、モジュール基板表面を平坦に形成することが可能で、封止不良や実装不良などを抑制した高周波モジュールを提供することを目的とするものである。
本発明の高周波モジュールは、複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された平面導体層と、前記絶縁層を貫通するように形成されたビア導体とを具備するモジュール基板の表面に、弾性表面波素子が実装されており、該弾性表面波素子は、誘電体基板の裏面に、櫛歯電極と、一対の入出力用端子と、一対の入出力用端子および前記櫛歯電極の周囲に配置されたリング状接地用端子が被着形成されており、前記モジュール基板の表面には、一対の入出力用電極と、リング状接地用電極が被着形成されており、前記一対の入出力用端子を前記一対の入出力用電極へ、前記リング状接地用端子を前記リング状接地用電極へ、それぞれ導電性接着材によって接着して、前記弾性表面波素子を前記モジュール基板へ実装してなる高周波モジュールにおいて、前記一対の入出力用電極のうちの第1の入出力用電極が、該第1の入出力用電極と直接接続されたビア導体を含む複数の前記ビア導体を経由して前記モジュール基板裏面に形成された入力用または出力用導体パターンと電気的に接続されており、前記一対の入出力用電極のうちの第2の入出力用電極が、該第2の入出力用電極と直接接続されたビア導体を含む複数の前記ビア導体および前記モジュール基板の内部に形成された前記平面導体層を介して、前記モジュール基板の表面に形成されて電子部品または半導体部品が接続される前記平面導体層に電気的に接続されており、前記複数のビア導体は、平面的にみて、互いに異なる位置に設けられており、かつ前記第1の入出力用電極と直接接続されたビア導体および前記第2の入出力用電極と直接接続されたビア導体の長さが前記モジュール基板の厚さの20%以下であることを特徴とするものである。
より具体的には、前記リング状接地用電極が、該リング状接地用電極と直接接続されたビア導体を含む複数の前記ビア導体を経由して前記モジュール基板裏面に形成された接地用導体パターンと電気的に接続されていることを特徴とする。
また、前記複数のビア導体のうち、前記第1および第2の入出力用電極ならびに前記リング状接地用電極と直接接続されたビア導体以外のビア導体の長さが前記モジュール基板の厚さの60%以下であることが望ましい。
また、上記の構成において、前記複数のビア導体のうち、隣接するビア導体の心同士が、該ビア導体の直径以上離間していることが望ましい。
さらに、前記絶縁層の厚みが150μm以下であり、かつビア導体の直径が50〜200μmの大きさである場合に好適である。
また、前記ビア導体に絶縁層間平面導体が介装されているが望ましい。
そして、本発明におけるモジュール基板は、X−Y方向の焼成収縮量がZ方向の焼成収縮量よりも小さくなるように焼成される場合において最も効果的である。
本発明によれば、モジュール基板の接地用電極、入出力用電極のうちの少なくとも1つが、該電極と直接接続されたビア導体を含む複数のビア導体を経由して前記モジュール基板裏面に形成された所定の導体パターンと電気的に接続されている場合、この複数のビア導体を平面的にみて互いに異なる位置に設け、かつ各ビア導体の長さをいずれもモジュール基板の厚さの20%以下とすることによって、X−Y方向の収縮を抑制しながら焼成した場合であっても、モジュール基板の表面に設けた各種電極のビア導体による凹化が防止され、モジュール基板表面の平坦性(コプラナリティ)高めることができ、その結果、気密封止を行うSAWチップの気密性および実装信頼性を向上させるとともに、寸法精度の高い高周波モジュールを提供することができる。
以下、本発明の高周波モジュールについて、図面に基づいて説明する。図1は本発明のSAWチップを搭載した高周波モジュールの一例を示す概略断面図である。図1の高周波モジュールを構成するモジュール基板1は、複数のセラミック絶縁層を一括積層してなる積層体から構成された絶縁基板2を具備し、その絶縁層間、表面、裏面には、厚みが5〜20μmの平面導体層3が被着形成されている。また、異なる層に形成された2つ以上の平面導体層3を接続するために、各絶縁層を貫通して直径が50〜200μmのビア導体4が形成されている。
このモジュール基板1の表面には、SAWチップ5が搭載され、その搭載部には、SAWチップ5をフリップチップ実装するための電極パッド群が形成されている。
具体的に、モジュール基板1の表面に実装されるSAWチップ5の実装構造について説明する。図2(a)は、SAWチップ5の実装側表面の導体パターン図、図2(b)は高周波モジュール側の実装部の導体パターン図である。
図2(a)に示すように、SAWチップ5は、例えばタンタル酸リチウム単結晶、ランガサイト型結晶構造を有する例えばランタン−ガリウム−ニオブ系単結晶、四ホウ酸リチウム単結晶等の圧電性の単結晶から成る圧電基板10の表面に、一対の入出力用端子11a、11bと、励振電極である櫛歯電極12、およびこれらを囲むように、リング状接地用端子13が被着形成されている。一方、図2(b)に示すように、モジュール基板1側には、上記端子と対向する位置に、一対の入出力用電極14a、14b、およびこれらを囲むようにリング状接地用電極15が形成されている。そして、上記SAWチップ5が上記モジュール基板1の表面に半田実装される。そして、SAWチップ5の入出力端子11a、11bと、モジュール基板1側の入出力用電極14a、14b、SAWチップ5の接地用端子13とモジュール基板1側の接地用電極15とが半田などの導電性接着材16によって接着されフリップチップ実装される。かかる構成によって、リング状接地用端子13およびリング状接地用電極15によって囲まれた領域は、気密な空間17を形成し、励振電極である櫛歯電極12は、この気密空間17内に封止されている。
このモジュール基板1側のリング状接地用電極15には、直径が50〜200μmのビア導体4が複数接続され、絶縁基板2下面の接地用導体パターン3aと複数のビア導体4a、4a、4aおよび平面導体3a,3aを経由して電気的に接続されている。また、入力用電極14aにも同様にビア導体4が接続され、モジュール基板1の裏面に形成された入力用裏面電極3bと複数のビア導体4b、4b、4bおよび平面導体3b,3bを経由して接続されている。
本発明においては、ビア導体4a、4a、4aの平面的配置を示す図3に示すように、ビア導体4a、4a、4aや、ビア導体4b、4b、4bは、平面的にみて互いに異なる位置に設けられていることが重要である。
このように接続経路を、リング状接地用電極15や入力用電極14aから裏面の接地用導体パターン3aや入力用裏面電極3bまでビア導体によって直線的に接続することなく、平面導体を介して部分的にずらして平面的に異なる位置に設けることによって高周波モジュール1全体がZ方向に収縮した場合に、鉛直方向に形成されたビア導体4がZ方向への収縮が充分に進行しない場合であっても、部分的にずれた段差部でビア導体4が複数に分断されていることから、直線的に形成された場合に比較してビア導体4による絶縁基板2の表面側への突出が防止され、リング状接地用電極15や入力用電極14aなどの電極を形成した表面の平坦度を高めることができる。
さらに、本発明によれば、SAWチップにおける封止性、実装信頼性を高いレベルで向上させるために、リング状接地用電極15や入力用電極14aと直接接続されたビア導体3a,3bの長さをモジュール基板の全体厚さの20%以下にすることが重要である。これは、ビア導体3a,3bがリング状接地用電極15や入力用電極14aなどの電極を形成した表面の平坦度への影響が最も大きいことから、このビア導体3a,3bの長さをできる限り短くすることによって、そのビア導体3a、3bによる影響を抑制することができる。
なお、これらビア導体4は、電気回路を形成するためのものであることから、低抵抗化を図る上で、ビア導体4の直径は50〜200μmであることが望ましい。
さらに、ビア導体4における経路のずれ量,つまり、ビア導体4aの中心とビア導体4aの中心、ビア導体4aの中心とビア導体4aの中心とのずれ量m、mは、ビア導体4a,4aの直径d以上、望ましくは2d以上であることが望ましい。
また、図1〜図3の例では、リング状接地用電極15と接地用導体パターン3a、入力用電極14aと入力用裏面電極3bまでを3つのビア導体を含む経路で接続した場合について説明したが、この接続経路におけるビア導体の数は、2つであってもよいし、また4つ以上でもよいが、ビア導体4による突出を低減する上では、3つ以上のビア導体を設けることが望ましい。ただし、ビア導体の数が多くなるに従い、接続経路の長さが長くなり、引き回しに所定の面積も必要になることから、ビア導体の数は5個以下であることが望ましい。
また、複数のビア導体のうち、リング状接地用電極15や入力用電極14aと直接接続されたビア導体3a,3b以外のビア導体3a,3a,3b,3bの長さはモジュール基板の厚さの60%以下、特に50%以下、さらには40%以下であることが望ましい。これによってさらに平坦度を高めることができる。
さらに、本発明の高周波モジュールにおいては、図1の出力用電極14bに示すように、ビア導体4c、平面導体3c、ビア導体4cを経由してモジュール基板1の表面に形成された平面導体3dと電気的に接続する場合がある。
このような場合においても、出力用電極14bに直接接続するビア導体4c1の長さは、モジュール基板1における厚みの20%以下であることが望ましい。これによっても、出力用電極14bにおいてビア導体4c1が充分に収縮しない場合でもビア導体4c1の突出を防止することができる。
本発明の高周波モジュールは、上記のようなSAWチップ2の搭載のみならず、例えば、携帯通信用の高周波モジュールを構成する場合などにおいて、チップコンデンサ、インダクタ、抵抗等の電子部品、パワーアンプ、スイッチ、パワーコントロール、検波、電源コントロール等の半導体部品の群から選ばれる少なくとも1つの部品19が搭載されていてもよく、また、分波回路、合波回路、カプラ、バラン、フィルタの群から選ばれる少なくとも1種の受動回路20を具備してもよい。
このようなモジュール基板1内に種々の回路を内蔵させる上で、絶縁層2a〜2fの厚みは、150μm以下、前記絶縁層の総数が5層以上で形成されていることが好適である。
本発明の高周波モジュールにおける絶縁基板2を構成するセラミック材料としては、特に、ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物を焼成してなるガラスセラミック焼結体からなることによって、電極、平面導体層、ビア導体などをCu、Ag、Au、Ni、Pt、Pd又はそれらの混合物などを使用することが可能である。
用いられるガラス成分としては、少なくともSiOを含み、Al、B、ZnO、PbO、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも1種を含有したものであって、例えば、SiO−B系、SiO−B−Al系−MO系(但し、MはCa、Sr、Mg、BaまたはZnを示す)等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ba系ガラス、Pb系ガラス、Bi系ガラス等が挙げられる。これらガラスは、焼成によって結晶が析出する結晶化ガラスであることが基板強度を高める上で望ましい。
また、セラミックフィラーとしては、クォーツ、クリストバライト等のSiOや、Al、ZrO、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア等が好適に用いられる。
上記ガラス成分およびフィラー成分は、ガラス成分が10〜70重量%と、セラミックフィラー成分30〜90重量%の割合からなることが基板強度を高める上で望ましい。
本発明の高周波モジュールを作製するための具体的な方法について説明する。まず、上記ガラス粉末、またはガラス粉末とセラミックフィラー粉末との混合物に有機バインダー有機溶剤などを添加混合してスラリーを作製した後、ドクターブレード法やカレンダーロール法などによって、所定の厚みのセラミックグリーンシートを作製する。
その後、このセラミックグリーンシートにビア導体を形成するための貫通穴をマイクロドリルやパンチング、レーザー加工などによって形成した後、貫通穴内に、Cu、Ag、Au、Ni、Pt、Pd又はそれらの混合物などの導体のペーストをスクリーン印刷法などによって充填するとともに、種々の導体パターンに印刷する。
そして、ビア導体および平面導体層を形成したセラミックグリーンシートを積層圧着した後、850〜1000℃の温度で焼成することによって、平面導体層およびビア導体を具備する高周波モジュールを作製することができる。
本発明の高周波モジュールは、特に、X−Y方向の焼成収縮量がZ方向の焼成収縮量よりも小さくなるように焼成されたものに好適に適用される。これは、通常の焼成方法の場合、X、Y、Z方向に対して同様なレベルで焼成収縮するが、X−Y方向の焼成収縮量がZ方向の焼成収縮量よりも小さくなるように焼成した場合、Z方向のセラミックスの収縮量に対して、ビア導体の収縮量がそれに追従して十分に収縮しにくい。このような場合、本発明の高周波モジュールの構造を採用することによって、ビア導体による突出を低減し、基板表面の平坦度を高めることができる。
X−Y方向の焼成収縮量がZ方向の焼成収縮量よりも小さくなるように焼成する方法としては、例えば、特開2001−158670号に記載の方法に従えば、図5に示すように、セラミックグリーンシートの積層体21の上下面に、セラミックグリーンシートの焼成温度では焼結しにくい、難焼結性のセラミック材料を主成分とするシート22を積層した後、この積層体を焼成することによって、難焼結性セラミックシートが焼成しないことから、このシートとの摩擦力によってセラミックグリーンシート積層体21はX―Y方向の収縮が抑制され、Z方向に強制的に収縮することによって、X―Y方向の収縮を小さくし、寸法精度の高いモジュール基板を作製することができる。
なお、難焼結性セラミックシートは、アルミナ、シリカなど、焼成温度では焼結をしないセラミック材料を主成分とし、適宜、接着材としてガラスを適量添加したものをシート状に成形したものが使用される。また、焼成にあたってZ方向に圧力を印加することによって、よりZ方向の焼成収縮を促進し、X−Y方向の寸法精度の高いモジュール基板を作製することができる。
次に、本発明に係る高周波モジュールを作製した実施例について説明する。
SiO−Al−MgO−B−ZnO系ガラス60質量%、セラミックフィラーとして平均粒径が1μmのアルミナ粉末を40重量%との混合物に、有機バインダーとして、アクリル樹脂、溶剤としてトルエンを加え、混合してスラリーを作製した後、ドクターブレード法によりキャリアフイルム上にシート状に成形して厚さ50〜150μmのグリーンシートを作成した。
次に、このグリーンシートにパンチングにより、貫通孔を形成し、その内部にCu導体ペーストを充填して直径が150μmのビア導体を形勢した。導体ペースト中には、Cu粉末に、アクリル樹脂、トルエンを加え、均質混合して調整したものである。そして、このグリーンシートの表面に上記銅ペーストをスクリーン印刷法によって印刷しての電極や平面導体層を形成した。
その後、同様にして得られた5〜12枚のグリーンシートを積層圧着してグリーンシート積層体を形成した。
一方、平均粒径が1μmのアルミナ粉末97質量%に、SiO−Al−MgO−B−ZnO系ガラスを3質量%添加混合したものドクターブレード法によって厚さ250μmの難焼結性シートを2枚作製した。そして、前記グリーンシート積層体の上下面にこの難焼結性シートを積層圧着した。
そして、この積層体を400〜750℃の窒素雰囲気中で加熱処理してグリーンシート内や導体ペースト中の有機成分を分解除去した後、900℃の窒素雰囲気中で1時間焼成した。そして、表面に付着している難焼結性シートをサンドブラスト法によって除去した。焼成前後の寸法から求められるX−Y収縮率は0.5%と寸法精度の高いものであった。
この実施例においては、図2に示したようなSAWチップを実装する接地用電極と、裏面に形成した接地用導体層との接続経路に表1に示すようなビア導体数、ビア導体間のずれ量、電極と直接接続されたビア導体の長さ、電極と直接接続されたビア導体以外のビア導体の最大長さを、種々変更したものを作製した。なお、ビア導体数とは、各絶縁層にそれぞれビア導体が形成されるが、隣接するビア導体同士が鉛直方向に連結して並んだビア導体は1つとしてカウントした数である。
表1に示す条件でそれぞれ50個の評価サンプルを作製し、SAWチップにおける気密性の検査をヘリウムを用いてチエックし不良品の割合を表1に示した。具体的には、サンプルを5.3kg/cmのHe加圧雰囲気中に2時間分間保持した後、これを5×10−8atm・cc/cmの減圧中に保持し、Heが検出されたものを不良品とした。あわせて、評価サンプルのモジュール基板表面の平坦度を表面形状測定顕微鏡によって個々の平坦度を測定し、その平均値を表1に示した。なお、平均の平坦度が15μmを超えるものを不良品とした。
Figure 0004583123
表1より、電極と基板裏面の接地導体層とを1つの垂直なビア導体のみで形成した試料No.1では、平坦度が15μmを超えており、気密性も不十分であった。これに対して、電極パッドと基板裏面の平面導体層間を、異なる位置に形成した2つ以上のビア導体を含む経路で接続した本発明品はいずれも平坦度が15μm以下となっており、気密信頼性も高いものであった。
特に、前記電極パッドと直接接続されたビア導体以外のビア導体の長さがモジュール基板の全体厚みの60%以下であること、前記接続経路のずれ量が、前記電極パッド中心から、ビア導体の直径以上であることによって、平坦度がさらに改善され、また、ビア導体の数を増加させるに従い、平坦度は小さくなった。
本発明の高周波モジュールを説明するための概略断面図である。 本発明における(a)SAWチップの実装側表面の導体パターン図と、(b)高周波モジュール側の実装部の導体パターン図である。 ビア導体4a、4a、4aの平面的配置を示す図である。 本発明の他の高周波モジュールを説明するための概略断面図である。 X−Y方向の収縮を抑制して焼成するための方法を説明する図である。 従来の高周波モジュールの概略断面図である。 図6の高周波モジュールの要部拡大断面図である。
符号の説明
1 モジュール基板
2 絶縁基板
2a〜2f 絶縁層
3 平面導体層
4、4a,4a,4a ビア導体
5 弾性表面波素子
10 圧電基板
11a、11b 入出力用端子
12 櫛歯電極
13 リング状接地用端子
14a、14b 入出力用電極
15 リング状接地用電極
16 導電性接着材

Claims (7)

  1. 複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された平面導体層と、前記絶縁層を貫通するように形成されたビア導体とを具備するモジュール基板の表面に、弾性表面波素子が実装されており、該弾性表面波素子は、誘電体基板の裏面に、櫛歯電極と、一対の入出力用端子と、一対の入出力用端子および前記櫛歯電極の周囲に配置されたリング状接地用端子が被着形成されており、前記モジュール基板の表面には、一対の入出力用電極と、リング状接地用電極が被着形成されており、前記一対の入出力用端子と前記一対の入出力用電極とを、前記リング状接地用端子と前記リング状接地用電極とを、それぞれ導電性接着材によって接着して、前記弾性表面波素子を前記モジュール基板へ実装してなる高周波モジュールにおいて、
    前記一対の入出力用電極のうちの第1の入出力用電極が、該第1の入出力用電極と直接接続されたビア導体を含む複数の前記ビア導体を経由して前記モジュール基板裏面に形成された入力用または出力用導体パターンと電気的に接続されており、前記一対の入出力用電極のうちの第2の入出力用電極が、該第2の入出力用電極と直接接続されたビア導体を含む複数の前記ビア導体および前記モジュール基板の内部に形成された前記平面導体層を介して、前記モジュール基板の表面に形成されて電子部品または半導体部品が接続された前記平面導体層に電気的に接続されており、前記複数のビア導体は、平面的にみて、互いに異なる位置に設けられており、かつ前記第1の入出力用電極と直接接続されたビア導体および前記第2の入出力用電極と直接接続されたビア導体の長さが前記モジュール基板の厚さの20%以下であることを特徴とする高周波モジュール。
  2. 前記リング状接地用電極が、該リング状接地用電極と直接接続されたビア導体を含む複数の前記ビア導体を経由して前記モジュール基板裏面に形成された接地用導体パターンと電気的に接続されていることを特徴とする請求項1記載の高周波モジュール。
  3. 前記複数のビア導体のうち、前記第1および第2の入出力用電極ならびに前記リング状接地用電極と直接接続されたビア導体以外のビア導体の長さが前記モジュール基板の厚さの60%以下であることを特徴とする請求項1または請求項のいずれか記載の高周波モジュール。
  4. 前記複数のビア導体のうち、隣接するビア導体の心同士が、該ビア導体の直径以上離間していることを特徴とする請求項1乃至請求項のいずれか記載の高周波モジュール。
  5. 前記絶縁層の厚みが150μm以下であることを特徴とする請求項1乃至請求項のい
    ずれか記載の高周波モジュール。
  6. 記ビア導体の直径が50〜200μmの大きさであることを特徴とする請求項5に記載の高周波モジュール。
  7. 前記モジュール基板が、X−Y方向の焼成収縮量がZ方向の焼成収縮量よりも小さくなるように焼成されたものであることを特徴とする請求項1乃至請求項のいずれか記載の高周波モジュール。
JP2004281662A 2004-09-28 2004-09-28 高周波モジュール Expired - Fee Related JP4583123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004281662A JP4583123B2 (ja) 2004-09-28 2004-09-28 高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004281662A JP4583123B2 (ja) 2004-09-28 2004-09-28 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2006100361A JP2006100361A (ja) 2006-04-13
JP4583123B2 true JP4583123B2 (ja) 2010-11-17

Family

ID=36239920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004281662A Expired - Fee Related JP4583123B2 (ja) 2004-09-28 2004-09-28 高周波モジュール

Country Status (1)

Country Link
JP (1) JP4583123B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135769B2 (ja) * 2006-11-13 2013-02-06 パナソニック株式会社 弾性表面波デバイスの製造方法
CN113411069A (zh) * 2021-06-03 2021-09-17 成都频岢微电子有限公司 一种体声波滤波器装置及提升带外抑制的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302209A (ja) * 1991-03-29 1992-10-26 Clarion Co Ltd 中空素子構造
JPH05335747A (ja) * 1992-05-27 1993-12-17 Matsushita Electric Ind Co Ltd セラミック多層基板
JPH0786743A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
JP2001339166A (ja) * 2000-05-30 2001-12-07 Kyocera Corp 多層配線基板及びその製造方法
JP2002270989A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JP2004214469A (ja) * 2003-01-07 2004-07-29 Hitachi Ltd 電子デバイスおよびその製造方法
JP2004214582A (ja) * 2003-01-09 2004-07-29 Mitsubishi Electric Corp 低温焼成多層セラミック基板の放熱構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302209A (ja) * 1991-03-29 1992-10-26 Clarion Co Ltd 中空素子構造
JPH05335747A (ja) * 1992-05-27 1993-12-17 Matsushita Electric Ind Co Ltd セラミック多層基板
JPH0786743A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
JP2001339166A (ja) * 2000-05-30 2001-12-07 Kyocera Corp 多層配線基板及びその製造方法
JP2002270989A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JP2004214469A (ja) * 2003-01-07 2004-07-29 Hitachi Ltd 電子デバイスおよびその製造方法
JP2004214582A (ja) * 2003-01-09 2004-07-29 Mitsubishi Electric Corp 低温焼成多層セラミック基板の放熱構造

Also Published As

Publication number Publication date
JP2006100361A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
KR100690260B1 (ko) 탄성표면파 소자 실장기판, 그것을 사용한 고주파 모듈 및통신기기
WO2006046461A1 (ja) チップ型電子部品を内蔵した多層基板及びその製造方法
US7417196B2 (en) Multilayer board with built-in chip-type electronic component and manufacturing method thereof
JP2002520878A (ja) 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
JP2007273914A (ja) 配線基板および配線基板の製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP4583123B2 (ja) 高周波モジュール
JP4703207B2 (ja) 配線基板
JP4565979B2 (ja) 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機
JP4535801B2 (ja) セラミック配線基板
JP2007173651A (ja) 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置
JP2002043758A (ja) 多層基板及びその製造方法
JP2005101366A (ja) 高周波モジュール
JP4501524B2 (ja) セラミック多層基板およびその製造方法
JP2004087989A (ja) 多層配線基板
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2002050869A (ja) 多層配線基板の製造方法
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP2006041241A (ja) セラミック配線基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP3879276B2 (ja) セラミック多層基板の製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JP5668867B2 (ja) 多層配線基板、プローブカード及び多層配線基板の製造方法
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2011029534A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees