KR20010015440A - 하이브리드 적층체 및 이의 제조방법 - Google Patents

하이브리드 적층체 및 이의 제조방법 Download PDF

Info

Publication number
KR20010015440A
KR20010015440A KR1020000043057A KR20000043057A KR20010015440A KR 20010015440 A KR20010015440 A KR 20010015440A KR 1020000043057 A KR1020000043057 A KR 1020000043057A KR 20000043057 A KR20000043057 A KR 20000043057A KR 20010015440 A KR20010015440 A KR 20010015440A
Authority
KR
South Korea
Prior art keywords
powder
functional material
material layer
layer
substrate
Prior art date
Application number
KR1020000043057A
Other languages
English (en)
Other versions
KR100344923B1 (ko
Inventor
나카오슈야
가메다히로카즈
구로다시게유키
다나카겐지
고지마마사루
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR20010015440A publication Critical patent/KR20010015440A/ko
Application granted granted Critical
Publication of KR100344923B1 publication Critical patent/KR100344923B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
    • B32B5/30—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being formed of particles, e.g. chips, granules, powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/16—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by features of a layer formed of particles, e.g. chips, powder or granules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/08—Glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Glass Compositions (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 하이브리드 적층체는 제 1 분말의 압축체를 함유하고 있는 기판층; 및 상기 기판층과 접촉해 있고, 제 2 분말의 압축체를 함유하고 있는 기능 재료층을 포함하고 있으며, 여기에서, 상기 제 1 분말의 압축체는 글래스 재료를 포함하고 있고; 상기 제 2 분말의 압축체는 유전성, 자성, 저항성 및 절연성으로부터 선택된 적어도 1개의 특정한 전기적 특성을 가지고 있는 세라믹 재료를 포함하고 있으며; 상기 제 1 분말의 적어도 일부는 소결 상태에 있고; 상기 제 2 분말은 미소결 상태에 있으며, 상기 기판층의 재료의 일부가 상기 기능 재료층에 분산되거나 또는 유동됨으로써 함께 접착되는 특징이 있다.

Description

하이브리드 적층체 및 이의 제조방법{Hybrid Laminate and Manufacturing Method Thereof}
본 발명은 하이브리드 적층체 및 이의 제조방법에 관한 것이다. 보다 상세히하면, 유전성, 자성, 저항성 및 절연성 등의 특정한 전기적 특성을 가지고 있는 세라믹 재료를 함유하고 있는 기능 재료층을 포함하고 있으며, 다층 회로기판과 칩 형태의 전자부품 등의 전자부품에 유리하게 사용될 수 있는 하이브리드 적층체 및 그의 제조방법에 관한 것이다.
본 발명의 흥미가 되는 적층체로서, 예를 들어, 적층 구조를 가지고 있는 다층 회로기판 또는 전자부품에 제공되어 있는 적층 구조를 가지고 있는 칩 형태의 부품 본체가 된다. 이러한 다층 회로기판과 부품 본체의 내부 구조에는, 통상, 내부전극 또는 비어홀(via hole) 접속부 등의 내부 도전부재가 형성되어 있다.
상술한 바와 같이, 다층 회로기판과 부품 본체에 사용되는 기판이 세라믹으로 구성될 때에는, 기판의 제조에 있어서 세라믹을 소결하는 기판의 베이킹(baking) 공정이 통상 필요하다. 그 결과, 내부 도전부재도 또한 기판의 베이킹 공정 동안에 베이킹 처리된다.
최근, 전자장치의 분야에서 신호의 고주파화와 고속화의 요구를 만족시키기 위해서, 상술한 내부 도전부재의 도전성분으로서 은, 금 및 구리 등의 저항이 낮은 금속을 사용해야 한다.
이러한 배경하에서, 은, 금 및 구리 등의 저항이 낮은 금속의 도전성분이 제공된 내부 도전부재를 구성하기 위해서, 기판을 소결시킬 때와 동시에 기판은 예를 들어 1000℃ 이하의 온도에서 소결가능해야 한다. 따라서, 기판의 성분 재료로서는, 세리믹에 부가하여 세라믹의 소결 보조제로서의 기능이 있는 글래스(glass)를 함유하고 있는 복합 재료가 유리하게 사용되고 있다.
상술한 바와 같이, 글래스 및 세라믹의 조합으로 구성된 기판을 구비하고 있는 글래스-세라믹 다층 회로기판을 사용함으로써, 고밀도 배선 및 박층화 구성이 실현될 수 있다. 이에 의해, 최근의 칩 형태의 전자부품의 소형화 및 경량화의 경향에 대응하여, 칩 형태의 부품이 소형화 및 경량화로 실장될 회로기판의 구성에 대한 요구를 유리하게 만족시킬 수 있다.
이와 연관되어, 글래스-세라믹 다층 회로기판의 한 구현예로서, 기판을 형성할 글래스 분말 및 세라믹 분말을 함유하고 있는 그린시트 상에, 유전성, 자성 등의 특정한 전기적 특성을 가지고 있는 세라믹으로 이루어진 분말을 함유하고 있는 기능 재료 슬러리(slurry)를 코팅하거나 또는 성형에 의해 형성된 그린시트를 적층시킴으로써 형성되는 기능 재료를 기판과 동시에 베이킹함으로써 얻게 되는 글래스-세라믹 다층 회로기판이 된다. 상술한 글래스-세라믹 다층 회로기판에 따라서, 특정한 기능 또는 다기능을 회로기판에 제공할 수 있다.
상술한 글래스-세라믹 다층 회로기판을 제조할 때에, 기능 재료는 기판과 동시에 베이킹된다. 따라서, 기판에 함유되어 있는 글래스 분말과 동일한 글래스 분말을 기능 재료 슬러리에 적당량 첨가시킴으로써, 계면에서 격리(separation) 등의 결점의 발생을 방지하도록, 베이킹 동안에 기판과 기능 재료 슬러리 사이의 팽창 계수에서의 차이와 소결 동안에 수축비에서의 차이를 최소화시킨다.
부가하여, 상술한 기능 재료 슬러리를 사용하는 글래스-세라믹 다층 회로기판에 사용되는 제조방법과 실질적으로 동일한 제조방법을 이용함으로써 마더(mother) 적층체를 형성한 후에, 이 마더 적층체를 절단함으로써 복수개의 전자부품의 부품 본체로서 사용되는 칩을 얻을 수 있다.
도 8은 상술한 방법에 의해 제조되는 커패시터 1의 단면도를 도시한다.
커패시터 1은 기능 재료층 2와 이 기능 재료층의 2의 양측과 접촉하도록 배치되어 있는 기판 3, 4를 가지고 있는 적층체로 구성된 부품 본체 5를 포함하고 있다. 기능 재료층 2와 기판 3, 4의 각 계면을 따라서, 기능 재료층 2와 기판 3, 4 사이에서 기능 재료층 2와 서로 대향하게, 내부 도전부재로서의 내부전극 6, 7이 형성되어 있다. 내부전극 6, 7은 각각 부품 본체 5의 대향하는 단면 8, 9까지 연장되어 있고, 이 단면 8, 9에 형성된 외부전극 10, 11에 각각 접속되어 있다.
상술한 부품 본체 5는 마더 적층체의 절단에 의해 얻어지고, 이 마더 적층체는 기능 재료층 2, 기판 3, 4 및 내부전극 6, 7에 각각 대응하는 소자를 구비하고 있다.
기판 3, 4는 베이킹 실시전의 단계에서 글래스 분말 및 세라믹 분말을 함유하고 있다. 또한, 기능 재료층 2는 베이킹 실시전의 단계에서 유전성을 가지고 있는 유전체 세라믹으로 이루어진 분말을 함유하고 있다. 베이킹 공정 후에, 마더 적층체 또는 부품 본체 5를 각각 얻는다. 베이킹 동안에 기판 3, 4와 기능 재료층 2 사이의 팽창 계수에서의 차이와 소결 동안에 이들의 수축비에서의 차이를 최소화시키기 위해서, 기능 재료층 2를 형성할 기능 재료 슬러리에 기판 3, 4에 함유되어 있는 글래스 분말과 동일한 글래스 분말을 적당량 첨가한다.
상술한 바와 같이, 커패시터 1에서, 기능 재료층 2는 내부전극 6, 7 사이에서 보다 큰 정전용량을 얻도록 유전체 세라믹을 함유하고 있다. 따라서, 기능 재료층 2에 함유되어 있는 유전체 세라믹의 밀도가 높은 것이 양호하다.
그러나, 베이킹 동안에 기판 3, 4와 기능 재료층 2 사이의 팽창 계수에서의 차이와 소결 동안에 이들의 수축비에서의 차이를 최소화시키기 위해서는, 기판 3, 4에 함유되어 있는 글래스 분말과 동일한 글래스 분말을 기능 재료층 2에 적당량을 첨가할 필요가 있다. 그 결과, 기능 재료층 2에 함유되어 있는 유전체 세라믹의 밀도가 감소될 수 있고, 기능 재료층 2에서 요구되는 유전성이 어떤 경우에는 악화될 수 있다.
도 1은 본 발명의 제 1 구현예에 따른 하이브리드 적층체로서 다층 회로기판 21의 일부를 도시하는 단면도이다.
도 2는 도 1에 도시된 다층 회로기판 21의 일부에 의해 실현되는 등가회로를 도시한다.
도 3은 본 발명의 제 2 구현예에 따른 커패시터 41의 단면도이다.
도 4는 본 발명의 제 3 구현예에 따른 인덕터 61의 단면도이다.
도 5는 본 발명의 제 4 구현예에 따른 인덕터 61a의 단면도이다.
도 6은 본 발명의 제 5 구현예에 따른 레지스터 81의 단면도이다.
도 7은 실시예 2에서 제작되었던 도 4에 도시된 인덕터 61의 임피던스의 주파수 특성을 도시하는 그래프이다.
도 8은 본 발명의 흥미가 되는 종래 기술의 커패시터 1의 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
21 ... 다층 회로기판
22, 24, 26, 43, 44, 64, 65, 83, 84 ... 기판층
23, 25, 42, 62, 63, 77, 78, 82 ... 기능 재료층
27, 28 ... 커패시터 전극
29, 30, 67, 68, 69 ... 인덕터 전극
31 ... 접지전극
32, 33 ... 외부 단자전극
34∼39, 70, 71 ... 비어홀 접속부
45, 66, 66a, 85 ... 부품 본체
46, 47 ... 내부전극
50, 51, 75, 76, 88, 89 ... 외부전극
상술한 문제점들을 극복하기 위해서, 본 발명의 한 바람직한 구현예는, 제 1 분말의 압축체(compact)를 함유하고 있는 기판층; 및 상기 기판층과 접촉해 있고, 제 2 분말의 압축체를 함유하고 있는 기능 재료층을 포함하고 있는 하이브리드 적층체를 제공하여, 여기에서, 상기 제 1 분말의 압축체는 글래스 재료를 포함하고 있고; 상기 제 2 분말의 압축체는 유전성, 자성, 저항성 및 절연성으로부터 선택된 적어도 1개의 특정한 전기적 특성을 가지고 있는 세라믹 재료를 포함하고 있으며; 상기 제 1 분말의 적어도 일부는 소결 상태에 있고; 상기 제 2 분말은 미소결 상태에 있으며, 상기 기판층의 재료의 일부가 상기 기능 재료층에 분산되거나 또는 유동됨으로써 함께 접착되는 특징이 있다.
상술한 하이브리드 적층체에서, 기판층의 재료의 일부는 기능 재료층의 전 영역에 걸쳐서 분산되거나 또는 유동되는 것이 바람직하고, 제 2 분말은 모두 기판층의 재료에 의해 함께 접착되는 것이 바람직하다.
또한, 상술한 하이브리드 적층체에서, 제 1 분말의 적어도 일부는 제 2 분말의 소결 온도보다 낮은 융점을 가지고 있는 것이 바람직하다.
또한, 상술한 하이브리드 적층체에서, 글래스 재료는 소결에 의해 일어나는 용해를 통해서 글래스화되는 재료를 포함하고 있는 것이 바람직하다.
또한, 상술한 하이브리드 적층체에서, 제 1 분말의 압축체는 세라믹 재료를 더 포함하고 있는 것이 바람직하다.
또한, 상술한 하이브리드 적층체에서, 제 1 분말의 압축체는 알루미나를 함유하고 있는 혼합물 및, 어놀싸이트계(anorthite) 결정화글래스, 붕규산글래스 및 코오디어라이트계(cordierite) 결정화글래스 중의 적어도 1종을 포함하고 있는 것이 바람직하다.
상술한 하이브리드 적층체는 복수개의 기판층을 구비하고 있고, 이 복수개의 기판층이 그들 사이에 형성된 기능 재료층과 함께 적층되는 구조를 가지고 있어도 되고; 또는 복수개의 기능 재료층을 구비하고 있고, 이 복수개의 기능 재료층이 그들 사이에 형성된 기판층과 함께 적층되는 구조를 가지고 있어도 된다. 후자의 경우에, 복수개의 기능 재료층은 제 1 및 제 2 기능 재료층을 포함하고 있어도 되고, 제 1 기능 재료층에 함유되어 있는 세라믹 재료와 제 2 기능 재료층에 함유되어 있는 세라믹 재료는 전기적 특성이 서로 달라도 된다.
상술한 하이브리드 적층체를 전자부품에 적용하는 경우에, 이 하이브리드 적층체는 표면 및/또는 내부에 형성된 도전부재를 더 포함하고 있다.
본 발명의 다른 바람직한 구현예는 상술한 바와 같은 하이브리드 적층체의 제조방법을 제공한다. 상술한 기술적인 문제점들을 해결하기 위해서, 하이브리드 적층체의 제조방법은, 글래스 재료를 함유하고 있는 제 1 분말을 준비하는 제 1 공정; 상기 제 1 분말의 적어도 일부를 소결시키기에 충분한 온도에서는 소결되지 않고, 유전성, 자성, 저항성 및 절연성으로부터 선택된 적어도 1개의 전기적 특성을 가지고 있는 제 2 분말을 준비하는 제 2 공정; 상기 제 1 분말을 함유하고 있는 생 상태의 기판층과, 상기 기판층에 접촉해 있도록 형성되어 있고 상기 제 2 분말을 함유하고 있는 생 상태의 기능 재료층을 구비하고 있는 생 상태의 하이브리드 적층체를 제작하는 제 3 공정; 및 상기 제 1 분말의 적어도 일부는 소결되고, 상기 기판층의 재료의 일부를 상기 기능 재료층에 분산시키거나 또는 유동시켜서 상기 제 2 분말을 소결시키지 않고 함께 접착시키는 소정의 온도에서 생 상태의 적층체를 베이킹하는 제 4 공정을 포함하고 있다.
상술한 하이브리드 적층체의 제조방법의 제 1 공정에서, 기판층은 제 1 분말을 함유하고 있는 제 1 그린시트 상태로 준비되는 것이 바람직하다.
또한, 상술한 하이브리드 적층체의 제조방법의 제 1 공정에서, 기능 재료층은 제 2 분말을 함유하고 있는 제 2 그린시트 상태로 준비되는 것이 바람직하고, 제 1 공정은 제 1 그린시트와 제 2 그린시트가 접촉해 있게 제 2 그린시트를 적층시키는 공정을 더 포함하고 있어도 된다.
본 발명의 그 외의 이점 및 특징은 첨부된 도면을 참조하여 본 발명의 하기 기술로부터 명확해질 것이다.
도 1은 본 발명의 제 1 구현예에 따른 다층 회로기판 21의 일부를 도시하는 단면도이다. 도 2는 도 1에 도시된 다층 회로기판의 일부에 의해 실현되는 등가 회로를 도시한다.
다층 회로기판 21은 위로부터 기판층 22, 이와 접촉해 있는 기능 재료층 23, 이와 접촉해 있는 기판층 24, 이와 접촉해 있는 기능 재료층 25 및 이와 접촉해 있는 기판층 26을 가지고 있는 적층 구조로 구성되어 있다.
기능 재료층 23을 통해 상호 대향하고 있게 내부 도전부재로서의 커패시터 전극 27, 28이 형성되어 있다. 또한, 기판층 24와 기능 재료층 25 사이의 계면을 따라서 내부 도전부재로서의 인덕터 전극 29, 30이 형성되어 있다. 아울러, 기능 재료층 25와 기판층 26 사이의 계면을 따라서 내부 도전부재로서의 접지전극 31이 형성되어 있다.
다층 회로기판 21의 표면상에, 보다 구체적으로는, 기판층 22의 외측면 상에, 외부 도전부재로서의 외부 단자전극 32, 33이 형성되어 있다.
한쪽의 외부 단자전극 32는 비어홀 접속부 34를 통해서 한쪽의 커패시터 전극 27에 접속되어 있고, 다른쪽의 외부 단자전극 33은 비어홀 접속부 35를 통해서 다른쪽의 커패시터 전극 28에 접속되어 있다. 한쪽의 커패시터 전극 27은 비어홀 접속부 36을 통해서 한쪽의 인덕터 전극 29의 한쪽 단에 접속되어 있고, 이 인덕터 전극 29의 다른쪽 단은 비어홀 접속부 37을 통해서 접지전극 31에 접속되어 있다. 다른쪽의 커패시터 전극 28은 비어홀 접속부 38을 통해서 다른쪽의 인덕터 전극 30의 한쪽 단에 접속되어 있고, 이 인덕터 전극 30의 다른쪽 단은 비어홀 접속부 39를 통해서 접지전극 31에 접속되어 있다.
상술한 바와 같이, 다층 회로기판 21은 도 1에 도시된 다층 회로기판의 일부에 의해 도 2에 도시된 바와 같은 등가 회로를 실현한다. 도 2에서, 정전용량 C는 커패시터 전극 27, 28에 의해 주어지고, 인덕턴스 L1, L2는 인덕터 전극 30, 29에 의해 주어진다.
상술한 바와 같은 다층 회로기판 21를 제조하기 위해서, 기판층 22, 24, 26을 형성할 그린시트를 준비하고, 기능 재료층 23, 25를 형성할 그린시트를 준비한다. 특정 그린시트의 표면상에는 내부 도전부재가 되는 커패시터 전극 27, 28, 인덕터 전극 29, 30 및 접지전극 31이 형성되어 있고, 특정 그린시트에는 내부 도전부재로서의 비어홀 접속부 34∼39가 형성되어 있다.
다음으로, 이들 그린시트들은 도 1에 도시된 바와 같은 단면 구조를 가지고 있도록 적층되어 있고, 프레스 후에 적당한 조건에서 베이킹된다. 이어서, 외부 도전부재로서의 외부 단자전극 32, 33이 형성된다. 외부 단자전극 32, 33은 베이킹 실시전의 단계에서 형성되어도 된다.
기판층 22, 24, 26을 형성할 그린시트는 글래스 분말을 함유하고 있고, 바람직하게는 또한 세라믹 분말을 함유하고 있다.
상술한 글래스 분말을 구성하는 글래스 재료는 베이킹에 의한 용해를 통해서 글래스화되는 재료를 포함하고 있어도 된다. 글래스 재료로서는, 예를 들어, 어놀싸이트계 결정화글래스를 유리하게 사용하고, 부가하여, 붕규산글래스, 코오디어라이트계 결정화글래스 등을 사용할 수 있다.
상술한 세라믹 분말을 구성하는 재료로서는, 예를 들어 알루미나가 유리하게 사용된다.
상술한 글래스 분말과 세라믹 분말을 함유하고 있는 그린시트를 얻기 위해서, 글래스 분말과 세라믹 분말에 분산제, 바인더(binder) 등을 혼합함으로써 슬러리를 제작하고, 그 다음에 이 슬러리를 닥터 블레이드법을 사용하여 도포함으로써 시트 성형이 실시된다.
상기 분산제로서는, 물, 톨루엔, 알콜 또는 이들의 혼합물을 사용할 수 있고, 상기 바인더로서는 부틸수지, 아크릴수지, 우레탄수지, 비닐아세테이트수지, 폴리비닐 알콜 등을 사용할 수 있다.
부가하여, 필요한 경우에는, 상술한 슬러리에 가소제, 분산제, 변형제 등을 첨가하여도 된다.
그린시트의 성형에는, 닥터 블레이드법에 부가하여, 압출 성형, 롤(roll) 성형 및 분말 프레스 성형 등의 방법들이 있다.
기능 재료층 23, 25를 형성할 그린시트는 특정한 전기적 특성을 가지고 있는 세라믹 재료로 구성된 분말을 함유하고 있다.
본 구현예에서는, 기능 재료층 23 상에 커패시터 전극 27, 28이 형성되므로, 기능 재료층 23을 형성할 그린시트는 티탄산바륨계 세라믹 분말 등의 유전성을 가지고 있는 유전체 세라믹 분말을 함유하고 있다.
기능 재료층 25 상에 인덕터 전극 29, 30이 형성되므로, 기능 재료층 25를 형성할 그린시트는 페라이트(ferrite) 등의 자성을 가지고 있는 자성체 세라믹 분말을 함유하고 있다.
이러한 특정한 전기적 특성을 가지고 있는 기능 세라믹 분말은 분산제 및 바인더를 첨가함으로써 슬러리 상태가 되고, 그 다음에 이 슬러리를 닥터 블레이드법을 사용하여 도포함으로써 그린시트가 성형된다.
기능 재료층 23, 25의 슬러리에 함유되어 있는 분산제 및 바인더는 상술한 기판층 22, 24, 26의 슬러리에 함유되어 있는 분산제 및 바인더와 동일하여도 되고, 또는 달라도 된다.
기능 재료층 23, 25용 그린시트의 성형에 대해서, 닥터 블레이드법 이외에, 압출 성형법, 롤 성형법 및 분말 프레스 성형법 등을 사용할 수 있다.
기능 재료층 23, 25를 형성할 그린시트를 얻은 후에, 이 그린시트와 기판층 22, 24, 26을 형성할 그린시트를 번갈아 적층시키는 대신에, 기판층 22, 24, 26을 형성할 그린시트에 기능 재료층 23, 25를 형성할 슬러리를 분산 도포, 롤 도포, 침적(dip) 도포, 인쇄 등의 방법으로 도포할 수 있다.
베이킹 공정에 적용되는 온도는 기능 재료층 23, 25에 각각 함유되어 있는 기능 세라믹 재료 분말이 소결되지는 않지만, 기판층 22, 24, 26에 함유되어 있는 글래스 분말은 용해시킬 수 있다. 결과적으로, 이 베이킹 공정에 의해, 기판층 22, 24, 26 및 기능 재료층 23, 25에 함유되어 있는 바인더 등이 제거된다. 부가하여, 기판층 22, 24, 26에 함유되어 있는 글래스 분말을 구성하는 글래스는 용해되고, 따라서 이 기판층 22, 24, 26은 고착된다. 동시에, 기판층 22, 24, 26에 함유되어 있는 글래스 분말의 용해에 의해 발생되는 용해 글래스의 일부는 기능 재료층 23, 25에 분산되거나 유동되며, 주로 모세관 작용에 의해 그 내부에 침투한다. 그 결과, 이 침투된 글래스는 기능 세라믹 재료 분말들 사이의 갭을 충전하고, 이들 기능 세라믹 재료 분말들을 함께 접착시킨다.
기능 재료층 23, 25에 함유되어 있는 기능 세라믹 재료 분말이 보다 미립화될 때에, 글래스의 점성 유동을 일으키는 모세관 작용이 보다 커지고, 따라서 글래스의 보다 밀집한 충전 상태를 용이하게 달성할 수 있다.
상술한 바와 같이, 도 1에 도시된 다층 회로기판 21을 얻는다.
이렇게 기술된 다층 회로기판 21의 제조방법으로부터 알 수 있는 바와 같이, 기능 재료층 23, 25에 함유되어 있는 기능 세라믹 재료와 기판층 22, 24, 26에 함유되어 있는 글래스 재료 사이의 조합은 우수한 흡습성을 가지고 있는 것이 바람직하다.
기능 재료층 23, 25에 분산 또는 유동되는 글래스는 기능 재료와 반응할 수 있고, 그 결과 어떤 경우에는 액상 소결이 진행될 수 있다. 상술한 반응에 의해, 치명적인 결점이 발생하지 않을 수도 있다. 그러나, 소결 후에 치수 정밀도의 향상을 고려하여, 기능 세라믹 재료로서는 글래스 재료와 반응할 가능성이 거의 없는 재료를 선택하는 것이 바람직하다.
도 1에 도시된 다층 회로기판 21에서, 이 다층 회로기판 21의 일부를 변형함으로써, 예를 들어, 칩 형태의 LC 필터 부품이 형성될 수 있다. 즉, 도 1에 도시되어 있는 외부 단자전극 32, 33 및 비어홀 접속부 34, 35를 생략하고, 도 1에서 파선으로 도시된 부분에서 외부 단자전극을 단면으로서 형성하고, 각 외부 단자전극에 커패시터 전극 27, 28을 접속시킴으로써, 도 2에 도시된 바와 같은 등가회로를 가지고 있는 LC 필터 부품이 형성될 수 있다.
도 3은 본 발명의 제 2 구현예에 따른 커패시터 41을 도시하는 단면도이다.
커패시터 41에는, 기능 재료층 42, 및 이 기능 재료층 42의 양측에서 기능 재료층 42와 접촉하도록 형성된 기판층 43, 44를 가지고 있는 하이브리드 적층체로 구성된 부품 본체 45가 형성되어 있다.
기능 재료층 42와 기판층 43, 44의 각 계면을 따라서 내부 도전부재로서 내부전극 46, 47이 형성되어 있고, 아울러 이 내부전극 46, 47은 기능 재료층 42와 기판층 43, 44 사이에서 기능 재료층 42와 서로 대향하도록 형성되어 있다. 내부전극 46, 47은 부품 본체 45의 대향하는 각 단면 48, 49까지 연장되어 있고, 단면 48, 49에 외부 도전부재로서 형성된 외부전극 50, 51에 접속되어 있다.
부품 본체 45는 마더 적층체를 절단함으로써 얻을 수 있고, 마더 적층체는 기능 재료층 42, 기판층 43, 44 및 내부전극 46, 47에 각각 대응하는 각개의 소자를 구비하고 있다.
부품 본체 45를 형성하는 마더 적층체는 상술한 다층 회로기판 21를 제조하는데에 사용되는 방법과 실질적으로 유사한 방법으로 제조될 수 있다.
즉, 베이킹 실시전의 단계에서, 마더 적층체에 형성되어 있는 기판층 43, 44는 글래스 분말 및 세라믹 분말을 함유하고 있다. 부가하여, 베이킹 실시전의 단계에서, 기능 재료층 42는 유전성을 가지고 있는 유전체 세라믹으로 이루어진 분말을 함유하고 있고, 글래스 재료는 함유하고 있지 않다. 베이킹 공정에서, 기판층 43, 44에 함유되어 있는 글래스 분말의 적어도 일부는 소결되고, 기판층 43에 함유되어 있는 세라믹 분말은 단단하게 함께 접착되고 기판층 44에 함유되어 있는 세라믹 분말도 단단하게 함께 접착되며, 기판층 43, 44에 함유되어 있는 글래스 재료의 일부는 기능 재료층 42에 분산되거나 유동된다. 따라서, 기능 재료층 42에 함유되어 있는 유전체 세라믹 분말은 소결되지 않고 글래스 재료가 기능 재료층 42에 분산 또는 유동됨으로써 단단하게 함께 접착된다.
도 4는 본 발명의 제 3 구현예에 따른 인덕터 61을 도시하는 단면도이다.
인덕터 61에는 상호 접착하도록 배치된 2개의 기능 재료층 62, 63과, 이 기능 재료층 62, 63의 측면에서 이 기능 재료층 62, 63의 각각에 접촉하도록 형성된 기판층 64, 65를 구비하고 있는 하이브리드 적층체로 구성된 부품 본체 66이 형성되어 있다.
기능 재료층 62와 기판층 64 사이의 계면을 따라서 인덕터 전극 67이 형성되어 있고, 기능 재료층 62와 기능 재료층 63 사이의 계면을 따라서 인덕터 전극 68이 형성되어 있으며, 기능 재료층 63과 기판층 65 사이의 계면을 따라서 인덕터 전극 69가 형성되어 있다. 부가하여, 기능 재료층 62를 관통하도록 비어홀 접속부 70이 형성되어 있고, 기능 재료층 63을 관통하도록 비어홀 접속부 71이 형성되어 있다.
인덕터 전극 67∼69 및 비어홀 접속부 70, 71은 내부 도전부재로서 사용되고, 인덕터 전극 67, 비어홀 접속부 70, 인덕터 전극 68, 비어홀 접속부 71 및 인덕터 전극 69는 이 순서로 접속되어 있다. 그 결과, 일부에서 코일 형태로 연장 부분을 가지고 있는 인덕터 도체 72가 형성되어 있다. 인덕터 도체 72의 각 단부는 부품 본체 66의 대향하는 단면 73, 74까지 연장하며, 각 단면 73, 74 상에서 외부 도전부재로서 형성된 외부전극 75, 76에 접속되어 있다.
상술한 부품 본체 66도 마더 적층체를 절단함으로써 얻을 수 있고, 이 마더 적층체는 기능 재료층 62, 63, 기판층 64, 65, 인덕터 전극 67∼69 및 비어홀 접속부 70, 71에 각각 대응하는 소자를 가지고 있다.
상술한 바와 같이 부품 본체 66을 얻게 하는 마더 적층체는 다층 회로기판 21 또는 부품 본체 45의 제조에 사용되는 방법과 실질적으로 유사한 방법에 의해 제조될 수 있다.
즉, 베이킹 실시전의 단계에서, 기판층 64, 65는 글래스 분말 및 세라믹 분말을 함유하고 있다. 부가하여, 베이킹 실시전의 단계에서, 기능 재료층 62, 63은 자성을 가지고 있는 자성체 세라믹으로 이루어진 분말을 함유하고 있고, 글래스 재료는 함유하고 있지 않다. 베이킹 공정에서, 기판층 64, 65에 함유되어 있는 글래스 재료는 기능 재료층 62, 63에 분산되거나 유동된다. 그 결과, 기능 재료층 62, 63에 함유되어 있는 자성체 분말은 단단하게 함께 접착된다.
도 5는 본 발명의 제 4 구현예에 따른 인덕터 61a를 도시하는 단면도이다. 도 5에 도시된 인덕터 61a는 도 4에 도시된 인덕터 61에 구비된 소자에 대응하는 다수의 소자를 구비하고 있고, 도 5에서 도 4에 도시된 소자에 대응하는 소자에는 동일한 참조부호를 부여하고, 이에 대한 설명은 생략할 것이다.
도 5에 도시된 인덕터 61a에서는, 부품 본체 66a에서, 기능 재료층 62와 기판층 64와의 사이, 및 기능 재료층 63과 기판층 65와의 사이에 각각 또 다른 기능 재료층 77, 78이 형성되는 특징이 있다.
기능 재료층 77, 78은 베이킹 공정에서 수축을 억제하도록 작용하며, 베이킹 실시전의 단계에서는 세라믹 분말은 함유하고 있으며, 글래스 재료는 함유하고 있지 않다. 본 구현예에서 사용되는 세라믹 분말로서는, 세라믹이 인덕터 61a에 필요한 전기적 특성에 악영향을 미치지 않기만 하면, 유전성, 자성, 저항성 및 절연성 등의 임의의 전기적 특성을 가지고 있는 세라믹 분말을 사용할 수 있다. 예를 들면, 절연성을 가지고 있는 알루미나 등의 세라믹 재료는 안정하게 사용될 수 있다.
베이킹 공정에서, 기판층 64, 65에 함유되어 있는 글래스 재료는 기능 재료층 77, 78, 62, 63에 분산되거나 유동되며, 이 기능 재료층 77, 78, 62, 63에 함유되어 있는 세라믹 분말을 함께 단단하게 접착시킨다.
상술한 베이킹 공정에서, 기능 재료층 77, 78에 의한 수축 억제 작용은, 특히 기판층 64, 65에 함유되어 있는 글래스 재료와 기능 재료층 62, 63에 함유되어 있는 세라믹 재료가 상호 반응할 때에, 그 결과 기능 재료층 62, 63이 평면 방향을 따라서 수축하는 경향이 나타나는 현저한 효과를 보인다. 기능 재료층 77, 78에 함유되어 있는 알루미나 등의 세라믹 분말이 글래스 재료와는 거의 반응하지 않으므로, 기능 재료층 77, 78의 평면 방향으로의 수축이 실질적으로 발생하지 않으며, 그 결과 기능 재료층 77, 78과 접촉해 있는 기능 재료층 62, 63의 수축을 유리하게 억제한다.
상술한 기능 재료층 77, 78은 기능 재료층 62, 63과 접촉하게 형성되는 것이 유리하지만, 기능 재료층 77, 78은 부품 본체 66a의 다른 부분에 형성되어도 된다. 또한, 이 기능 재료층 77, 78 등의 수축 억제를 목적으로 하는 기능 재료층은 다층 회로기판 21, 커패시터 41 등에도 적용될 수 있다.
도 6은 본 발명의 제 5 구현예에 따른 저항기 81를 도시하는 단면도이다.
저항기 81에는 기능 재료층 82와 이 기능 재료층 82의 양측과 접촉하도록 배치된 기판층 83, 84를 구비하고 있는 하이브리드 적층체로 구성된 부품 본체 85가 형성되어 있다.
부가하여, 부품 본체 85의 대향하는 단면 86, 87 상에는, 외부전극 88, 89가 형성되고, 외부전극 88, 89는 기능 재료층 82의 각 단면에 각각 접속된다.
부품 본체 85는 상술한 커패시터 41 등의 경우와 유사하게 마더 적층체를 절단함으로써 얻을 수 있고, 마더 적층체는 기능 재료층 82 및 기판층 83, 84에 각각 대응하는 각개의 소자를 구비하고 있다.
베이킹 실시전의 단계에서 부품 본체 85를 얻게 하는 마더 적층체에서, 기판층 83, 84는 글래스 분말 및 세라믹 분말을 함유하고 있다. 부가하여, 베이킹 실시전의 단계에서, 기능 재료층 82는 저항성을 가지고 있는 저항체 세라믹으로 이루어진 분말을 함유하고 있고, 글래스 재료는 함유하고 있지 않다. 베이킹 공정에서, 기판층 83, 84에 함유되어 있는 글래스 재료는 기능 재료층 82에 분산되거나 유동되어, 기능 재료층 82에 함유되어 있는 세라믹 분말을 단단하게 함께 접착시킨다.
상기에 기술된 구현예들에서는, 기능 재료층 23, 25, 42, 62, 63, 77, 78, 82 각각에는 특정한 전기적 특성을 가지고 있는 단지 1종류의 세라믹 분말만이 함유되어 있지만, 복수 종류의 세라믹 분말을 함유하고 있어도 된다. 예를 들어, 유전체 세라믹 분말과 자성체 세라믹 분말을 함께 혼합하여 함유하고 있어도 된다.
다음으로, 본 발명을 보다 구체적인 실시예를 기초로하여 설명한다.
[실시예 1]
실시예 1은 도 3에 도시된 바와 같은 커패시터 41을 제조하는 것이다.
먼저, 기판층 43, 44의 원료 성분으로서 입경이 약 5㎛의 Si-Ca-Al-Mg계 글래스 분말과 입경이 약 0.5㎛의 알루미나 분말을 준비하였고, 전자의 분말을 60중량부 후자의 분말을 40중량부의 비율로 혼합하였다. 그 다음에, 이 혼합물에 분산제 및 바인더를 첨가하였고, 혼합하여서, 슬러리를 얻었다.
슬러리로부터 기포를 제거한 후에, 이 슬러리를 닥터 블레이드법을 사용하여 도포함으로써, 시트를 형성하였고, 그 다음에 이를 건조함으로써 두께 300㎛의 기판층 43, 44를 형성할 제 1 그린시트를 제작하였다.
한편, 기능 재료층 42의 유전체 세라믹 분말로서 입경이 약 0.7㎛ 이고, 비유전율(ε)이 1700의 타탄산바륨계 세라믹 분말을 사용함으로써, 상술한 제 1 그린시트를 제조하는 방법과 유사한 방법으로 두께 18㎛의 기능 재료층 42를 형성할 제 2 그린시트를 제작하였다.
다음으로, 제 2 그린시트의 양측에, 내부전극 46, 47의 유효 대향 영역의 크기가 3㎜2이 되도록 은페이스트를 베이킹함으로써 내부전극 46, 47을 형성하였다. 그 다음에, 제 1 그린시트를 그들 사이에 제 2 그린시트가 있도록 적층하였고, 1000㎏/㎠의 압력으로 프레스하였다. 이어서, 이렇게 얻은 생 상태의 마더 적층체를 880℃의 온도에서 2시간 베이킹하였다.
이 베이킹된 마더 적층체의 외관을 관찰할 때에, 전체적인 휨과 기능 재료층 42와 기판층 43, 44의 각개의 계면에서 박리 등의 결점이 존재하지 않으므로, 우수한 마더 적층체를 얻었다. 또한, 평면 방향으로의 수축율은 1.2％ 이었고, 흡수율은 0％ 이었다.
아울러, 베이킹 후에 마더 적층체를 절단함으로써, 부품 본체 45를 형성할 칩을 얻었고, 은페이스트를 베이킹함으로써 부품 본체 45에 외부전극 50, 51이 형성되어서, 커패시터 41를 완성하였다. 커패시터 41에 관해서, 기능 재료층 42의 정전용량을 LCR 미터(meter)로 측정하였고, 이로부터 얻은 비유전율(ε)은 1㎒에서 170 이었다.
한편, 비교예 1 및 2로서, 기능 재료층을 형성할 그린시트를 성형하기 위해 슬러리에 붕규산글래스 분말을 40체적％ 및 50체적％ 첨가한다는 것을 제외하고는, 상술한 실시예와 유사한 조작을 실시하였고, 이에 의해 베이킹된 마더 적층체 및 커패시터를 제작하였다. 그 다음에, 흡수율, 수축율 및 비유전율(ε)를 각각 얻었다.
하기 표 1에서, 실시예 및 비교예 1, 2의 흡수율, 수축율 및 비유전율(ε)를 나타내었다.
실시예 비교예 1 비교예 2
글래스 첨가량 0체적％ 40체적％ 50체적％
흡수율 0％ 0％ 0％
수축율 1.2％ 11.2％ 11.3％
ε 170 47 34
상기 표 1로부터 알 수 있는 바와 같이, 실시예에 비교예 1, 2와 동일한 베이킹 온도를 적용하더라도, 비교예 1, 2와 비교하여 높은 비유전율(ε)를 얻을 수 있고, 수축율도 또한 억제할 수 있다.
부가하여, 또 다른 비교예에서, 30체적％의 글래스를 함유하고 있는 기능 재료층 42는 880℃의 온도에서의 베이킹에 의해 고밀도화되지 않았다.
아울러, 기능 재료층 42에 함유되어 있는 유전체 세라믹 분말로서, 예를 들어 티탄산지르콘산납분말 등의 다른 유전체 세라믹 분말을 사용하는 경우에도, 상술한 경우와 실질적으로 유사한 결과를 얻었다.
[실시예 2]
실시예 2는 도 4에 도시된 구조룰 가지고 있는 인덕터 61를 제조하는 것이다.
먼저, 기판층 64, 65를 형성하는 제 1 그린시트로서, 상기 실시예 1에 준비된 재료와 유사한 재료를 준비하였다.
한편, 기능 재료층 62, 63에 함유되어 있는 자성체 세라믹 분말로서 입경이 약 0.5㎛의 Ni-Zn계 페라이트 분말을 사용함으로써, 이 페라이트 분말과 인쇄용 바니시(varnish)를 혼합하였고, 이에 의해 페이스트 형태의 인쇄용 슬러리를 제작하였다.
다음으로, 한쪽의 기판층 65를 형성할 그린시트 상에서, 은페이스트를 사용하는 인쇄 및 상술한 인쇄용 슬러리를 사용하는 인쇄를 반복적으로 실시함으로써, 기능 재료층 62, 63의 형성에 부가하여 인덕터 전극 67∼69 및 비어홀 접속부 70, 71이 형성되었다. 인덕터 전극 67∼69 및 비어홀 접속부 70, 71에 의해 형성되는 인덕터 도체는 1.5턴(turns)을 가지고 있도록 설계되었다.
다음으로, 다른쪽의 기판층 64를 형성할 그린시트를 적층하여 하이브리드 적층체를 형성하였고, 기판층 65를 형성할 그린시트로부터 기판층 64를 형성할 그린시트까지의 하이브리드 적층체를 100㎏/㎠으로 프레스하였다.
다음으로, 이렇게 형성된 생 상태의 마더 적층체를 공기 중에서 880℃의 온도에서 2시간 동안 베이킹하였다.
이 베이킹된 마더 적층체의 외관을 관찰할 때에, 전체적인 휨과 기능 재료층 62와 기판층 64, 기능 재료층 63과 기판층 64 및 기능 재료층 63과 기판층 65의 각 계면에서 박리 등의 결점이 존재하지 않으므로, 우수한 마더 적층체를 얻었다. 또한, 평면 방향으로의 수축율은 0.8％ 이었고, 흡수율은 0％ 이었다.
아울러, 베이킹 후에 마더 적층체를 절단함으로써, 부품 본체 66을 형성할 칩을 얻었고, 은페이스트를 베이킹함으로써 부품 본체 66에 외부전극 75, 76이 형성되어서, 인덕터 61를 완성하였다. 인덕터 61에 관해서, 임피던스의 주파수 특성을 측정하였고, 필터 성능을 평가하였다. 도 7에서, 임피던스 대 주파수 변화를 나타내었다.
도 7에서, 임피던스(Z)는 Z = R+jX로 표현되고, 임피던스를 복소수로 표시할 때에, R은 복소수의 실수부이고, X는 복소수의 허수부이다. 사인파의 신호를 입력하는 경우에, 위상과 동일한 부분을 R로서 측정하고, 위상의 변위분을 X로 측정하며, ｜Z｜는 R2+X2의 제곱근, 즉 (R2+X2)1/2를 나타낸다.
도 7에 도시된 바와 같이, 상술한 실시예에서 얻은 인덕터 61에 따르면, 100㎒에서 임피던스 17Ω의 필터 기능을 달성할 수 있다.
기능 재료층 62, 63에 함유되어 있는 자성체 세라믹 분말로서 Mn-Zn계 페라이트 분말 등의 다른 자성체 세라믹 분말을 사용하는 경우에도, 상술한 경우와 실질적으로 유사한 결과를 얻었다.
상술한 구현예에서, 평면 방향으로의 수축율이 0.8％ 이었지만, 기능 재료층 62, 63에 사용되는 Ni-Zn계 페라이트의 합성도가 낮을 때에, 어떤 경우에는 평면 방형으로의 수축율이 5％ 이상이었다. 이 이유는, 기능 재료층 62, 63에 분산되거나 유동되는 글래스 재료가 페라이트 재료와 반응하고, 그 결과 액상 소결이 진행되기 때문이다. 상술한 수축의 억제 및 치수 정밀도의 향상을 위해서, 도 5에 도시된 바와 같은 또 다른 기능 재료층 77, 78을 구비하고 있는 구성을 이용하는 것이 바람직하다. 도 5에 도시된 구조에서, 입경이 약 0.5㎛의 알루미나를 함유하고 있는 기능 재료층 77, 78을 각각 8㎛의 두께로 형성하였을 때에, 평면 방향으로의 수축율은 약 0.5％ 정도로 억제되었다.
[실시예 3]
실시예 3은 도 6에 도시된 바와 같은 구조를 가지고 있는 저항기 81를 제조하는 것이다.
기판층 83, 84를 형성하는 그린시트로서, 상기 실시예 1에 준비된 그린시트와 유사한 제 1 그린시트를 준비하였다.
한편, 기능 재료층 82에 함유되어 있는 저항체 세라믹 분말로서 입경이 약 1㎛의 산화루비듐(RuO) 분말을 인쇄용 바니시와 혼합하였고, 그 결과 페이스트 형태의 인쇄용 슬러리를 제작하였다.
다음으로, 한쪽의 기판층 84를 형성할 그린시트의 전면에 상기 인쇄용 슬러리를 두께 18㎛로 스크린 인쇄에 의해 도포하였고, 다른쪽의 기판층 83을 형성할 그린시트와 한쪽의 기판층 84를 형성할 그린시트를 적층시킨 다음에, 100㎏/㎠으로 프레스하였다.
다음으로, 이렇게 형성된 생 상태의 마더 적층체를 공기 중에서 880℃의 온도에서 2시간 동안 베이킹하였다.
이 베이킹된 마더 적층체의 외관을 관찰할 때에, 전체적인 휨과 기능 재료층 82와 기판층 83 및 기능 재료층 82와 기판층 84의 각 계면에서 박리 등의 결점이 존재하지 않으므로, 우수한 마더 적층체를 얻었다. 또한, 평면 방향으로의 수축율은 3.0％ 이었고, 흡수율은 0％ 이었다.
아울러, 베이킹 후에 마더 적층체를 절단함으로써, 부품 본체 66을 형성할 칩을 얻었고, 은페이스트를 베이킹함으로써 부품 본체 66에 외부전극 88, 89가 형성되어서, 저항기 81를 완성하였다. 저항기 81에 관해서, 저항치를 체적저항을 얻기 위해서 측정하였고, 그 결과 0.03Ω㎜를 얻었다.
기능 재료층 82에 함유되어 있는 저항체 세라믹 분말로서, RuO 분말 이외의 또 다른 저항체 세라믹 분말을 사용하는 경우에도, 상술한 경우와 실질적으로 유사한 결과를 얻었다.
상술한 실시예 1∼3에서는, 각각 단독의 기능을 가지고 있는 커패시터 41, 인덕터 61, 61a 또는 저항기 81의 각 특성을 평가하였지만, 단독의 기능을 가지고 있는 전자부품에 대한 평가는 예를 들어 도 1에 도시된 다층 회로기판 21에도 적용될 수 있다. 이 이유는 다층 회로기판 21, 또 다른 다층 회로기판 또는 하이브리드 전자장치는 각각 단독의 기능을 가지고 있는 복수개의 전자부품으로 구성된 조립체로서 고려될 수 있기 때문이다.
이제까지 상술한 바와 같이, 본 발명의 구성에 따르면, 하이브리드 적층체를 얻기 위해서 저온에서 베이킹을 실시할 수 있고, 기능 재료층에서, 특정한 전기적 특성을 가지고 있는 세라믹 재료를 함유하고 있는 제 2 분말을 함께 단단하게 접착시키기에 충분한 양으로 기판층의 글래스 재료를 분산시키거나 유동시키기에 충분하므로, 기능 재료층의 특정한 전기적 특성을 가지고 있는 세라믹 재료의 밀도를 높일 수 있다. 그 결과, 기능 재료층에서, 세라믹 재료의 특정한 전기적 특성을 최대한으로 이용할 수 있고, 본 발명의 하이브리드 적층체를 전자부품에 적용할 때에, 우수한 전기적 특성을 가지고 있는 전자부품을 실현하는 것이 가능하다.
부가하여, 하이브리드 적층체에 필요한 기계적 강도를 제공하도록 기판층을 형성하고, 하이브리드 적층체에 전기적 특성을 제공하도록 기능 재료층을 형성하므로, 하이브리드 적층체에 특정한 전기적 특성 또는 다수의 전기적 기능을 임의로 제공할 수 있다. 그 결과, 임의의 기능을 가지고 있는 전자부품을 실현할 수 있고, 다양한 기능을 가지고 있는 전자부품을 실현할 수 있다.
예를 들면, 기능 재료층이 제 1 및 제 2 기능 재료층으로 구성되고, 제 1 기능 재료층에 함유되어 있는 세라믹 재료와 제 2 기능 재료층에 함유되어 있는 세라믹 재료가 전기적 특성이 서로 다르게 설계되는 경우에는, LC 필터 등의 복합적 특성을 가지고 있는 전자부품을 용이하게 실현할 수 있다.
아울러, 기능 재료층에 함유되어 있는 세라믹 재료와 기판층에 함유되어 있는 글래스 재료의 조합에 관해서, 서로 반응하지 않는 상술한 2개의 재료를 사용할 때에, 베이킹시에 수축을 억제하는 기능을 기능 재료층에 제공할 수 있으므로, 치수 정확도가 우수한 하이브리드 적층체를 얻을 수 있다.
기판층의 재료의 일부가 기능 재료층의 전 영역에 걸쳐서 분산되거나 유동되도록 설계되고, 제 2 분말이 모두 기판층의 재료에 의해 함께 강하게 접착되도록 설계되므로, 기능 재료층의 기계적 강도를 한층 더 높일 수 있다.
제 1 분말의 적어도 일부가 제 2 분말의 소결 온도보다 낮은 융점을 가지고 있도록 설계될 때에, 상술한 바와 같은 베이킹 공정에서, 제 2 분말을 소결시키지 않고도 기판층의 재료의 일부를 사용함으로써 제 2 분말을 함께 보다 용이하게 접착시킬 수 있다.
부가하여, 본 발명에서, 기판층에 함유되어 있는 제 1 분말의 압축체가 세라믹 분말을 함유하고 있을 때에, 하이브리드 적층체의 기계적 강도를 한층 더 높일 수 있다.
이제까지, 본 발명은 바람직한 구현예들을 참조하여 특정하게 도시하고 기술하였지만, 당업계에 기술자들에게는 본 발명이 본 발명의 범위를 벗어나지 않는 한도내에서 상기 변형 이외에도 다양한 변화가 가능하다는 것이 이해될 것이다.

Claims (13)

  1. 제 1 분말의 압축체(compact)를 함유하고 있는 기판층; 및
    상기 기판층과 접촉해 있고, 제 2 분말의 압축체를 함유하고 있는 기능 재료층을 포함하고 있는 하이브리드 적층체로서,
    상기 제 1 분말의 압축체는 글래스 재료를 포함하고 있고;
    상기 제 2 분말의 압축체는 유전성, 자성, 저항성 및 절연성으로부터 선택된 적어도 1개의 특정한 전기적 특성을 가지고 있는 세라믹 재료를 포함하고 있으며;
    상기 제 1 분말의 적어도 일부는 소결 상태에 있고;
    상기 제 2 분말은 미소결 상태에 있으며, 상기 기판층의 재료의 일부가 상기 기능 재료층에 분산되거나 또는 유동됨으로써 함께 접착되는 것을 특징으로 하는 하이브리드 적층체.
  2. 제 1 항에 있어서, 상기 기판층의 재료의 일부는 상기 기능 재료층의 전 영역에 걸쳐서 분산되거나 또는 유동되며, 상기 제 2 분말의 실질적인 모든 분말은 상기 기판층의 재료에 의해 함께 접착되는 것을 특징으로 하는 하이브리드 적층체.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 분말의 적어도 일부는 상기 제 2 분말의 소결 온도보다 낮은 융점을 가지고 있는 것을 특징으로 하는 하이브리드 적층체.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 글래스 재료는 소결에 의해 일어나는 용해를 통해서 글래스화되는 재료를 포함하고 있는 것을 특징으로 하는 하이브리드 적층체.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 분말의 압축체는 세라믹 재료를 더 포함하고 있는 것을 특징으로 하는 하이브리드 적층체.
  6. 제 5 항에 있어서, 상기 제 1 분말의 압축체는 알루미나를 함유하고 있는 혼합물, 및 어놀싸이트계(anorthite) 결정화글래스, 붕규산글래스 및 코오디어라이트계(cordierite) 결정화글래스 중의 적어도 1종을 포함하고 있는 것을 특징으로 하는 하이브리드 적층체.
  7. 제 1 항 또는 제 2 항에 있어서, 복수개의 기판층을 더 구비하고 있고, 상기 복수개의 기판층이 그들 사이에 형성된 상기 기능 재료층과 함께 적층되는 것을 특징으로 하는 하이브리드 적층체.
  8. 제 1 항 또는 제 2 항에 있어서, 복수개의 기능 재료층을 더 구비하고 있고, 상기 복수개의 기능 재료층이 그들 사이에 형성된 상기 기판층과 함께 적층되는 것을 특징으로 하는 하이브리드 적층체.
  9. 제 8 항에 있어서, 상기 복수개의 기능 재료층은 제 1 기능 재료층 및 제 2 기능 재료층을 구비하고 있고, 상기 제 1 기능 재료층에 함유되어 있는 세라믹 재료와 상기 제 2 기능 재료층에 함유되어 있는 세라믹 재료는 전기적 특성이 서로 다른 것을 특징으로 하는 하이브리드 적층체.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 하이브리드 적층체의 표면 및/또는 내부에 형성된 도전부재를 더 포함하고 있으며, 상기 기판층, 상기 기능 재료층 및 상기 도전부재는 전자부품을 구성하는 것을 특징으로 하는 하이브리드 적층체.
  11. 글래스 재료를 함유하고 있는 제 1 분말을 준비하는 제 1 공정;
    상기 제 1 분말의 적어도 일부를 소결시키기는 온도에서는 소결되지 않고, 유전성, 자성, 저항성 및 절연성으로부터 선택된 적어도 1개의 전기적 특성을 가지고 있는 제 2 분말을 준비하는 제 2 공정;
    상기 제 1 분말을 함유하고 있는 생 상태의 기판층과, 상기 기판층에 접촉해 있도록 형성되어 있고 상기 제 2 분말을 함유하고 있는 생 상태의 기능 재료층을 구비하고 있는 생 상태의 하이브리드 적층체를 제작하는 제 3 공정; 및
    상기 제 1 분말의 적어도 일부는 소결되고, 상기 기판층의 재료의 일부를 상기 기능 재료층에 분산시키거나 또는 유동시켜서 상기 제 2 분말을 소결시키지 않고 함께 접착시키는 소정의 온도에서, 생 상태의 적층체를 베이킹하는 제 4 공정을 포함하고 있는 것을 특징으로 하는 하이브리드 적층체의 제조방법.
  12. 제 11 항에 있어서, 상기 제 1 공정에서, 상기 기판층은 상기 제 1 분말을 함유하고 있는 제 1 그린시트 상태로 준비되는 것을 특징으로 하는 하이브리드 적층체의 제조방법.
  13. 제 12 항에 있어서, 상기 제 1 공정에서, 상기 기능 재료층은 상기 제 2 분말을 함유하고 있는 제 2 그린시트 상태로 준비되고, 상기 제 1 공정은 상기 제 1 그린시트와 상기 제 2 그린시트가 접촉해 있게 상기 제 2 그린시트를 적층시키는 공정을 포함하고 있는 것을 특징으로 하는 하이브리드 적층체의 제조방법.
KR1020000043057A 1999-07-27 2000-07-26 하이브리드 적층체 및 이의 제조방법 KR100344923B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21154699A JP3601679B2 (ja) 1999-07-27 1999-07-27 複合積層体の製造方法
JP11-211546 1999-07-27

Publications (2)

Publication Number Publication Date
KR20010015440A true KR20010015440A (ko) 2001-02-26
KR100344923B1 KR100344923B1 (ko) 2002-07-20

Family

ID=16607623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043057A KR100344923B1 (ko) 1999-07-27 2000-07-26 하이브리드 적층체 및 이의 제조방법

Country Status (6)

Country Link
US (1) US6306511B1 (ko)
JP (1) JP3601679B2 (ko)
KR (1) KR100344923B1 (ko)
DE (1) DE10033984A1 (ko)
GB (1) GB2354483B (ko)
TW (1) TW495774B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753231B1 (ko) * 2004-11-22 2007-08-30 알프스 덴키 가부시키가이샤 회로 기판 및 그 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP2001047423A (ja) * 1999-08-09 2001-02-20 Murata Mfg Co Ltd 複合積層体およびその製造方法
JP3554962B2 (ja) * 1999-10-28 2004-08-18 株式会社村田製作所 複合積層体およびその製造方法
DE10106049A1 (de) * 2001-02-09 2002-09-12 Siemens Ag Glaskeramische Zusammensetzung und Verfahren zum Herstellen einer Glaskeramik unter Verwendung der glaskeramischen Zusammensetzung
US6759740B2 (en) * 2001-03-30 2004-07-06 Kyocera Corporation Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
JP2002368422A (ja) * 2001-04-04 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板及びその製造方法
DE10145363A1 (de) * 2001-09-14 2003-04-10 Epcos Ag Verfahren zur Herstellung eines keramischen Substrats und keramisches Substrat
US6835463B2 (en) * 2002-04-18 2004-12-28 Oakland University Magnetoelectric multilayer composites for field conversion
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US6893710B2 (en) 2003-04-18 2005-05-17 Yageo Corporation Multilayer ceramic composition
US7128472B2 (en) * 2003-07-31 2006-10-31 International Business Machines Corporation Method and apparatus for providing optoelectronic communication with an electronic device
WO2005104639A1 (ja) * 2004-04-20 2005-11-03 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに圧電共振部品
JP4587758B2 (ja) * 2004-09-22 2010-11-24 京セラ株式会社 ガラスセラミック基板
JP4583121B2 (ja) * 2004-09-27 2010-11-17 京セラ株式会社 ガラスセラミック基板
JP4557003B2 (ja) 2005-07-01 2010-10-06 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
US20070060969A1 (en) * 2005-09-15 2007-03-15 Burdon Jeremy W Implantable co-fired electrical feedthroughs
US7998561B2 (en) 2008-10-23 2011-08-16 Samsung Electro-Mechanics Co., Ltd. Ceramic laminate and method of manufacturing ceramic sintered body
JP2013051389A (ja) * 2011-08-01 2013-03-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法
CN109819585A (zh) * 2017-11-20 2019-05-28 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH0811696B2 (ja) * 1993-04-22 1996-02-07 日本電気株式会社 多層ガラスセラミック基板とその製造方法
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
WO1996039298A1 (en) * 1995-06-06 1996-12-12 Sarnoff Corporation Method for the reduction of lateral shrinkage in multilayer circuit boards on a support

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753231B1 (ko) * 2004-11-22 2007-08-30 알프스 덴키 가부시키가이샤 회로 기판 및 그 제조방법

Also Published As

Publication number Publication date
GB2354483B (en) 2001-08-08
DE10033984A1 (de) 2001-03-08
GB2354483A (en) 2001-03-28
JP3601679B2 (ja) 2004-12-15
GB0014182D0 (en) 2000-08-02
JP2001030419A (ja) 2001-02-06
TW495774B (en) 2002-07-21
KR100344923B1 (ko) 2002-07-20
US6306511B1 (en) 2001-10-23

Similar Documents

Publication Publication Date Title
KR100344923B1 (ko) 하이브리드 적층체 및 이의 제조방법
KR100352780B1 (ko) 다층 세라믹 기판 및 그의 제조방법
JP3407716B2 (ja) 複合積層電子部品
US7243424B2 (en) Production method for a multilayer ceramic substrate
JP5056528B2 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
US6588097B2 (en) Method of manufacturing multilayered ceramic substrate and green ceramic laminate
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
WO1992014275A1 (en) Dielectric filter
JP2851966B2 (ja) 積層型誘電体フィルター
JP2000264724A (ja) 誘電体セラミック組成物及びセラミック多層基板
JPS5917232A (ja) 複合積層セラミツク部品およびその製造方法
JP2004186395A (ja) セラミック基板の製造方法
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP5114141B2 (ja) 電子部品およびその製造方法
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JP4817855B2 (ja) コンデンサ内蔵配線基板およびその製造方法
JPH1155058A (ja) 積層セラミック複合部品
JPH11340634A (ja) 積層体およびその製造方法
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
KR100233464B1 (ko) 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법
KR100582641B1 (ko) 저온 동시소성 페라이트-세라믹 복합체 및 그 제조방법
JP2000264722A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP2006066743A (ja) コンデンサ内蔵ガラスセラミック多層配線基板およびその製造方法
JP2000183538A (ja) セラミック多層基板
JPS5917294A (ja) 複合積層セラミツク部品とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 18