JP5114141B2 - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP5114141B2
JP5114141B2 JP2007237533A JP2007237533A JP5114141B2 JP 5114141 B2 JP5114141 B2 JP 5114141B2 JP 2007237533 A JP2007237533 A JP 2007237533A JP 2007237533 A JP2007237533 A JP 2007237533A JP 5114141 B2 JP5114141 B2 JP 5114141B2
Authority
JP
Japan
Prior art keywords
electronic component
inductor
glass
component according
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007237533A
Other languages
English (en)
Other versions
JP2009071016A (ja
Inventor
亮 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007237533A priority Critical patent/JP5114141B2/ja
Publication of JP2009071016A publication Critical patent/JP2009071016A/ja
Application granted granted Critical
Publication of JP5114141B2 publication Critical patent/JP5114141B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品及びその製造方法に関するものであり、特に、高周波モジュールとしての電子部品およびその製造方法に関するものである。
近年、携帯電話をはじめとする無線通信機器は、小型化および高機能化が進んでいる。これに伴い、無線通信機器等に使用される高周波モジュール用デバイス等の電子部品も小型化が進んでおり、インダクタやキャパシタのような受動素子を集積した、受動素子集積化部品が要求されている。
ところで、これまで受動素子集積化部品は、受動素子を基板内へ内蔵、集積することによって小型化が図られてきた。
例えば、特許文献1では、キャパシタンス素子とインダクタンス素子とを上下方向に重ねて形成したLC複合素子が提案されており(以下、「従来例1」という。)、また、特許文献2には、ワイヤレスコミュニケーションで使用するRFシステム向けの高周波モジュール用デバイス及びその製造方法が提案されている(以下、「従来例2」という。)。さらに、非特許文献1には、受動素子部品を内蔵した樹脂基板についての高周波特性とシュミレーションモデルとが記載されている(以下、「従来例3」という。)。
特開平4−61264号公報 特開2006−157738号公報 山本和徳、他:受動素子内蔵基板の高周波特性とシュミレーションモデル、日立化成テクニカルレポート21−24、No.40(2003−1)
従来例1〜3は、受動素子を基板内へ内蔵、集積することによって、小型化の受動素子集積化部品を製造するという点では、優れた技術である。
しかしながら、受動素子集積化部品に対しては、更なる高性能化、軽量化、小型化、低消費電力化、低コスト化等が要求されており、従来例1〜3に記載されたようなデバイス構造では、こうした要求に対して、的確に対応することは困難であった。
具体的にいえば、セラミック材料を積層する構造を有するデバイスは、互いに異なる電気的特性や物理的特性を有する複数のセラミック素材を組み合わせて構成し、同時に焼成して製造される。このため、小型で精密な素子を形成することは困難であり、また性能のばらつきを小さくすることが困難であった。
一方、樹脂材料を積層する構造を採用すると、小型でかつ、高精度の受動素子を内蔵させることが可能となる。しかし、基板を構成する樹脂素材は、湿度や温度の影響を受けやすく、長期的な信頼性において問題があった。
したがって、小型で精密な素子を形成することができ、かつ、湿度や温度の影響を受けにくく、長期的な信頼性の高い受動素子集積化部品(integrated Passive Device, 以下、「IPD」ということがある。)を製造することができる技術に対しては、強い社会的な要請があった。
本発明は、上記のような従来技術の問題点を解決することを目的とする。すなわち、小型化・低コスト化が可能で、しかも、性能のばらつきや湿度変化に起因するドリフト(寸法変化)が小さくて信頼性に優れ、特に、インダクタを小型かつ高精度に形成した電子部品およびその製造方法を提供することを目的とする。
本発明は、受動素子を内蔵した低温同時焼成セラミックス(LTCC:low temperature co-fired ceramics)基板と;前記LTCC基板の表面上に形成され、インダクタ固定に用いられる固定用樹脂絶縁層と;前記固定用樹脂絶縁層の前記LTCC基板側と接触していない表面上に形成されたスパイラル状の金属銅製のインダクタと、前記LTCC基板に内蔵される受動素子と;を備え、(a)ペロブスカイト構造を有する、BaTiO、SrTiO 、MgTiO 、及びBaZrO からなる群から選ばれる誘電体粉末と、(b)SiO −B 系ガラス、SiO −B −Al 系ガラス、SiO −B −Al −αO系ガラス、SiO −B −β O系ガラス、SiO −B −Al −Be−β O系、Pb系ガラス、Bi系ガラス、及びCuOからなる群から選ばれる焼結助剤とで構成される誘電体粉末が焼成されて形成されるものであり;前記固定用樹脂絶縁層は、エポキシ樹脂、ポリオレフィン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、及びポリフェニレンエーテル樹脂からなる群から選ばれる少なくとも1種以上の樹脂で構成されるものであり;前記固定用樹脂絶縁層の厚みは10〜40μmであることを特徴とする電子部品である。
ここで、αは、Ca,Sr,Mg,Ba及びZnからなる群から選ばれるいずれかの元素を示し、βは、Li,Na及びKからなる群から選ばれるいずれかの元素を示す。
さらに、前記インダクタは、前記LTCC基板の表面に、めっきプロセスによって形成されることが好ましい。このインダクタは、ビルドアッププロセスにより、樹脂絶縁層を介してLTCC基板表面に固定されている。
前記インダクタにおける金属銅の導体パターンは、L/S値(ライン/スペース値)が5/5〜60/60[μm/μm]の範囲であり、アスペクト比(導体高さ/導体幅比)が0.5以上3以下であることが好ましい。そして、前記インダクタにおける金属銅の導体パターンの端部と、前記LTCC基板の表面上に形成された導体パターンとは、前記インダクタ固定用樹脂絶縁層を貫通するインダクタ用ビアホールを介して電気的に接続されることが好ましい。
また、前記受動素子は、前記LTCCの作成時の同時焼成によって形成されたキャパシタであることが好ましい。
本発明の電子部品は、前記固定用樹脂絶縁層の前記LTCC基板側と接触していない表面上に形成されたICチップ搭載用のパッドと;前記パッド上に搭載されるICチップと;をさらに備えるものであることが好ましい。
前記パッドは、前記固定用樹脂絶縁層を貫通し、前記LTCC基板の表面上に形成された導体パターンに達するIC用ビアホール上に形成されることが好ましく、本発明の電子部品は、高周波モジュールとして使用されることが好ましい。
本発明はまた、受動素子を内蔵したLTCC基板を作成する基板作成工程と;前記LTCC基板の表面にインダクタ固定用樹脂絶縁層を形成する固定用樹脂絶縁層形成工程と;前記固定用樹脂絶縁層が前記LTCC基板側と接触していない表面上にスパイラル状の金属銅製のインダクタを形成するインダクタ形成工程と;を備える電子部品の製造方法であって、前記受動素子は、(a)ペロブスカイト構造を有する、BaTiO、SrTiO 、MgTiO 、及びBaZrO からなる群から選ばれる誘電体粉末と、(b)SiO −B 系ガラス、SiO −B −Al 系ガラス、SiO −B −Al −αO系ガラス、SiO −B −β O系ガラス、SiO −B −Al −Be−β O系、Pb系ガラス、Bi系ガラス、及びCuOからなる群から選ばれる焼結助剤とで構成される誘電体粉末が焼成されて形成されるものであり;前記インダクタ固定用樹脂絶縁層は、エポキシ樹脂、ポリオレフィン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、及びポリフェニレンエーテル樹脂からなる群から選ばれる少なくとも1種以上の樹脂で構成されるものであり;前記固定用樹脂絶縁層は、エポキシ樹脂、ポリオレフィン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、及びポリフェニレンエーテル樹脂からなる群から選ばれる少なくとも1種以上の樹脂で構成されるものであり;前記固定用樹脂絶縁層形成工程では、10〜40μmの厚みの樹脂絶縁層が形成される電子部品の製造方法である。
ここで、αは、Ca,Sr,Mg,Ba及びZnからなる群から選ばれるいずれかの元素を示し、βは、Li,Na及びKからなる群から選ばれるいずれかの元素を示す。
さらに、前記インダクタ形成工程では、前記インダクタにおける金属銅の導体パターンとして、L/S値が5/5〜60/60[μm/μm]の範囲であり、かつ、アスペクト比が0.5以上3以下である導体パターンが形成されることが好ましい。
前記LTCC基板が内蔵する受動素子は、前記基板作成工程における同時焼成によって形成されたキャパシタであることが好ましい。
本発明の電子部品の製造方法はまた、前記固定用樹脂絶縁層を貫通し、前記インダクタにおける金属銅の導体パターンの端部と、前記LTCC基板の表面上に形成された導体パターンとを電気的に接続するためのインダクタ用ビアホールを形成するビアホール形成工程を、さらに備えることが好ましい。
また、前記固定用樹脂絶縁層の前記LTCC基板側と接触していない表面上にICチップ搭載用のパッドを形成するパッド形成工程と;前記パッド上にICチップを搭載するICチップ搭載工程と;をさらに備えることが好ましい。
さらに、前記インダクタ固定用樹脂絶縁層を貫通し、前記パッドと、前記LTCC基板の表面上に形成された導体パターンとを電気的に接続するためのIC用ビアホールを形成するIC用ビアホール形成工程をさらに備えることが好ましい。
本発明の電子部品によれば、受動素子を内蔵したLTCC基板表面に樹脂絶縁層を介して金属銅からなるインダクタがスパイラル状に形成されているため、巻き数の大きなスパイラル状のものであっても小型化が容易である。また、基板がセラミックの積層体であるため、温度変化や湿度変化が大きな条件下でも寸法変化が小さく、高周波特性が安定している。
また、本発明の電子部品の製造方法によれば、上記のような小型化が容易で、かつ寸法安定に優れ、さらに安定な高周波特性を有する電子部品を製造することができる。
以下、本発明の電子部品の一例を、図1〜6を参照しつつ、一実施形態として詳細に説明する。なお、以下の説明及び図面においては、同一又は同等の要素については同一符号を付し、重複する説明を省略する。
本実施形態に係る電子部品100は、図1に示すように、(a)LTCC基板10と、(b)LTCC基板10の−Z方向側表面上に形成された付加配線部20とを備えている。また、電子部品100は、(c)LTCC基板10の+Z方向側表面上に形成されたインダクタ部30と、(d)LTCC基板10の+Z方向側表面上に形成されたIC搭載部40と、(e)IC搭載部40上に搭載された集積回路チップICとを備えている。
LTCC基板10は、(i)セラミック製の絶縁層11,12と、(ii)絶縁層部材11の+Z方向側表面に形成された導体パターン13と、(iii)絶縁層11と絶縁層部材12との間に形成された導体パターン14と、(iv)絶縁層12の−Z方向表面に形成された導体パターン15とを備えている。また、LTCC基板10は、(v)導体パターン13と導体パターン14との間における層間接続を行うビア16と、(vi)導体パターン14と導体パターン15との間における層間接続を行うビア17とを備えている。さらに、LTCC基板10は、内蔵受動素子であるキャパシタ素子Cを備えている。
ここで、上記キャパシタ素子Cは、後述するように、LTCC基板10の焼成のときに、同時焼成により内蔵されるものである。
付加配線部20は、LTCC基板10における絶縁層12及び導体パターン15の−Z方向側表面上に形成されている。この付加配線部20は、(i)絶縁層12及び導体パターン15の−Z方向側表面上に形成された絶縁層21と、(ii)絶縁層21の−Z方向側表面上に形成された導体パターン22と、(iii)導体パターン15と導体パターン22との間における層間接続を行うビア23とを備えている。
インダクタ部30は、LTCC基板10における絶縁層11及び導体パターン13の+Z方向側表面上に形成されている。このインダクタ部30は、(i)樹脂絶縁層11及び導体パターン13の+Z方向側表面上に形成されたインダクタの固定に用いられる固定用樹脂絶縁層31のインダクタ部対応領域と、(ii)固定用樹脂絶縁層31の+Z方向側表面上に形成された導体パターンであるインダクタ32と、(iii)導体パターン13とインダクタ32との間における層間接続を行うビア33とを備えている。
IC搭載部40は、LTCC基板10における絶縁層11及び導体パターン13の+Z方向側表面上のインダクタ対応領域とは別の領域に形成されている。このIC搭載部40は、(i)固定用樹脂絶縁層31のIC搭載対応領域と、(ii)樹脂絶縁層31の+Z方向側表面上に形成されたIC搭載用パッド42と、(iii)導体パターン13とIC搭載用パッド42との間における層間接続を行うビア43とを備えている。
次に、上記の構成を有する電子部品の製造について、各要素の材料に言及しつつ説明する。
まず、LTCC基板10を用意する(図2参照)。このLTCC基板は、絶縁層11,12用の低温焼結可能なセラミック組成物で構成されるグリーンシートと、銀系、銅系または金系の高導電材料からなる導体パターン13,14,15とが積層されたものである。
上記セラミックグリーンシートは、公知のドクターブレード法により製造することができる。まず、誘電体セラミックからなる原料セラミック粉末に、分散媒と添加剤とを配合して混練し、スラリーを調製する。
原料セラミック粉末としては、ガラス粉末とセラミック粉末とを混合したガラスセラミック粉末が使用される。
ここで、ガラス粉末としては、ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等を挙げることができる。
また、セラミック粉末としては、クォーツ、クリストバライト等のシリカや、アルミナ、ジルコニア、ムライト、フォレステライト、エンスタタイト、スピネル、マグネシア、ジルコン酸カルシウム、ケイ酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム等を挙げることができる。これらの粉末の平均粒径は、0.3μm以上1μm以下程度であることがLTCC基板の平滑化等の理由から好ましい。
ガラスセラミック粉末を使用する場合には、例えば、ホウケイ酸ガラス粉末と、セラミックフィラー粉末とを混合し、セラミック組成物とすることができる。ガラス粉末とセラミック粉末との配合比率は、ガラス粉末を60〜80体積%、骨材であるセラミック粉末を40〜20体積%とすると、強度や焼結性の点で有利である。
原料セラミック粉末をスラリー化する分散媒としては、アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンその他の有機溶剤及びα−テルピネオール等の精油成分を挙げることができる。
添加剤としては、結合剤、可塑剤、解膠剤、界面活性剤、湿潤剤等を使用することができる。
このスラリーを、ドクターブレードを用いて、PET(ポリエチレンテレフタレート)などのバックシート上に塗布し、適度に乾燥させて、グリーンシート用基板11、12を得る。このときに、上述したようなガラス粉末とセラミック粉末とを、目的とする比誘電率や焼成温度を考慮して、適宜選択して配合し、後述する条件で加温加圧することにより、所望のセラミック組成物からなるグリーンシート用基板を得ることができる。
図2に示すように、上記導体パターン13、14、15は、上述した絶縁層11、12用のグリーンシート用基板上に印刷形成されるが、銀系、銅系及び金系の高導電材料からなるものを使用することが好ましく、特に、銅系の高導電材料を使用することが、製造コストの面から好ましい。
ここで、これらの高導電材料を用いて、スクリーン印刷を行うと、ファインパターンを得ることができる。
図2に示す、上記LTCC基板に内蔵される受動素子Cであるキャパシタは、誘電体が電極に挟み込まれた形態でLTCC基板の内部の任意の箇所に配置される。
上記受動素子Cの製造に用いられる誘電体は、誘電体粉末と焼結助剤が配合された誘電体用ペーストで構成され、LTCC基板と同時に焼結することにより作成される。
こうした誘電体粉末としては、例えば、BaTiO、SrTiO、MgTiO、BaZrOのような化合物を挙げることができ、これらの結晶構造がペロブスカイト構造であるものを、好適に使用することができる。
焼結助剤としては、例えば、SiO−B系ガラス、SiO−B−Al系ガラス、SiO−B−Al−α系ガラス(但し、αはCa,Sr,Mg,BaまたはZnを示す)、SiO−B−βO系ガラス(但し、βはLi,NaまたはKを示す)、SiO−B−Ale−βO系(但し、βは上記と同じである)、Pb系ガラス、Bi系ガラス等のガラス、またはCuO等の金属酸化物を使用することができる。こうした焼結助剤は、粒径の小さいものであることが好ましい。

電極は、Cu,Ag,Ag−Pd合金、Ni等の各種金属粉末が配合された電極用ペーストで形成される。これらの電極もまた、上述した誘電体と同様に、LTCC基板と同時に焼結することにより作成される。
前記誘電体用ペーストや電極用ペーストには、通常、有機樹脂バインダおよび有機溶剤が使用される。前記有機樹脂バインダおよび有機溶剤は、LTCC基板となるグリーンシートと同時焼成が可能なものが使用され、例えば、グリーンシートに配合される有機樹脂バインダおよび有機溶剤と同様のものを使用することができる。
受動素子として、キャパシタ素子Cを採用する場合には、以下のようにしてキャパシタ素子Cを製造する。上述したようにして製造したグリーンシート用基板の上に、上述した導体ペーストを用いて、印刷法で、所望の厚みの第一電極パターンを形成する。次いで、この電極パターン上に、上記の焼結助剤と樹脂バインダとノニオン系分散剤と精油成分からなるペーストを用いて、所望の厚みの誘電体層を形成する。
さらに、第一電極パターンの場合と同様にして、上述した誘電体層上に所望の厚みの電極パターンを形成する。
上述したグリーンシートの間の所望の位置に、上記のようにして製造したキャパシタをはさみ、約35〜約80℃、約40〜約100MPaの条件で、加熱加圧する。次いで、約200〜約300℃にて脱バインダ処理を行い、その後、約900〜約1,000℃という比較的低温で、一体的に焼結する。
これによって、キャパシタ素子Cが内蔵された低温焼結セラミック基板10を得ることができる(図2参照)。
次いで、スパイラル状の金属銅からなるインダクタ32を、ビルドアッププロセスにより、樹脂絶縁層31を介してLTCC基板10の表面に形成する。
図3(A)に示すように、まず、LTCC基板10の+Z方向表面におけるインダクタ32を形成する部位に、インダクタ固定用の樹脂絶縁層31Pを形成する。また、LTCC基板10の−Z方向表面上にも、樹脂絶縁層21Pを形成する。
樹脂絶縁層31P及び樹脂絶縁層21Pの形成材料としては、熱硬化性樹脂、熱可塑性樹脂、又は熱硬化性樹脂と熱可塑性樹脂の複合体等を使用することができる。こうした形成材料としては、所定の加熱条件下で軟化する樹脂フィルム、例えば熱硬化性のポリオレフィン系樹脂またはエポキシ系樹脂を主成分とした樹脂フィルムから形成されるものを使用することができる。
これらの樹脂材料を密着させた後、約150〜約250℃、約7〜約12MPaの圧力で加熱プレスすると、樹脂絶縁層31P、21Pが形成される。
インダクタ固定用の樹脂絶縁層31は、厚みが約10〜約40μmであることが好ましく、約15〜約30μmであることがさらに好ましい。厚みが約10μm未満では、絶縁性の点で問題が生ずるおそれがあり、約40μmを越えると、湿度や温度の影響を受け易くなることによる。
次いで、レーザ照射等によって、樹脂絶縁層31Pにおける所望の位置にビア33、43用の開口部を形成し、樹脂絶縁層31とする。また、樹脂絶縁層21Pにおける所望の位置にも、レーザ照射等によって、ビア23用の開口部を形成し、樹脂絶縁層21とする(図3(B)参照)。
引き続き、インダクタ32を形成する部位の樹脂絶縁層31の表面を、プラズマ処理等によって改質し、スパッタリング等によって導体下地層を形成する。そして、めっき法によって、上記導体下地層の上にめっき層を形成し、スパイラル状のインダクタ32及びIC搭載用パッド42を形成するとともに、ビア33及び43を形成する(図4(A)参照)。こうして、インダクタ部30及びIC搭載部40が形成される。
また、樹脂絶縁層21の−Z方向側表面にも所望の導体パターン22を形成するとともに、ビア23を形成する(図4(A)参照)。こうして付加配線部20が形成される。
そして、IC搭載用パッド42上に集積回路チップICを搭載する(図5参照)。こうして、本実施形態の電子部品100が製造される。
なお、上記LTCC基板10には、キャパシタ素子Cを内蔵するようにしたが、キャパシタ素子の他に、抵抗体、フィルタ、共振器、伝送回路、トランス、デバイダー、結合器等を内蔵することもできる。
本実施形態に対する変形例として、図6に示すように、ICチップICAにおける配線用端子が、ボンディングワイヤBWによって、LTCC基板10Aの+Z表面側表面の導体パターンと電気的に接続してもよい。
この場合に使用されるグリーンシート、受動素子C、樹脂絶縁層21、31、導体パターン13、14、15等に対応する要素について使用する原料やこれらの製造方法は、上述した実施形態の場合と同様である。
以下に、実施例を用いて本発明を詳細に説明するが、本発明は、なんらこれらに限定されるものではない。
(実施例1)
まず、本発明にかかるLTCC基板を下記(1)から(13)の工程にしたがって製造した。
(1)SiO−CaO−MgO系ガラス粉末60質量%とAl粉末40質量%の混合粉末100質量部に、アクリル樹脂12質量部、フタル酸系可塑剤6質量部、トルエン30質量部を加えて、混合スラリーを調製した。この混合スラリーをPET製のバックシート上にドクターブレード法により塗布し、厚さ200μmのグリーンシート用基板を成形した。
(2)次に、Cuの粉末85質量%とSiO−B−Al系ガラス粉末15質量%の混合粉末に、アクリル系樹脂バインダおよびテルピネオールを適宜加えて、所望の粘度になるように三本ロールにより混合し、導体ペーストを得た。
(3)次に、上記導体ペーストを(1)の工程で得たグリーンシート上にスクリーン印刷し、厚さ12μmの電極パターンを形成した。
(4)次に、この電極パターン上にBaTiO粉末と焼結助剤とからなる粉末にアクリル系樹脂バインダとノニオン系分散剤とテルピネオールを添加したペーストを、スクリーン印刷し、厚さ20μmのコンデンサ素子Cを形成した。
(5)さらに、(2)と同様にして、上述したコンデンサ素子C上に厚さ12μmの電極パターンを形成し、第1グリーンシートを得た。
(6)上記(5)の工程で得た第1グリーンシートとは別に、(1)の工程で得たグリーンシートの所定の箇所に直径が150μmの貫通孔を形成し、次いで、(2)で作成した導体ペーストをグリーンシート上にスクリーン印刷し、貫通孔内に導体ペーストを充填してビアホールを形成するとともに厚さ12μmの導体パターンを形成し、第2グリーンシートを得た。
(7)次いで、前記第1グリーンシート上に第2グリーンシートを積重ねて、温度50℃、圧力60MPaで加熱プレスし、グリーンシート積層体を形成した。
その後、約250℃に加熱して脱バインダ処理を行い、さらに950℃に加熱して焼成処理し、LTCC基板10を得た。
次に、前記LTCC基板上に所定の加熱条件下で軟化する厚さ20μmの熱硬化型のポリオレフィン樹脂フィルムを温度180℃、圧力9.8×10Paで加熱プレスして、樹脂絶縁層31P及び21Pを設けた。
(8)前記、樹脂絶縁層31Pの表面側から、レーザ照射を行い、導体パターン13に達する開口を設けた。また、樹脂絶縁層21Pに表面側からも同様にレーザー照射を行い、導体パターン15に達する開口を設けた(図3(B)参照)。
(9)さらに、CFおよび酸素混合気体のプラズマ処理により、デスミアおよびポリオレフィン系樹脂絶縁層表面の改質を行った。
(10)さらに、銅をターゲットにしたスパッタリングを行い、前記(9)にて形成されたポリオレフィン系樹脂からなる樹脂絶縁層31の表面及び開口の内壁面に、導体下地層としての厚さが0.1μmの銅スパッタ層(図示せず)を形成した。
(11)感光性ドライフィルムを使用して、前記(10)で形成した銅スパッタ層上に、厚さ18μmのめっきレジスト(図示せず)を設けた。
(12)次いで、電解銅めっき処理を施し、厚さ15μmの電解銅めっきを形成した。これによって、ライン幅10μm、ライン間隔10μmのスパイラル状の導体層からなるインダクタ32及びIC搭載用パッド42となるべき導体層を形成する部位にめっきを厚付けするとともに、ビア用開口をめっき充填してビア導体33及び43を形成した。また、同様にして、ビア導体23を形成した。
(13)次いで、上記(11)で形成しためっきレジストを剥離除去した後、そのめっきレジスト下の銅スパッタ層および電解銅めっきの一部を溶解除去し、電解銅めっきと銅スパッタ層とからなるインダクタ32及びIC搭載用パッド42を形成した。また、同様にして、導体パターン22を形成した。
以上のようにして得られた電子部品について、−65℃×10分〜125℃×10分を1サイクルとし、1,500サイクル繰り返す耐久性試験を行った後、その作動状態を確認した。その結果、各電子部品は、何れも、良好に作動することが認められた。
(比較例)
実施例に示す電子部品と同様の製造工程で、インダクタ搭載用樹脂絶縁層31の厚みを45μmとした比較例の電子部品を製造した。
樹脂絶縁層31の厚さ:45μmの電子部品について、上記と同様の耐久性試験を行ったところ、一部のビアホールに導通不良が発生した。導通不良が発生したビアホールを観察したところ絶縁層とLTCC基板の界面付近にクラックが観察された。
図1は、本発明の電子部品の全体形状を示す図である。 図2は、受動素子を内蔵する低温焼成セラミック基板の断面図である。 図1に示す電子部品の製造工程を示す図である(その1)。 図1に示す電子部品の製造工程を示す図である(その2)。 図1に示す電子部品の製造工程を示す図である(その3)。 変形例を説明するための図である。
符号の説明
10…LTCC基板;30…インダクタ部;31…樹脂絶縁層;32…インダクタ;33…ビア;34…導体パターン;35…ビア;40…IC搭載部;42…IC搭載用パッド;43…ビア;C…キャパシタ素子(受動素子);IC…集積回路チップ。

Claims (19)

  1. 受動素子を内蔵する低温同時焼成セラミックス(LTCC)基板と;
    前記LTCC基板の表面上に形成され、インダクタ固定に用いられる固定用樹脂絶縁層と;
    前記固定用樹脂絶縁層の前記LTCC基板側と接触していない表面上に形成されたスパイラル状の金属銅製のインダクタと、前記LTCC基板に内蔵される受動素子と;を備え
    前記受動素子は、(a)ペロブスカイト構造を有する、BaTiO、SrTiO 、MgTiO 、及びBaZrO からなる群から選ばれる誘電体粉末と、(b)SiO −B 系ガラス、SiO −B −Al 系ガラス、SiO −B −Al −αO系ガラス、SiO −B −β O系ガラス、SiO −B −Al −Be−β O系、Pb系ガラス、Bi系ガラス、及びCuOからなる群から選ばれる焼結助剤とで構成される誘電体粉末が焼成されて形成されるものであり;
    前記固定用樹脂絶縁層は、エポキシ樹脂、ポリオレフィン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、及びポリフェニレンエーテル樹脂からなる群から選ばれる少なくとも1種以上の樹脂で構成されるものであり;
    前記固定用樹脂絶縁層の厚みは10〜40μmである
    ことを特徴とする電子部品。
    (ここで、αは、Ca,Sr,Mg,Ba及びZnからなる群から選ばれるいずれかの元素を示し、βは、Li,Na及びKからなる群から選ばれるいずれかの元素を示す。)
  2. 前記LTCC基板はガラス粉末とセラミック粉末とを混合したガラスセラミック粉末で形成されるセラミックグリーンシートを焼成して形成されるものであり、前記セラミック粉末の平均粒径は、0.3μm以上1μm以下であることを特徴とする、請求項1に記載の電子部品。
  3. 前記ガラスセラミック粉末中のガラス粉末とセラミック粉末との配合比率は、ガラス粉末が60〜80体積%、セラミック粉末が40〜20体積%であることを特徴とする、請求項2に記載の電子部品。
  4. 前記インダクタは、めっきプロセスによって形成される、ことを特徴とする請求項1〜3のいずれか一項に記載の電子部品。
  5. 前記インダクタにおける金属銅の導体パターンは、L/S値が5/5〜60/60[μm/μm]の範囲であり、アスペクト比が0.5以上3以下である、ことを特徴とする請求項1〜4のいずれか一項に記載の電子部品。
  6. 前記受動素子は、前記LTCC基板の作成時の同時焼成によって形成されたキャパシタである、ことを特徴とする請求項1〜5のいずれかに記載の電子部品。
  7. 前記インダクタにおける金属銅の導体パターンの端部と、前記LTCC基板の表面上に形成された導体パターンとは、前記インダクタ固定用樹脂絶縁層を貫通するインダクタ用ビアホールを介して電気的に接続される、ことを特徴とする請求項1〜6のいずれか一項に記載の電子部品。
  8. 前記固定用樹脂絶縁層上に形成されたICチップ搭載用のパッドと;
    前記パッド上に搭載されるICチップと;
    をさらに備えることを特徴とする請求項1〜7のいずれかに記載の電子部品。
  9. 前記パッドは、前記固定用樹脂絶縁層を貫通し、前記LTCC基板の表面上に形成された導体パターンに達するIC用ビアホール上に形成される、ことを特徴とする、請求項8に記載の電子部品。
  10. 前記電子部品は、高周波モジュールである、ことを特徴とする、請求項1〜9のいずれか一項に記載の電子部品。
  11. 受動素子を内蔵したLTCC基板を作成する基板作成工程と;
    前記LTCC基板の表面にインダクタ固定用樹脂絶縁層を形成する固定用樹脂絶縁層形成工程と;
    前記固定用樹脂絶縁層が前記LTCC基板側と接触していない表面上にスパイラル状の金属銅製のインダクタを形成するインダクタ形成工程と;
    を備える電子部品の製造方法であって、
    前記受動素子は、(a)ペロブスカイト構造を有する、BaTiO、SrTiO 、MgTiO 、及びBaZrO からなる群から選ばれる誘電体粉末と、(b)SiO −B 系ガラス、SiO −B −Al 系ガラス、SiO −B −Al −αO系ガラス、SiO −B −β O系ガラス、SiO −B −Al −Be−β O系、Pb系ガラス、Bi系ガラス、及びCuOからなる群から選ばれる焼結助剤とで構成される誘電体粉末が焼成されて形成されるものであり;
    前記固定用樹脂絶縁層は、エポキシ樹脂、ポリオレフィン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、及びポリフェニレンエーテル樹脂からなる群から選ばれる少なくとも1種以上の樹脂で構成されるものであり;
    前記固定用樹脂絶縁層形成工程では、10〜40μmの厚みの樹脂絶縁層が形成される電子部品の製造方法。
    (ここで、αは、Ca,Sr,Mg,Ba及びZnからなる群から選ばれるいずれかの元素を示し、βは、Li,Na及びKからなる群から選ばれるいずれかの元素を示す。)
  12. 前記基板作成工程において、前記LTCC基板はガラス粉末とセラミック粉末とを混合したガラスセラミック粉末で形成されるセラミックグリーンシートを焼成して形成され、ここで使用されるガラス粉末とセラミック粉末とを混合したガラスセラミック粉末中の前記セラミック粉末の平均粒径は、0.3μm以上1μm以下であることを特徴とする、請求項11記載の電子部品の製造方法。
  13. 前記ガラスセラミック粉末中のガラス粉末とセラミック粉末との配合比率は、ガラス粉末が60〜80体積%、セラミック粉末が40〜20体積%であることを特徴とする、請求項12に記載の電子部品の製造方法。
  14. 前記インダクタ形成工程では、前記インダクタが、めっきプロセスによって形成される、ことを特徴とする、請求項11〜13のいずれか一項に記載の電子部品の製造方法。
  15. 前記インダクタ形成工程では、前記インダクタにおける金属銅の導体パターンとして、L/S値が5/5〜60/60[μm/μm]の範囲であり、かつ、アスペクト比が0.5以上3以下である導体パターンが形成される、ことを特徴とする請求項11〜14のいずれか一項に記載の電子部品の製造方法。
  16. 前記LTCC基板が内蔵する受動素子は、前記基板作成工程における同時焼成によって形成されたキャパシタであることを特徴とする、請求項11〜15のいずれか一項に記載の電子部品の製造方法。
  17. 前記固定用樹脂絶縁層を貫通し、前記インダクタにおける金属銅の導体パターンの端部と、前記LTCC基板の表面上に形成された導体パターンとを電気的に接続するためのインダクタ用ビアホールを形成するビアホール形成工程を、さらに備えることを特徴とする、請求項11〜16のいずれか一項に記載の電子部品の製造方法。
  18. 前記固定用樹脂絶縁層上にICチップ搭載用のパッドを形成するパッド形成工程と;
    前記パッド上にICチップを搭載するICチップ搭載工程と;
    を更に備える、ことを特徴とする、請求項11〜17のいずれかに記載の電子部品の製造方法。
  19. 記固定用樹脂絶縁層を貫通し、前記パッドと、前記LTCC基板の表面上に形成された導体パターンとを電気的に接続するためのIC用ビアホールを形成するIC用ビアホール形成工程を更に備える、ことを特徴とする請求項18に記載の電子部品の製造方法。
JP2007237533A 2007-09-13 2007-09-13 電子部品およびその製造方法 Expired - Fee Related JP5114141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007237533A JP5114141B2 (ja) 2007-09-13 2007-09-13 電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007237533A JP5114141B2 (ja) 2007-09-13 2007-09-13 電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009071016A JP2009071016A (ja) 2009-04-02
JP5114141B2 true JP5114141B2 (ja) 2013-01-09

Family

ID=40606970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007237533A Expired - Fee Related JP5114141B2 (ja) 2007-09-13 2007-09-13 電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP5114141B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6819668B2 (ja) * 2016-03-02 2021-01-27 株式会社村田製作所 モジュール部品、モジュール部品の製造方法、及び多層基板
CN108347229A (zh) * 2018-03-19 2018-07-31 南京邮电大学 一种具有高性能电容、电感的ltcc正交型耦合器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58205311A (ja) * 1982-05-25 1983-11-30 Matsushita Electric Ind Co Ltd 高周波増幅回路基板
JPH0563369A (ja) * 1991-09-03 1993-03-12 Soshin Denki Kk 多層基板を用いた混成集積回路及びその回路定数の調整方法
JP3309522B2 (ja) * 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
JP2005183646A (ja) * 2003-12-19 2005-07-07 Nec Corp 多層基板インダクタおよびその製造方法
JP4333492B2 (ja) * 2004-06-16 2009-09-16 ソニー株式会社 回路モジュール体の製造方法

Also Published As

Publication number Publication date
JP2009071016A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP5056528B2 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
US7243424B2 (en) Production method for a multilayer ceramic substrate
KR100344923B1 (ko) 하이브리드 적층체 및 이의 제조방법
WO2017154692A1 (ja) 複合基板及び複合基板の製造方法
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
JP2005209881A (ja) セラミック積層基板および高周波電子部品
JP2007165615A (ja) セラミック多層基板及びその製造方法
JP5114141B2 (ja) 電子部品およびその製造方法
JP4802039B2 (ja) セラミックス組成物及び積層セラミック回路装置
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
JP2004186395A (ja) セラミック基板の製造方法
KR20150053188A (ko) 커패시터 내장형 저온동시소성 세라믹 기판
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP2005335986A (ja) セラミック原料組成物、セラミック基板およびその製造方法
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JP2006056762A (ja) セラミック原料組成物、セラミック基板およびその製造方法
KR100896610B1 (ko) 다층 세라믹 기판 및 그 제조방법
JP5110419B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2010278117A (ja) 配線基板の製造方法
JP4817855B2 (ja) コンデンサ内蔵配線基板およびその製造方法
JPH10158032A (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JPH1155058A (ja) 積層セラミック複合部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120229

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5114141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees