JP5114141B2 - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP5114141B2 JP5114141B2 JP2007237533A JP2007237533A JP5114141B2 JP 5114141 B2 JP5114141 B2 JP 5114141B2 JP 2007237533 A JP2007237533 A JP 2007237533A JP 2007237533 A JP2007237533 A JP 2007237533A JP 5114141 B2 JP5114141 B2 JP 5114141B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- inductor
- glass
- component according
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
しかしながら、受動素子集積化部品に対しては、更なる高性能化、軽量化、小型化、低消費電力化、低コスト化等が要求されており、従来例1〜3に記載されたようなデバイス構造では、こうした要求に対して、的確に対応することは困難であった。
また、本発明の電子部品の製造方法によれば、上記のような小型化が容易で、かつ寸法安定に優れ、さらに安定な高周波特性を有する電子部品を製造することができる。
まず、LTCC基板10を用意する(図2参照)。このLTCC基板は、絶縁層11,12用の低温焼結可能なセラミック組成物で構成されるグリーンシートと、銀系、銅系または金系の高導電材料からなる導体パターン13,14,15とが積層されたものである。
ここで、ガラス粉末としては、ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等を挙げることができる。
ここで、これらの高導電材料を用いて、スクリーン印刷を行うと、ファインパターンを得ることができる。
これによって、キャパシタ素子Cが内蔵された低温焼結セラミック基板10を得ることができる(図2参照)。
まず、本発明にかかるLTCC基板を下記(1)から(13)の工程にしたがって製造した。
次に、前記LTCC基板上に所定の加熱条件下で軟化する厚さ20μmの熱硬化型のポリオレフィン樹脂フィルムを温度180℃、圧力9.8×103Paで加熱プレスして、樹脂絶縁層31P及び21Pを設けた。
実施例に示す電子部品と同様の製造工程で、インダクタ搭載用樹脂絶縁層31の厚みを45μmとした比較例の電子部品を製造した。
樹脂絶縁層31の厚さ:45μmの電子部品について、上記と同様の耐久性試験を行ったところ、一部のビアホールに導通不良が発生した。導通不良が発生したビアホールを観察したところ絶縁層とLTCC基板の界面付近にクラックが観察された。
Claims (19)
- 受動素子を内蔵する低温同時焼成セラミックス(LTCC)基板と;
前記LTCC基板の表面上に形成され、インダクタ固定に用いられる固定用樹脂絶縁層と;
前記固定用樹脂絶縁層の前記LTCC基板側と接触していない表面上に形成されたスパイラル状の金属銅製のインダクタと、前記LTCC基板に内蔵される受動素子と;を備え、
前記受動素子は、(a)ペロブスカイト構造を有する、BaTiO、SrTiO 3 、MgTiO 3 、及びBaZrO 3 からなる群から選ばれる誘電体粉末と、(b)SiO 2 −B 2 O 3 系ガラス、SiO 2 −B 2 O 3 −Al 2 O 3 系ガラス、SiO 2 −B 2 O 3 −Al 2 O 3 −αO系ガラス、SiO 2 −B 2 O 3 −β 2 O系ガラス、SiO 2 −B 2 O 3 −Al 2 O 3 −Be−β 2 O系、Pb系ガラス、Bi系ガラス、及びCuOからなる群から選ばれる焼結助剤とで構成される誘電体粉末が焼成されて形成されるものであり;
前記固定用樹脂絶縁層は、エポキシ樹脂、ポリオレフィン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、及びポリフェニレンエーテル樹脂からなる群から選ばれる少なくとも1種以上の樹脂で構成されるものであり;
前記固定用樹脂絶縁層の厚みは10〜40μmである
ことを特徴とする電子部品。
(ここで、αは、Ca,Sr,Mg,Ba及びZnからなる群から選ばれるいずれかの元素を示し、βは、Li,Na及びKからなる群から選ばれるいずれかの元素を示す。) - 前記LTCC基板はガラス粉末とセラミック粉末とを混合したガラスセラミック粉末で形成されるセラミックグリーンシートを焼成して形成されるものであり、前記セラミック粉末の平均粒径は、0.3μm以上1μm以下であることを特徴とする、請求項1に記載の電子部品。
- 前記ガラスセラミック粉末中のガラス粉末とセラミック粉末との配合比率は、ガラス粉末が60〜80体積%、セラミック粉末が40〜20体積%であることを特徴とする、請求項2に記載の電子部品。
- 前記インダクタは、めっきプロセスによって形成される、ことを特徴とする請求項1〜3のいずれか一項に記載の電子部品。
- 前記インダクタにおける金属銅の導体パターンは、L/S値が5/5〜60/60[μm/μm]の範囲であり、アスペクト比が0.5以上3以下である、ことを特徴とする請求項1〜4のいずれか一項に記載の電子部品。
- 前記受動素子は、前記LTCC基板の作成時の同時焼成によって形成されたキャパシタである、ことを特徴とする請求項1〜5のいずれかに記載の電子部品。
- 前記インダクタにおける金属銅の導体パターンの端部と、前記LTCC基板の表面上に形成された導体パターンとは、前記インダクタ固定用樹脂絶縁層を貫通するインダクタ用ビアホールを介して電気的に接続される、ことを特徴とする請求項1〜6のいずれか一項に記載の電子部品。
- 前記固定用樹脂絶縁層上に形成されたICチップ搭載用のパッドと;
前記パッド上に搭載されるICチップと;
をさらに備えることを特徴とする請求項1〜7のいずれかに記載の電子部品。 - 前記パッドは、前記固定用樹脂絶縁層を貫通し、前記LTCC基板の表面上に形成された導体パターンに達するIC用ビアホール上に形成される、ことを特徴とする、請求項8に記載の電子部品。
- 前記電子部品は、高周波モジュールである、ことを特徴とする、請求項1〜9のいずれか一項に記載の電子部品。
- 受動素子を内蔵したLTCC基板を作成する基板作成工程と;
前記LTCC基板の表面にインダクタ固定用樹脂絶縁層を形成する固定用樹脂絶縁層形成工程と;
前記固定用樹脂絶縁層が前記LTCC基板側と接触していない表面上にスパイラル状の金属銅製のインダクタを形成するインダクタ形成工程と;
を備える電子部品の製造方法であって、
前記受動素子は、(a)ペロブスカイト構造を有する、BaTiO、SrTiO 3 、MgTiO 3 、及びBaZrO 3 からなる群から選ばれる誘電体粉末と、(b)SiO 2 −B 2 O 3 系ガラス、SiO 2 −B 2 O 3 −Al 2 O 3 系ガラス、SiO 2 −B 2 O 3 −Al 2 O 3 −αO系ガラス、SiO 2 −B 2 O 3 −β 2 O系ガラス、SiO 2 −B 2 O 3 −Al 2 O 3 −Be−β 2 O系、Pb系ガラス、Bi系ガラス、及びCuOからなる群から選ばれる焼結助剤とで構成される誘電体粉末が焼成されて形成されるものであり;
前記固定用樹脂絶縁層は、エポキシ樹脂、ポリオレフィン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、及びポリフェニレンエーテル樹脂からなる群から選ばれる少なくとも1種以上の樹脂で構成されるものであり;
前記固定用樹脂絶縁層形成工程では、10〜40μmの厚みの樹脂絶縁層が形成される電子部品の製造方法。
(ここで、αは、Ca,Sr,Mg,Ba及びZnからなる群から選ばれるいずれかの元素を示し、βは、Li,Na及びKからなる群から選ばれるいずれかの元素を示す。) - 前記基板作成工程において、前記LTCC基板はガラス粉末とセラミック粉末とを混合したガラスセラミック粉末で形成されるセラミックグリーンシートを焼成して形成され、ここで使用されるガラス粉末とセラミック粉末とを混合したガラスセラミック粉末中の前記セラミック粉末の平均粒径は、0.3μm以上1μm以下であることを特徴とする、請求項11記載の電子部品の製造方法。
- 前記ガラスセラミック粉末中のガラス粉末とセラミック粉末との配合比率は、ガラス粉末が60〜80体積%、セラミック粉末が40〜20体積%であることを特徴とする、請求項12に記載の電子部品の製造方法。
- 前記インダクタ形成工程では、前記インダクタが、めっきプロセスによって形成される、ことを特徴とする、請求項11〜13のいずれか一項に記載の電子部品の製造方法。
- 前記インダクタ形成工程では、前記インダクタにおける金属銅の導体パターンとして、L/S値が5/5〜60/60[μm/μm]の範囲であり、かつ、アスペクト比が0.5以上3以下である導体パターンが形成される、ことを特徴とする請求項11〜14のいずれか一項に記載の電子部品の製造方法。
- 前記LTCC基板が内蔵する受動素子は、前記基板作成工程における同時焼成によって形成されたキャパシタであることを特徴とする、請求項11〜15のいずれか一項に記載の電子部品の製造方法。
- 前記固定用樹脂絶縁層を貫通し、前記インダクタにおける金属銅の導体パターンの端部と、前記LTCC基板の表面上に形成された導体パターンとを電気的に接続するためのインダクタ用ビアホールを形成するビアホール形成工程を、さらに備えることを特徴とする、請求項11〜16のいずれか一項に記載の電子部品の製造方法。
- 前記固定用樹脂絶縁層上にICチップ搭載用のパッドを形成するパッド形成工程と;
前記パッド上にICチップを搭載するICチップ搭載工程と;
を更に備える、ことを特徴とする、請求項11〜17のいずれかに記載の電子部品の製造方法。 - 前記固定用樹脂絶縁層を貫通し、前記パッドと、前記LTCC基板の表面上に形成された導体パターンとを電気的に接続するためのIC用ビアホールを形成するIC用ビアホール形成工程を更に備える、ことを特徴とする請求項18に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007237533A JP5114141B2 (ja) | 2007-09-13 | 2007-09-13 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007237533A JP5114141B2 (ja) | 2007-09-13 | 2007-09-13 | 電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009071016A JP2009071016A (ja) | 2009-04-02 |
JP5114141B2 true JP5114141B2 (ja) | 2013-01-09 |
Family
ID=40606970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007237533A Expired - Fee Related JP5114141B2 (ja) | 2007-09-13 | 2007-09-13 | 電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5114141B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6819668B2 (ja) * | 2016-03-02 | 2021-01-27 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
CN108347229A (zh) * | 2018-03-19 | 2018-07-31 | 南京邮电大学 | 一种具有高性能电容、电感的ltcc正交型耦合器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58205311A (ja) * | 1982-05-25 | 1983-11-30 | Matsushita Electric Ind Co Ltd | 高周波増幅回路基板 |
JPH0563369A (ja) * | 1991-09-03 | 1993-03-12 | Soshin Denki Kk | 多層基板を用いた混成集積回路及びその回路定数の調整方法 |
JP3309522B2 (ja) * | 1993-11-15 | 2002-07-29 | 株式会社村田製作所 | 多層基板及びその製造方法 |
JPH10242377A (ja) * | 1997-02-25 | 1998-09-11 | Hitachi Ltd | 高周波電力増幅器モジュール |
JP3666411B2 (ja) * | 2001-05-07 | 2005-06-29 | ソニー株式会社 | 高周波モジュール装置 |
JP2005183646A (ja) * | 2003-12-19 | 2005-07-07 | Nec Corp | 多層基板インダクタおよびその製造方法 |
JP4333492B2 (ja) * | 2004-06-16 | 2009-09-16 | ソニー株式会社 | 回路モジュール体の製造方法 |
-
2007
- 2007-09-13 JP JP2007237533A patent/JP5114141B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009071016A (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5056528B2 (ja) | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック | |
US7243424B2 (en) | Production method for a multilayer ceramic substrate | |
KR100344923B1 (ko) | 하이브리드 적층체 및 이의 제조방법 | |
WO2017154692A1 (ja) | 複合基板及び複合基板の製造方法 | |
WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
JP2005209881A (ja) | セラミック積層基板および高周波電子部品 | |
JP2007165615A (ja) | セラミック多層基板及びその製造方法 | |
JP5114141B2 (ja) | 電子部品およびその製造方法 | |
JP4802039B2 (ja) | セラミックス組成物及び積層セラミック回路装置 | |
JP4780995B2 (ja) | ガラスセラミック焼結体およびそれを用いた配線基板 | |
JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
JP2004186395A (ja) | セラミック基板の製造方法 | |
KR20150053188A (ko) | 커패시터 내장형 저온동시소성 세라믹 기판 | |
JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
JP2005335986A (ja) | セラミック原料組成物、セラミック基板およびその製造方法 | |
JP2003026472A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 | |
JP2006056762A (ja) | セラミック原料組成物、セラミック基板およびその製造方法 | |
KR100896610B1 (ko) | 다층 세라믹 기판 및 그 제조방법 | |
JP5110419B2 (ja) | Ag粉末、導体ペースト及び多層セラミック基板とその製造方法 | |
JP2010278117A (ja) | 配線基板の製造方法 | |
JP4817855B2 (ja) | コンデンサ内蔵配線基板およびその製造方法 | |
JPH10158032A (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
KR20000045202A (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
JPH1155058A (ja) | 積層セラミック複合部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120229 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120926 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5114141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |