JP2006056762A - セラミック原料組成物、セラミック基板およびその製造方法 - Google Patents
セラミック原料組成物、セラミック基板およびその製造方法 Download PDFInfo
- Publication number
- JP2006056762A JP2006056762A JP2004242887A JP2004242887A JP2006056762A JP 2006056762 A JP2006056762 A JP 2006056762A JP 2004242887 A JP2004242887 A JP 2004242887A JP 2004242887 A JP2004242887 A JP 2004242887A JP 2006056762 A JP2006056762 A JP 2006056762A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- weight
- ceramic substrate
- parts
- raw material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】銀や銅などの低融点金属と同時に焼結可能であって、GHz帯などの高周波領域において優れた電気特性を有し、高い強度を有するセラミック原料組成物、セラミック基板、およびその製造方法を提供する。
【解決手段】 フォルステライト80〜90重量%、チタン酸カルシウム10〜20重量%からなる主成分100重量部に対して、酸化ランタン0.5〜3重量部、酸化マグネシウム0.5〜3重量部を含み、フォルステライト、前記チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対して、フッ化リチウムを0.5〜4重量部含むセラミック原料組成物を用いて、セラミック基板を作製する。
【選択図】 図1
【解決手段】 フォルステライト80〜90重量%、チタン酸カルシウム10〜20重量%からなる主成分100重量部に対して、酸化ランタン0.5〜3重量部、酸化マグネシウム0.5〜3重量部を含み、フォルステライト、前記チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対して、フッ化リチウムを0.5〜4重量部含むセラミック原料組成物を用いて、セラミック基板を作製する。
【選択図】 図1
Description
本発明は、銀や銅などの低融点金属と同時焼成可能なセラミック原料組成物、セラミック基板およびその製造方法に関するものである。
近年、コンピュータ、移動体通信システムなどに代表される情報処理機器においては、情報処理速度の高速化、機器の小型化、多機能化が飛躍的に進んでいる。これら情報処理機器の性能向上は主として半導体デバイスの高集積化、高速化、高機能化によって実現されている。
従来、こうした半導体デバイスを搭載するセラミック基板としては、例えば、アルミナ基板が一般的に用いられている。
しかし、アルミナ基板は高周波におけるQ値が低く、信号が高周波になるほど基板における損失が大きくなってしまう。
従来、こうした半導体デバイスを搭載するセラミック基板としては、例えば、アルミナ基板が一般的に用いられている。
しかし、アルミナ基板は高周波におけるQ値が低く、信号が高周波になるほど基板における損失が大きくなってしまう。
そこで、例えば、特許文献1には、フォルステライト、チタン酸カルシウム、チタン酸ストロンチウムを主成分とし、酸化マグネシウムおよび酸化ランタンを含むセラミック原料組成物を焼成してなるフォルステライト系セラミック基板が開示されている。このフォルステライト系セラミック基板は、Q値が高く、高周波特性に優れた基板であるが、焼結温度が1300〜1400℃と高く、このセラミック基板を導体パターンと同時焼成するためには、導体パターン用の材料としてMo、Mo−Ni、Wなどの高融点金属を用いなければならなかった。
ところが、これらの高融点金属は比抵抗が大きいため、半導体デバイスの性能を十分に引き出すことが難しく、回路基板として用いた場合に、処理信号の高周波化に限界があった。
そこで、導体パターン用の材料として比抵抗が小さい銀や銅などを用いることが考えられるが、銀や銅などの低融点金属とこのようなセラミック原料組成物とを同時焼成するためには、焼結助剤としてガラス成分を添加して焼結温度を下げる必要がある。
特開昭47−21698号公報
そこで、導体パターン用の材料として比抵抗が小さい銀や銅などを用いることが考えられるが、銀や銅などの低融点金属とこのようなセラミック原料組成物とを同時焼成するためには、焼結助剤としてガラス成分を添加して焼結温度を下げる必要がある。
しかし、一般にガラスは多成分から構成され、その組成変動幅の管理は困難である。特に高いQ値を得るための材料となると、その管理幅はより狭くなり、ガラスの製造自体が非常に困難になる場合がある。また、ガラス成分の選択の仕方によっては、セラミック基板の強度が著しく低下し、一方で、セラミック基板の強度を保持しようとすると、Q値の低下や誘電率の変動などを引き起こし、その電気特性が低下するという問題もあった。さらに、焼結助剤として用いるガラスは高価格であるため、製造コストが高くなるという問題もあった。
本発明は、上記課題を解決するためになされたもので、銀や銅などの低融点金属と同時に焼成可能であって、GHz帯などの高周波領域において優れた電気特性を有するセラミック原料組成物、セラミック基板、およびその製造方法を提供することにある。
本発明は、フォルステライト80〜90重量%、チタン酸カルシウム10〜20重量%からなる主成分100重量部に対して、酸化ランタン0.5〜3重量部、酸化マグネシウム0.5〜3重量部を含み、さらに、上述のフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対して、フッ化リチウムを0.5〜4重量部含むセラミック原料組成物に関するものである。
また、本発明は、上述のセラミック原料組成物の焼結体からなるセラミック基板に関するものである。
本発明のセラミック基板は、上述の焼結体が複数のセラミック層からなる多層構造を有することが好ましい。
本発明のセラミック基板は、上述のセラミック層に、AgまたはCuを主成分とする導体パターンが形成されていることが好ましい。
本発明のセラミック基板は、上述の焼結体が複数のセラミック層からなる多層構造を有することが好ましい。
本発明のセラミック基板は、上述のセラミック層に、AgまたはCuを主成分とする導体パターンが形成されていることが好ましい。
本発明は、上述のセラミック原料組成物を所定形状に成形し、この成形物を焼成する、セラミック基板の製造方法に関するものである。
本発明のセラミック基板の製造方法は、上述の成形物は複数のセラミック層が積層されてなる多層構造を有することが好ましい。
本発明のセラミック基板の製造方法は、上述のセラミック層に、AgまたはCuを主成分とする導体パターンを形成することが好ましい。
本発明セラミック基板の製造方法は、上述の成形物を1000℃以下で焼成することが好ましい。
本発明のセラミック基板の製造方法は、上述の成形物は複数のセラミック層が積層されてなる多層構造を有することが好ましい。
本発明のセラミック基板の製造方法は、上述のセラミック層に、AgまたはCuを主成分とする導体パターンを形成することが好ましい。
本発明セラミック基板の製造方法は、上述の成形物を1000℃以下で焼成することが好ましい。
本発明のセラミック原料組成物は、フォルステライト80〜90重量%、チタン酸カルシウム10〜20重量%からなる主成分100重量部に対して、酸化ランタン0.5〜3重量部、酸化マグネシウム0.5〜3重量部を含み、上述のフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対して、フッ化リチウムを0.5〜4重量部含むため、このセラミック原料組成物を、銀や銅などの低融点金属と同時焼成することができ、GHz帯などの高周波領域において優れた電気特性を有するセラミック基板を得ることができる。
以下、本発明の実施形態を説明する。
本発明のセラミック原料組成物は、フォルステライト(Mg2SiO4)、チタン酸カルシウム(CaTiO3)を主成分とし、酸化ランタン(La2O3)0.5〜3重量部、酸化マグネシウム(MgO)0.5〜3重量部を含み、上述のフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対して、フッ化リチウムを0.5〜4重量部を含んでなる。
本発明のセラミック原料組成物は、フォルステライト(Mg2SiO4)、チタン酸カルシウム(CaTiO3)を主成分とし、酸化ランタン(La2O3)0.5〜3重量部、酸化マグネシウム(MgO)0.5〜3重量部を含み、上述のフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対して、フッ化リチウムを0.5〜4重量部を含んでなる。
フォルステライト(Mg2SiO4)は、高周波帯域(8〜15GHz)でのQ×f(周波数)が200000GHz以上である高Q材料であり、主成分中に80〜90重量%含有することにより、誘電損失のきわめて小さいセラミック基板を得ることができる。フォルステライトの含有量が80重量%未満であると、高周波帯域(8〜15GHz)でのQ×f(周波数)が20000GHz未満となる場合がある。一方、フォルステライトの含有量が90重量%を超えると、フォルステライトの誘電率の温度係数(以下、Tcという。)は+120ppm/℃であるため、負のTcを有する成分を含有しても、得られるセラミック基板のTcが+100ppm/℃を超える場合がある。
チタン酸カルシウム(CaTiO3)を、主成分中に10〜20重量%含有することにより、Tcの小さいセラミック基板を得ることができる。チタン酸カルシウムのTcは−1600ppm/℃であるため、これをフォルステライトとともに含有することにより、セラミック基板のTcを−100〜+100ppm/℃に調整することができる。チタン酸カルシウムの含有量が10重量%未満であると、セラミック基板のTcが+100ppm/℃を超える場合がある。一方、チタン酸カルシウムの含有量が20重量%を超えると、セラミック基板のTcが−100ppm/℃未満となり、さらに、高周波帯域(8〜15GHz)でのQ×f(周波数)が20000GHzを下回る場合がある。
酸化ランタン(La2O3)を、フォルステライトとチタン酸カルシウムとからなる主成分100重量部に対して0.5〜3重量部含有し、酸化マグネシウム(MgO)と複合添加することにより、フォルステライトとチタン酸カルシウムとの反応を抑制し、セラミック基板のQ×f(周波数)の低下を抑制することができる。フォルステライトとチタン酸カルシウムとからなる主成分100重量部に対して0.5重量部未満であると、フォルステライトとチタン酸カルシウムとの反応を抑制することができず、セラミック基板のQ×f(周波数)が20000GHz未満となる場合がある。酸化ランタンの含有量が3重量部を越えると、焼結不良となり、セラミック基板の焼結度が95%未満となる。
酸化マグネシウム(MgO)を、フォルステライトとチタン酸カルシウムとからなる主成分100重量部に対して0.5〜3重量部含有し、酸化ランタン(La2O3)と複合添加することにより、フォルステライトとチタン酸カルシウムとの反応を抑制し、セラミック基板のQ×f(周波数)の低下を抑制することができる。酸化マグネシウムの含有量が、フォルステライトとチタン酸カルシウムとからなる主成分100重量部に対して0.5重量部未満であると、フォルステライトとチタン酸カルシウムとの反応を抑制することができず、セラミック基板のQ×f(周波数)が20000GHz未満となる場合がある。酸化マグネシウムの含有量が3重量部を越えると、焼結不良となり、セラミック基板の焼結度が95%未満となる。
フッ化リチウム(LiF)を、フォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対して、0.5〜4重量部含有することにより、セラミック基板を得るための焼成温度を低下させることができる。フッ化リチウムの含有量がフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対し0.5重量部未満であると、セラミック基板を1000℃以下で焼結させることができず、セラミック基板の焼結度(セラミック基板の断面を画像解析したときのポア率を100%から引いた値)が95%となる。一方、フッ化リチウムの含有量がフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対し4重量部を超えると、セラミック基板の高周波帯域(8〜15GHz)でのQ×f(周波数)が20000GHz未満となる場合がある。
次に、このようなセラミック原料組成物を用いて多層基板のようなセラミック基板を製造する方法について説明する。
まず、所定量のフォルステライト、チタン酸カルシウム、酸化ランタン、酸化マグネシウム、フッ化リチウムからなるセラミック原料組成物と、バインダ、溶剤、可塑剤、分散剤などを、例えばボールミルなどにより混合することにより、セラミックスラリーを調製する。バインダとしては、例えば、アクリル系樹脂、ブチラール系樹脂、水系樹脂などを用いることができる。その含有量は、セラミック原料組成物100重量部に対し8〜16重量部であることが好ましい。また、溶剤としては、例えば、エタノール、ブタノール、トルエン、キシレンなどを用いることができる。可塑剤としては、例えば、ジオクチルフタレート(DOP)、ジオクチルアジペート(DOA)を用いることができる。
まず、所定量のフォルステライト、チタン酸カルシウム、酸化ランタン、酸化マグネシウム、フッ化リチウムからなるセラミック原料組成物と、バインダ、溶剤、可塑剤、分散剤などを、例えばボールミルなどにより混合することにより、セラミックスラリーを調製する。バインダとしては、例えば、アクリル系樹脂、ブチラール系樹脂、水系樹脂などを用いることができる。その含有量は、セラミック原料組成物100重量部に対し8〜16重量部であることが好ましい。また、溶剤としては、例えば、エタノール、ブタノール、トルエン、キシレンなどを用いることができる。可塑剤としては、例えば、ジオクチルフタレート(DOP)、ジオクチルアジペート(DOA)を用いることができる。
次に、このセラミックスラリーをドクターブレード法などによりシート状に成形して、セラミックグリーンシートを作製する。次に、得られたセラミックグリーンシートに、必要に応じてビアホール導体を形成するための貫通孔を設け、この貫通孔に銀または銅を主成分とする導電性ペーストまたは導体粉を充填することにより、ビアホール導体を形成する。また、セラミックグリーンシート上に、必要に応じて、銀または銅を主成分とする導電性ペーストをスクリーン印刷することによって、導体パターンを形成する。そして、それぞれ作製されたセラミックグリーンシートを所定の順序をもって積層、圧着して、外部電極および内部電極を備えるセラミック積層体を作製する。
次に、セラミック積層体を1000℃以下、特に800から1000℃で焼成して焼結体からなるセラミック基板を作製する。焼成処理は、ビアホール導体および導体パターンを銅系の材料で形成するときは、N2などの還元雰囲気、ビアホール導体および導体パターンを銀系の材料で形成するときは、大気などの酸化雰囲気で実施する。ここで、銅系の材料とは、銅を主成分とする導電性粉末を含む材料のことをいい、銀系の材料とは、銀を主成分とする導電性粉末を含む材料のことをいう。なお、このときセラミック積層体に対し、上下方向から一定の圧力を加えながら焼成してもよいし、圧力を加えず、無加圧の状態で焼成してもよい。
なお、必要に応じて、チップ型積層セラミックコンデンサのような受動部品、半導体デバイスのような能動部品などの表面実装部品をセラミック基板の表面に搭載してもよい。
得られたセラミック基板の構造例を図1に示す。
図1に示すように、本発明のセラミック基板1は、本発明のセラミック原料組成物からなるセラミック層2a、2b、2c、2dおよび2eを積層してなるセラミック積層体2からなる。このセラミック積層体2には、内部導体パターンおよび外部導体パターンが形成されている。内部導体パターンとしては、セラミック層2a〜2eの間の界面に沿って形成されるいくつかの内部導体5、各セラミック層2a〜2eを貫通するように形成されるいくつかのビアホール導体6があり、外部導体パターンとしては、セラミック積層体2の一方主面3に形成される外部電極7および他方主面4に形成される外部電極8がある。外部電極7は、セラミック積層体2の外表面上に表面実装部品9aや9bを搭載する際に、接続のために用いられるものである。外部電極7には、例えばチップ型積層セラミックコンデンサのようにその表面に端子電極を備える表面実装部品9a、例えば半導体デバイスようにバンプ電極を備える表面実装部品9bが搭載される。また、外部電極8は、セラミック基板1を図示しないマザーボードに接続する際に、ランド電極として用いられる。
これらの導体パターンは、例えば、銀または銅を主成分とする。銀や銅などのような低融点金属は、タングステンやモリブデンなどの高融点金属に比べて比抵抗が小さく、高周波領域においても優れた電気伝導性を示す。
図1に示すように、本発明のセラミック基板1は、本発明のセラミック原料組成物からなるセラミック層2a、2b、2c、2dおよび2eを積層してなるセラミック積層体2からなる。このセラミック積層体2には、内部導体パターンおよび外部導体パターンが形成されている。内部導体パターンとしては、セラミック層2a〜2eの間の界面に沿って形成されるいくつかの内部導体5、各セラミック層2a〜2eを貫通するように形成されるいくつかのビアホール導体6があり、外部導体パターンとしては、セラミック積層体2の一方主面3に形成される外部電極7および他方主面4に形成される外部電極8がある。外部電極7は、セラミック積層体2の外表面上に表面実装部品9aや9bを搭載する際に、接続のために用いられるものである。外部電極7には、例えばチップ型積層セラミックコンデンサのようにその表面に端子電極を備える表面実装部品9a、例えば半導体デバイスようにバンプ電極を備える表面実装部品9bが搭載される。また、外部電極8は、セラミック基板1を図示しないマザーボードに接続する際に、ランド電極として用いられる。
これらの導体パターンは、例えば、銀または銅を主成分とする。銀や銅などのような低融点金属は、タングステンやモリブデンなどの高融点金属に比べて比抵抗が小さく、高周波領域においても優れた電気伝導性を示す。
以上、本発明のセラミック原料組成物、セラミック基板およびその製造方法を多層基板の実施形態にしたがって説明したが、本発明のセラミック基板は、上述した例に限定されるものではない。例えば、本発明で得られるセラミック基板は、その主面に各種の表面実装部品を搭載し、その内部にインダクタやコンデンサ、さらには抵抗を有するような機能基板であってもよいし、あるいは、表面実装部品が搭載されていない単機能部品用基板であってもよい。また、本発明で得られるセラミック基板は容量電極やコイル電極などが形成された、コンデンサやインダクタなどの電子部品であってもよい。
本発明のセラミック原料組成物は、GHz帯などの高周波領域において優れた電気特性を有するので、例えば、自動車電話、業務用・家庭用無線機器、携帯電話機器などのように、各種マイクロ波・ミリ波対応の電子部品用として好適である。
<実施例1>
以下、本発明を具体的な実施例に基づいて説明する。
まず、フォルステライト粉末、チタン酸カルシウム粉末、酸化ランタン粉末、酸化マグネシウム粉末、フッ化リチウム粉末、を下記表1に示す重量比率となるように秤量し、各セラミック原料組成物を試料1〜14とした。さらに、この各セラミック原料組成物100重量部に対して、さらに、この各セラミック原料組成物100重量部に対して、ブチラール系樹脂12重量部、エタノールとトルエンの混合溶剤90重量部、ジオクチルフタレート(DOP)4重量部を加えた後、ボールミルにより8〜12時間、湿式混合し、セラミックスラリーを調製した。なお、表1において、酸化ランタンと、酸化マグネシウムの含有量は、フォルステライトとチタン酸カルシウムとからなる主成分100重量部に対する割合であり、フッ化リチウムの含有量は、フォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対する割合である。
以下、本発明を具体的な実施例に基づいて説明する。
まず、フォルステライト粉末、チタン酸カルシウム粉末、酸化ランタン粉末、酸化マグネシウム粉末、フッ化リチウム粉末、を下記表1に示す重量比率となるように秤量し、各セラミック原料組成物を試料1〜14とした。さらに、この各セラミック原料組成物100重量部に対して、さらに、この各セラミック原料組成物100重量部に対して、ブチラール系樹脂12重量部、エタノールとトルエンの混合溶剤90重量部、ジオクチルフタレート(DOP)4重量部を加えた後、ボールミルにより8〜12時間、湿式混合し、セラミックスラリーを調製した。なお、表1において、酸化ランタンと、酸化マグネシウムの含有量は、フォルステライトとチタン酸カルシウムとからなる主成分100重量部に対する割合であり、フッ化リチウムの含有量は、フォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン100重量部に対する割合である。
次に、このセラミックスラリーを脱泡し、ドクターブレード法により、フィルム上に厚み70μmのセラミックグリーンシートを作製した。
次に、得られたセラミックグリーンシートに、ビアホール導体を形成するための貫通孔を所定位置に形成し導電性ペースト充填し、ビアホール導体を形成した。
次に、セラミックグリーンシート上の所定位置に、導電性ペーストをスクリーン印刷することによって、導体パターンを形成した。その後、フィルムを剥離して、このセラミックグリーンシートを所定の順序をもって15枚積層して、100℃、9.8MPa、30秒間の条件で圧着し、外部電極および内部電極を備えるセラミック積層体を作製した。
次に、得られたセラミックグリーンシートに、ビアホール導体を形成するための貫通孔を所定位置に形成し導電性ペースト充填し、ビアホール導体を形成した。
次に、セラミックグリーンシート上の所定位置に、導電性ペーストをスクリーン印刷することによって、導体パターンを形成した。その後、フィルムを剥離して、このセラミックグリーンシートを所定の順序をもって15枚積層して、100℃、9.8MPa、30秒間の条件で圧着し、外部電極および内部電極を備えるセラミック積層体を作製した。
導電性ペーストとしては、試料1〜12のセラミック原料組成物からなるセラミック積層体には、銅系の材料からなる導電性ペーストを用い、試料13、14のセラミック原料組成物からなるセラミック積層体には、銀系の材料からなる導電性ペーストを用いた。
次に、セラミック積層体を脱脂後、焼成した。試料1〜12のセラミック原料組成物からなるセラミック積層体はN2−H2O雰囲気において、500℃で180分間脱脂を行い、N2−H2雰囲気において、下記表1に示す焼成温度で30分間本焼成を行い、多層基板からなるセラミック基板を作製した。試料13、14のセラミック原料組成物からなるセラミック積層体については、大気雰囲気において、500℃で180分間脱脂を行い、大気雰囲気において、下記表1に示す焼成温度で30分間、本焼成を行い、多層基板からなるセラミック基板を作製した。
得られた試料1〜14のセラミック原料組成物からなるセラミック基板を切断し、その断面を画像解析し、ポアの量を測定した。「100%−ポア率」を焼結度として下記表1に示す。
<実施例2>
まず、試料1〜14のセラミック原料組成物を造粒後、金型プレスにより直径9.5〜12mm、高さ5〜7mmの円柱状の成形体を作製した。次に、試料1〜12のセラミック原料組成物からなるセラミック成形体はN2−H2O雰囲気において、500℃で180分間脱脂を行い、N2−H2雰囲気において、下記表1に示す焼成温度で30分間本焼成を行い、セラミック基板を作製した。試料13、14のセラミック原料組成物からなるセラミック成形体については、大気雰囲気において、500℃で180分間脱脂を行い、大気雰囲気において、下記表1に示す焼成温度で30分間、本焼成を行い、セラミック基板を作製した。
次に、得られたセラミック基板の表面が滑らかで上下面が平行になるように研磨し、超音波洗浄器で洗浄後、さらに乾燥させた。
<実施例2>
まず、試料1〜14のセラミック原料組成物を造粒後、金型プレスにより直径9.5〜12mm、高さ5〜7mmの円柱状の成形体を作製した。次に、試料1〜12のセラミック原料組成物からなるセラミック成形体はN2−H2O雰囲気において、500℃で180分間脱脂を行い、N2−H2雰囲気において、下記表1に示す焼成温度で30分間本焼成を行い、セラミック基板を作製した。試料13、14のセラミック原料組成物からなるセラミック成形体については、大気雰囲気において、500℃で180分間脱脂を行い、大気雰囲気において、下記表1に示す焼成温度で30分間、本焼成を行い、セラミック基板を作製した。
次に、得られたセラミック基板の表面が滑らかで上下面が平行になるように研磨し、超音波洗浄器で洗浄後、さらに乾燥させた。
得られた試料1〜14のセラミック原料組成物からなるセラミック基板を、測定周波数fが8〜15GHzにおけるεrとQ値をTE011モードによる両端短絡型誘電体共振器法にて測定し、Q×f(周波数)の値を、下記表1に示す。
<実施例3>
まず、試料1〜14のセラミック原料組成物を造粒後、金型プレスにより10mm□×0.3mmに成形した。次に、試料1〜12のセラミック原料組成物からなるセラミック成形体はN2−H2O雰囲気において、500℃で180分間脱脂を行い、N2−H2雰囲気において、下記表1に示す焼成温度で30分間本焼成を行い、セラミック基板を作製した。試料13、14のセラミック原料組成物からなるセラミック成形体については、大気雰囲気において、500℃で180分間脱脂を行い、大気雰囲気において、下記表1に示す焼成温度で30分間、本焼成を行い、セラミック基板を作製した。
<実施例3>
まず、試料1〜14のセラミック原料組成物を造粒後、金型プレスにより10mm□×0.3mmに成形した。次に、試料1〜12のセラミック原料組成物からなるセラミック成形体はN2−H2O雰囲気において、500℃で180分間脱脂を行い、N2−H2雰囲気において、下記表1に示す焼成温度で30分間本焼成を行い、セラミック基板を作製した。試料13、14のセラミック原料組成物からなるセラミック成形体については、大気雰囲気において、500℃で180分間脱脂を行い、大気雰囲気において、下記表1に示す焼成温度で30分間、本焼成を行い、セラミック基板を作製した。
次に、得られたセラミック基板の表面が滑らかで上下面が平行になるように研磨し、超音波洗浄器で洗浄後、さらに乾燥させた。得られたセラミック基板のTcを測定した。実際には、この場合、セラミック基板の両主面に測定電極を形成して測定した。測定電極は、セラミック基板の両主面に、Agを主成分とする導体ペーストを塗布し、600℃で焼き付けて形成されている。この電極が形成されたセラミック基板の−55〜+85℃での容量変化を測定した結果を、表1に示す。
表1から分かるように、フォルステライトを80〜90重量%、チタン酸カルシウムを10〜20重量%からなる主成分100重量部に対して、酸化ランタン0.5〜3重量部、酸化マグネシウム0.5〜3重量部を含み、フォルステライト、前記チタン酸カルシウム、前記酸化マグネシウムおよび前記酸化ランタン100重量部に対してフッ化リチウムを0.5〜4重量部含む、試料2〜4、7、8、11〜13のセラミック原料組成物は、1000℃以下で焼成することができ、銀や銅などの低融点金属と同時焼成することができた。Q×f(周波数)が20000GHz以上となり、高周波帯域における誘電損失が小さく、さらに、Tcが±100ppm/℃以内の電気特性に優れたセラミック基板を得ることができた。また、焼結度が95%以上となるセラミック基板を得ることができた。なお、*印のついている試料1、5、6、9、10、14は、本発明の権利範囲から外れる比較例である。試料1は、フォルステライトの量が80重量%未満であり、チタン酸カルシウムの量が20重量%を超えるため、Q×f(周波数)が20000GHz未満となり、Tcが−100ppm/℃未満となった。試料5は、フォルステライトの量が90重量%を超え、チタン酸カルシウムの量が10重量%未満であるため、Tcが+100ppm/℃を超えた。試料6は、酸化マグネシウムおよび酸化ランタンの量がそれぞれ0.5重量部未満であるため、Q×f(周波数)が20000GHz未満となった。試料9は、酸化マグネシウムおよび酸化ランタンの量がそれぞれ3.0重量部を越えるため、焼結度が95%未満となり焼結体を得ることができなかった。試料10は、フッ化リチウムが0.5重量部未満であるため、焼結度が95%未満となり焼結体を得ることができなかった。また、試料14は、フッ化リチウムが4重量部を超えるため、Q×f(周波数)が20000GHz未満となった。
また、フッ化リチウムの代わりに、酸化リチウム(Li2O)を用いた以外には試料3と同様にして、セラミック基板を得ようとしたが、酸化リチウムは吸水性が高く、セラミックグリーンシートを作製することができなかった。
1 セラミック基板
2 セラミック積層体
2a、2b、2c、2d、2e セラミック層
5 内部導体
6 ビアホール導体
7、8 外部電極
9a、9b 表面実装部品
2 セラミック積層体
2a、2b、2c、2d、2e セラミック層
5 内部導体
6 ビアホール導体
7、8 外部電極
9a、9b 表面実装部品
Claims (8)
- フォルステライト80〜90重量%、チタン酸カルシウム10〜20重量%からなる主成分100重量部に対して、酸化ランタン0.5〜3重量部、酸化マグネシウム0.5〜3重量部を含み、
前記フォルステライト、前記チタン酸カルシウム、前記酸化マグネシウムおよび前記酸化ランタン100重量部に対して、フッ化リチウムを0.5〜4重量部含むセラミック原料組成物。 - 請求項1に記載のセラミック原料組成物の焼結体からなるセラミック基板。
- 前記焼結体が複数のセラミック層からなる多層構造を有する、請求項2に記載のセラミック基板。
- 前記セラミック層に、AgまたはCuを主成分とする導体パターンが形成されている、請求項3に記載のセラミック基板。
- 請求項1に記載のセラミック原料組成物を所定形状に成形し、この成形物を焼成する、セラミック基板の製造方法。
- 前記成形物は複数のセラミック層が積層されてなる多層構造を有する、請求項5に記載のセラミック基板の製造方法。
- 前記セラミック層に、AgまたはCuを主成分とする導体パターンを形成する、請求項6に記載のセラミック基板の製造方法。
- 前記成形物を1000℃以下で焼成する、請求項5ないし7のいずれかに記載のセラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242887A JP2006056762A (ja) | 2004-08-23 | 2004-08-23 | セラミック原料組成物、セラミック基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242887A JP2006056762A (ja) | 2004-08-23 | 2004-08-23 | セラミック原料組成物、セラミック基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006056762A true JP2006056762A (ja) | 2006-03-02 |
Family
ID=36104547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004242887A Pending JP2006056762A (ja) | 2004-08-23 | 2004-08-23 | セラミック原料組成物、セラミック基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006056762A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009132579A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 誘電体磁器組成物 |
US7781357B2 (en) * | 2007-09-28 | 2010-08-24 | Tdk Corporation | Dielectric ceramic composition |
JP2017105683A (ja) * | 2015-12-11 | 2017-06-15 | 学校法人 名城大学 | 積層基板用フォルステライト磁器組成物、フォルステライト磁器組成物の積層基板、積層基板用フォルステライト磁器組成物の製造方法、及び積層基板用フォルステライト磁器組成物の積層基板の製造方法 |
KR20210116881A (ko) * | 2020-03-18 | 2021-09-28 | 오창용 | 내플라즈마를 위한 코팅 방법 및 코팅체 |
CN113498406A (zh) * | 2020-02-05 | 2021-10-12 | 费罗公司 | 用于高频应用的m7 ltcc-银系统和相关介电组合物 |
-
2004
- 2004-08-23 JP JP2004242887A patent/JP2006056762A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7781357B2 (en) * | 2007-09-28 | 2010-08-24 | Tdk Corporation | Dielectric ceramic composition |
JP2009132579A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 誘電体磁器組成物 |
JP2017105683A (ja) * | 2015-12-11 | 2017-06-15 | 学校法人 名城大学 | 積層基板用フォルステライト磁器組成物、フォルステライト磁器組成物の積層基板、積層基板用フォルステライト磁器組成物の製造方法、及び積層基板用フォルステライト磁器組成物の積層基板の製造方法 |
CN113498406A (zh) * | 2020-02-05 | 2021-10-12 | 费罗公司 | 用于高频应用的m7 ltcc-银系统和相关介电组合物 |
CN113498406B (zh) * | 2020-02-05 | 2023-07-25 | 费罗公司 | 用于高频应用的m7 ltcc-银系统和相关介电组合物 |
KR20210116881A (ko) * | 2020-03-18 | 2021-09-28 | 오창용 | 내플라즈마를 위한 코팅 방법 및 코팅체 |
KR102365674B1 (ko) | 2020-03-18 | 2022-02-21 | 오창용 | 내플라즈마를 위한 코팅 방법 및 코팅체 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5645136B2 (ja) | 誘電体磁器組成物、多層誘電体基板、電子部品、及び誘電体磁器組成物の製造方法 | |
JP4986594B2 (ja) | セラミックグリーンシート及びセラミック基板 | |
JP2009132606A (ja) | 誘電体組成物及びこれを用いた積層セラミックキャパシタ内蔵型低温同時焼成セラミック基板 | |
JP6609622B2 (ja) | 配線基板 | |
JPWO2009025156A1 (ja) | セラミック組成物およびその製造方法、セラミック基板、ならびにセラミックグリーン層の製造方法 | |
JP5533674B2 (ja) | 低温焼結セラミック材料およびセラミック基板 | |
JP2001114554A (ja) | 低温焼成セラミック組成物及びセラミック多層基板 | |
JP4613826B2 (ja) | セラミック基板用組成物、セラミック基板、セラミック基板の製造方法およびガラス組成物 | |
JP2017171560A (ja) | セラミック基板およびその製造方法 | |
JP5582150B2 (ja) | セラミック焼結体およびその製造方法 | |
US8231961B2 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
JP2006056762A (ja) | セラミック原料組成物、セラミック基板およびその製造方法 | |
JP2005335986A (ja) | セラミック原料組成物、セラミック基板およびその製造方法 | |
JP5315544B2 (ja) | 誘電体磁器組成物およびこれを用いた電子部品 | |
JP2000239061A (ja) | 誘電体磁器組成物 | |
JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
JP3978689B2 (ja) | 低温焼成磁器組成物、及びこれを用いたマイクロ波部品 | |
JP2020015635A (ja) | セラミックス組成物及び当該セラミックス組成物を用いた電子部品 | |
JP2003026472A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 | |
JP2006093525A (ja) | セラミック多層基板の製造方法およびそれを用いたセラミック多層基板並びにパワーアンプモジュール | |
JP4129384B2 (ja) | 誘電体磁器およびそれを用いた多層配線基板 | |
JP4623851B2 (ja) | 多層配線基板 | |
JP2006173422A (ja) | 積層型電子部品およびその製造方法 | |
JP2004231454A (ja) | 低温焼成磁器および配線基板 | |
JP3813918B2 (ja) | 誘電体磁器組成物及びこれを用いた電子部品 |