JPH0563369A - 多層基板を用いた混成集積回路及びその回路定数の調整方法 - Google Patents
多層基板を用いた混成集積回路及びその回路定数の調整方法Info
- Publication number
- JPH0563369A JPH0563369A JP3223017A JP22301791A JPH0563369A JP H0563369 A JPH0563369 A JP H0563369A JP 3223017 A JP3223017 A JP 3223017A JP 22301791 A JP22301791 A JP 22301791A JP H0563369 A JPH0563369 A JP H0563369A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hybrid integrated
- integrated circuit
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層基板型混成集積回路の最上層以外の層に
受動要素を設け、かつその回路定数を調整できるような
混成集積回路を提供する。 【構成】 低温焼結基板の各層に回路要素を形成してな
る基板を多層構成とした多層基板型混成集積回路におい
て、多層基板の最上層基板１３以外の基板１１に抵抗体
１２等の回路要素を形成するとともに、該回路要素１２
が露出するように最上層基板１３に開口１４を形成し、
該開口１４を介して前記回路要素の一部を加工して混成
集積回路の回路定数を調整する。
受動要素を設け、かつその回路定数を調整できるような
混成集積回路を提供する。 【構成】 低温焼結基板の各層に回路要素を形成してな
る基板を多層構成とした多層基板型混成集積回路におい
て、多層基板の最上層基板１３以外の基板１１に抵抗体
１２等の回路要素を形成するとともに、該回路要素１２
が露出するように最上層基板１３に開口１４を形成し、
該開口１４を介して前記回路要素の一部を加工して混成
集積回路の回路定数を調整する。
Description
【０００１】
【産業上の利用分野】本発明は、各層に回路要素が形成
された低温焼結基板を多層重畳して構成した混成集積回
路及びこの混成集積回路の回路定数の調整方法に関す
る。
された低温焼結基板を多層重畳して構成した混成集積回
路及びこの混成集積回路の回路定数の調整方法に関す
る。
【０００２】
【従来の技術】近年、グリーンシートと呼ばれる低温焼
結基板を用いた混成集積回路が汎用されている。これ
は、グリーンシートを材料とする基板上に印刷により回
路要素を設けたものを多層に重畳して焼結し高密度構成
としたものである。
結基板を用いた混成集積回路が汎用されている。これ
は、グリーンシートを材料とする基板上に印刷により回
路要素を設けたものを多層に重畳して焼結し高密度構成
としたものである。
【０００３】この混成集積回路に用いる回路要素の中
で、受動要素と呼ばれる抵抗、インダクタ（コイル）及
びキャパシタ（コンデンサ）は、回路定数を調整する必
要のある場合があり、その場合には混成集積回路の最上
層（表層）に当該調整を要する回路要素を設けるように
している。
で、受動要素と呼ばれる抵抗、インダクタ（コイル）及
びキャパシタ（コンデンサ）は、回路定数を調整する必
要のある場合があり、その場合には混成集積回路の最上
層（表層）に当該調整を要する回路要素を設けるように
している。
【０００４】
【発明が解決しようとする課題】このように最上層に回
路要素を設けると、元来表面実装に利用するなど用途の
広い最上層表面を受動要素のために用いなければなら
ず、その分高密度化が阻害され、基板面積を増大させる
ことになる。
路要素を設けると、元来表面実装に利用するなど用途の
広い最上層表面を受動要素のために用いなければなら
ず、その分高密度化が阻害され、基板面積を増大させる
ことになる。
【０００５】本発明は上述の点を考慮してなされたもの
で、多層基板型混成集積回路の最上層以外の層に受動要
素を設け、かつその回路定数を調整できるような混成集
積回路及びその回路定数の調整方法を提供することを目
的とする。
で、多層基板型混成集積回路の最上層以外の層に受動要
素を設け、かつその回路定数を調整できるような混成集
積回路及びその回路定数の調整方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記した目的を達成する
ため、本発明の混成集積回路は、回路要素を形成してな
る基板を多層構成とした多層基板型混成集積回路におい
て、前記多層の最上層以外の層に回路要素が形成され、
この回路要素が露出するように最上層に開口が形成され
たことを特徴としている。
ため、本発明の混成集積回路は、回路要素を形成してな
る基板を多層構成とした多層基板型混成集積回路におい
て、前記多層の最上層以外の層に回路要素が形成され、
この回路要素が露出するように最上層に開口が形成され
たことを特徴としている。
【０００７】また、本発明の混成集積回路の回路定数の
調整方法は、回路要素を形成してなる基板を多層構成と
した多層基板型混成集積回路の回路定数の調整方法にお
いて、前記多層の最上層以外の層に回路要素を形成し、
該回路要素が露出するような前記最上層の位置に開口を
形成し、該開口を介して前記回路要素の一部を加工する
ことを特徴としている。
調整方法は、回路要素を形成してなる基板を多層構成と
した多層基板型混成集積回路の回路定数の調整方法にお
いて、前記多層の最上層以外の層に回路要素を形成し、
該回路要素が露出するような前記最上層の位置に開口を
形成し、該開口を介して前記回路要素の一部を加工する
ことを特徴としている。
【０００８】
【作 用】上記構造によれば、多層構成の混成集積回路
における最上層に設けられた開口から下層にある回路要
素に対して加工を行い、回路要素の一部を除去するなど
により回路定数を調整することができる。そして、所望
の回路定数が得られたら、回路パターンを固定して開口
を設けずに構成することができる。
における最上層に設けられた開口から下層にある回路要
素に対して加工を行い、回路要素の一部を除去するなど
により回路定数を調整することができる。そして、所望
の回路定数が得られたら、回路パターンを固定して開口
を設けずに構成することができる。
【０００９】
【実施例】以下、本発明を、図面に示す実施例に基づい
て、さらに詳細に説明する。
て、さらに詳細に説明する。
【００１０】まず、図１及び図２は本発明の第１実施例
を示している。図１は本発明に係る混成集積回路の厚み
方向の断面を示したもので、図では４層構造の基板構成
となっている。そして、上部から２番目の基板１１上面
に抵抗体１２を形成し、最上層基板１３における抵抗体
１２の上方対応位置には開口１４を設けている。
を示している。図１は本発明に係る混成集積回路の厚み
方向の断面を示したもので、図では４層構造の基板構成
となっている。そして、上部から２番目の基板１１上面
に抵抗体１２を形成し、最上層基板１３における抵抗体
１２の上方対応位置には開口１４を設けている。
【００１１】図２は、図１の混成集積回路の平面図であ
り、上層基板１３に設けた開口１４の下方には、破線で
示す前記抵抗体１２が設けられており、この開口１４を
介して抵抗体１２の一部を加工することができるように
なっている。通常の場合、加工はレーザビームを照射し
て抵抗体１２の一部を除去する方法をとる。
り、上層基板１３に設けた開口１４の下方には、破線で
示す前記抵抗体１２が設けられており、この開口１４を
介して抵抗体１２の一部を加工することができるように
なっている。通常の場合、加工はレーザビームを照射し
て抵抗体１２の一部を除去する方法をとる。
【００１２】このように、内層に抵抗体１２を設けると
ともに、その上面に積層される最上層基板１３に開口１
４を設けておくことにより、複数の基板を積層して焼結
した後でも、前記開口１４を通して抵抗体１２の一部を
削り取り、その断面積を小さくしていくことで所望の抵
抗値に精度良く調整することができる。これにより、従
来最上層に設けざるを得なかった要調整高精度抵抗を内
層に形成することが可能となり、最上層における占有面
積を大幅に減少させることができる。
ともに、その上面に積層される最上層基板１３に開口１
４を設けておくことにより、複数の基板を積層して焼結
した後でも、前記開口１４を通して抵抗体１２の一部を
削り取り、その断面積を小さくしていくことで所望の抵
抗値に精度良く調整することができる。これにより、従
来最上層に設けざるを得なかった要調整高精度抵抗を内
層に形成することが可能となり、最上層における占有面
積を大幅に減少させることができる。
【００１３】図３及び図４は本発明の第２実施例を示し
ている。図３は、受動要素の一つである抵抗について本
発明を適用した例を示したもので、基本的にコの字を連
ねた形状に構成した抵抗パターン２１の途中に、短絡線
２２を設けておき、この短絡線２２の上方の基板に開口
２３を設けておく。
ている。図３は、受動要素の一つである抵抗について本
発明を適用した例を示したもので、基本的にコの字を連
ねた形状に構成した抵抗パターン２１の途中に、短絡線
２２を設けておき、この短絡線２２の上方の基板に開口
２３を設けておく。
【００１４】抵抗の値は、通電路の長さと断面積の大き
さにより定まるから短絡線２２の存在により抵抗値が所
定値より低くなっており、短絡線２２を切断することに
より抵抗値が高くなる。そこで、短絡線２２を適宜箇所
に適当数設けておき、これを除去することにより抵抗値
の調整を行うことができる。
さにより定まるから短絡線２２の存在により抵抗値が所
定値より低くなっており、短絡線２２を切断することに
より抵抗値が高くなる。そこで、短絡線２２を適宜箇所
に適当数設けておき、これを除去することにより抵抗値
の調整を行うことができる。
【００１５】図４は、図３における短絡線２２の二つを
切断した状態を示したものである。これにより二つの短
絡線２２ａ、２２ｂによる通電側路がなくなり、それに
応じて抵抗値が高くなる。
切断した状態を示したものである。これにより二つの短
絡線２２ａ、２２ｂによる通電側路がなくなり、それに
応じて抵抗値が高くなる。
【００１６】図５及び図６は本発明の第３実施例を示し
ている。図５は、受動要素の他の例としてのインダクタ
の場合であり、インダクタ３１を基本的に矩形状に形成
し、さらに矩形の内側に二つの短絡線３２ａ，３２ｂを
設けるとともに、各線に対応する位置にそれぞれ開口３
３を設けておく。
ている。図５は、受動要素の他の例としてのインダクタ
の場合であり、インダクタ３１を基本的に矩形状に形成
し、さらに矩形の内側に二つの短絡線３２ａ，３２ｂを
設けるとともに、各線に対応する位置にそれぞれ開口３
３を設けておく。
【００１７】インダクタンス値は、図示のように１ター
ン構成の場合、基本的には通電路により囲まれる面積の
大きさに依存しているということができる。そこで、図
示の場合、開口３３が設けられた３本の線３１ａ，３２
ａ，３２ｂのうち１本を残すようにすることにより大、
中、小の３種類のインダクタンスの一つを選択すること
ができる。
ン構成の場合、基本的には通電路により囲まれる面積の
大きさに依存しているということができる。そこで、図
示の場合、開口３３が設けられた３本の線３１ａ，３２
ａ，３２ｂのうち１本を残すようにすることにより大、
中、小の３種類のインダクタンスの一つを選択すること
ができる。
【００１８】図６の場合、３本の線のうち線３１ａ，３
２ｂを切断除去したから３種のインダクタンスのうち中
間の値のものが選ばれたわけである。このように除去し
ない短絡線をいずれにするかに応じてインダクタンスの
大小が選択される。
２ｂを切断除去したから３種のインダクタンスのうち中
間の値のものが選ばれたわけである。このように除去し
ない短絡線をいずれにするかに応じてインダクタンスの
大小が選択される。
【００１９】図７及び図８は本発明の第４実施例を示し
ている。図７は、もう一つの受動要素であるコンデンサ
４１の例であり、電極板４１ａ，４１ｂを大小２種類の
ものとし、その両方またはいづれか一方を用いることに
より３種類のキャパシタンスが選択できるようにしてい
る。図７の状態は二つの電極板を共に用いたキャパシタ
ンスが最大の状態であり、さらにいずれか一方の電極板
を用いるとキャパシタンスが中、小となる。
ている。図７は、もう一つの受動要素であるコンデンサ
４１の例であり、電極板４１ａ，４１ｂを大小２種類の
ものとし、その両方またはいづれか一方を用いることに
より３種類のキャパシタンスが選択できるようにしてい
る。図７の状態は二つの電極板を共に用いたキャパシタ
ンスが最大の状態であり、さらにいずれか一方の電極板
を用いるとキャパシタンスが中、小となる。
【００２０】図８は、キャパシタンスが中になるよう
に、開口４３を通して接続線４２ａ、４２ｂを切断した
ものである。キャパシタンスを小にするには、接続線４
２ａ、４２ｂを残して大きい電極板４１ａの接続線を切
断すればよい。
に、開口４３を通して接続線４２ａ、４２ｂを切断した
ものである。キャパシタンスを小にするには、接続線４
２ａ、４２ｂを残して大きい電極板４１ａの接続線を切
断すればよい。
【００２１】図９及び図１０は、本発明の第５及び第６
実施例を示すもので、複数個の同種または異種の回路要
素を組み合わせた例を示しており、抵抗，インダクタ及
びコンデンサなどを直列あるいは並列に適宜組み合わせ
てなるものである。すなわち、回路要素５１を接続する
接続線５２を開口５３を介して適宜切断することにより
回路定数を調整することができる。
実施例を示すもので、複数個の同種または異種の回路要
素を組み合わせた例を示しており、抵抗，インダクタ及
びコンデンサなどを直列あるいは並列に適宜組み合わせ
てなるものである。すなわち、回路要素５１を接続する
接続線５２を開口５３を介して適宜切断することにより
回路定数を調整することができる。
【００２２】
【発明の効果】以上説明したように、本発明の混成集積
回路は、混成集積回路の最上層以外の内層基板に形成さ
れた回路要素を、最上層基板に設けた開口を介して加工
することにより回路定数を調整し得るようにしたため、
混成集積回路の回路定数を極めて正確なものにすること
ができる。そして最上層表面には単に開口を設けるだけ
であるから、他の表面実装型部品を装着するために利用
することもでき、混成集積回路の集積度を向上できる。
回路は、混成集積回路の最上層以外の内層基板に形成さ
れた回路要素を、最上層基板に設けた開口を介して加工
することにより回路定数を調整し得るようにしたため、
混成集積回路の回路定数を極めて正確なものにすること
ができる。そして最上層表面には単に開口を設けるだけ
であるから、他の表面実装型部品を装着するために利用
することもでき、混成集積回路の集積度を向上できる。
【００２３】また本発明の回路定数の調整方法は、上述
のように、最上層基板の開口を介して下層基板の回路要
素を加工するだけで回路定数を調整できるため、混成集
積回路における受動要素の設計，製造を簡単化すること
ができる。
のように、最上層基板の開口を介して下層基板の回路要
素を加工するだけで回路定数を調整できるため、混成集
積回路における受動要素の設計，製造を簡単化すること
ができる。
【図１】 本発明の第１実施例を示すもので、本発明を
抵抗に適用した混成集積回路の断面図である。
抵抗に適用した混成集積回路の断面図である。
【図２】 同じく平面図である。
【図３】 本発明の第２実施例を示すもので、本発明を
抵抗に適用した図である。
抵抗に適用した図である。
【図４】 図３における短絡線２２の二つを切断した状
態を示す図である。
態を示す図である。
【図５】 本発明の第３実施例を示すもので、本発明を
インダクタに適用した図である。
インダクタに適用した図である。
【図６】 図５におけるインダクタの回路定数調整後の
状態を示す図である。
状態を示す図である。
【図７】 本発明の第４実施例を示すもので、本発明を
コンデンサに適用した図である。
コンデンサに適用した図である。
【図８】 図７におけるコンデンサの回路定数調整後の
状態を示す図である。
状態を示す図である。
【図９】 本発明の第５実施例を示すもので、複数個の
同種または異種の回路要素を直列に組み合わせた図であ
る。
同種または異種の回路要素を直列に組み合わせた図であ
る。
【図１０】 本発明の第６実施例を示すもので、複数個
の同種または異種の回路要素を並列に組み合わせた図で
ある。
の同種または異種の回路要素を並列に組み合わせた図で
ある。
１１…基板 １２…抵抗体 １３…最上層基板
１４…開口 ２１…抵抗パターン ３１…インダク
タ ４１…コンデンサ ５１…回路要素
１４…開口 ２１…抵抗パターン ３１…インダク
タ ４１…コンデンサ ５１…回路要素
Claims (2)
- 【請求項１】 回路要素を形成してなる基板を多層構成
とした多層基板型混成集積回路において、前記多層の最
上層以外の層に回路要素が形成され、この回路要素が露
出するように最上層に開口が形成されたことを特徴とす
る混成集積回路。 - 【請求項２】 回路要素を形成してなる基板を多層構成
とした多層基板型混成集積回路の回路定数の調整方法に
おいて、前記多層の最上層以外の層に回路要素を形成
し、該回路要素が露出するような前記最上層の位置に開
口を形成し、該開口を介して前記回路要素の一部を加工
することを特徴とする混成集積回路の回路定数の調整方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223017A JPH0563369A (ja) | 1991-09-03 | 1991-09-03 | 多層基板を用いた混成集積回路及びその回路定数の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223017A JPH0563369A (ja) | 1991-09-03 | 1991-09-03 | 多層基板を用いた混成集積回路及びその回路定数の調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563369A true JPH0563369A (ja) | 1993-03-12 |
Family
ID=16791529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3223017A Pending JPH0563369A (ja) | 1991-09-03 | 1991-09-03 | 多層基板を用いた混成集積回路及びその回路定数の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563369A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071016A (ja) * | 2007-09-13 | 2009-04-02 | Ibiden Co Ltd | 電子部品およびその製造方法 |
| CN102026483A (zh) * | 2009-09-15 | 2011-04-20 | 阿尔卑斯电气株式会社 | 印刷电感器以及其制造方法和压控振荡器 |
| JP2013045899A (ja) * | 2011-08-24 | 2013-03-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
-
1991
- 1991-09-03 JP JP3223017A patent/JPH0563369A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071016A (ja) * | 2007-09-13 | 2009-04-02 | Ibiden Co Ltd | 電子部品およびその製造方法 |
| CN102026483A (zh) * | 2009-09-15 | 2011-04-20 | 阿尔卑斯电气株式会社 | 印刷电感器以及其制造方法和压控振荡器 |
| JP2013045899A (ja) * | 2011-08-24 | 2013-03-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| EP0435230B1 (en) | Laminated LC element and method for manufacturing the same | |
| US6153290A (en) | Multi-layer ceramic substrate and method for producing the same | |
| JP2870371B2 (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
| KR100417302B1 (ko) | 적층형 코일 부품 및 그 제조방법 | |
| JPH0855725A (ja) | 積層チップインダクタ | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| US3484654A (en) | High-speed printing of electronic components and articles produced thereby | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| KR20160128618A (ko) | 인덕터 | |
| JPH0563369A (ja) | 多層基板を用いた混成集積回路及びその回路定数の調整方法 | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| JPH0669038A (ja) | チップ型コイル | |
| JP3786243B2 (ja) | 積層電子部品の製造方法 | |
| JPH06140737A (ja) | 回路基板 | |
| JPH05136644A (ja) | Ｌｃ共振器 | |
| JP2006196608A (ja) | 回路配線基板及びその製造方法 | |
| JP3642462B2 (ja) | 積層部品の製造方法 | |
| US6664481B1 (en) | Arrangement for enabling trimming on a substrate and a method of producing a substrate that enables trimming | |
| US20230360854A1 (en) | Multilayer ceramic capacitor | |
| KR100293307B1 (ko) | 적층형페라이트인덕터및그제조방법 | |
| JPS6341205B2 (ja) | ||
| JPH0252497A (ja) | 多層セラミック基板 | |
| JP2712941B2 (ja) | トリミング可能な積層セラミックコンデンサおよびその製造方法 | |
| JPH02114697A (ja) | 混成集積回路装置 |